KR100805520B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100805520B1
KR100805520B1 KR1020010052331A KR20010052331A KR100805520B1 KR 100805520 B1 KR100805520 B1 KR 100805520B1 KR 1020010052331 A KR1020010052331 A KR 1020010052331A KR 20010052331 A KR20010052331 A KR 20010052331A KR 100805520 B1 KR100805520 B1 KR 100805520B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
sheet
substrate
chip
Prior art date
Application number
KR1020010052331A
Other languages
English (en)
Other versions
KR20020018084A (ko
Inventor
수기노다카시
세노오히데오
다카하시가즈히로
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20020018084A publication Critical patent/KR20020018084A/ko
Application granted granted Critical
Publication of KR100805520B1 publication Critical patent/KR100805520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

본 발명에 따라 반도체 장치를 제조하기 위한 제1의 제조 방법은, 반도체 회로가 구비된 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계; 상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다도 얕은 커트 깊이의 그루브를 형성하는 단계; 표면 보호 시트를 상기 웨이퍼 회로 표면 상에 부착시키는 단계; 상기 웨이퍼의 이면을 연삭하여 상기 웨이퍼의 두께를 얇게함으로써, 최종적으로 각각의 사이가 이격되어 있는 개개의 칩으로 분할하는 단계; 상기 웨이퍼의 연삭된 이면 상에, 기재와 그 위에 형성된 에너지선 경화성 점착제 층을 포함하는 픽업 공정용 점착제 시트를 부착시키는 단계; 상기 에너지선 경화성 점착제 층에 에너지선을 조사하는 단계; 및 상기 표면 보호 시트를 상기 웨이퍼 회로 표면으부터 박리하는 단계를 포함한다.
본 발명에 따르면, 칩 정렬성이 양호하여 칩 픽업 효율의 향상이 가능하다는 장점이 있다.
반도체 장치의 제조, 에너지선 경화성 점착제

Description

반도체 장치의 제조 방법{Process for producing semiconductor device}
도 1에는 본 발명에 따라 반도체 장치를 제조하기 위한 제1 내지 제3 방법의 제1 공정이 나타나 있으며;
도 2에는 본 발명에 따라 반도체 장치를 제조하기 위한 제1 내지 제3 방법의 제2 공정이 나타나 있으며;
도 3에는 본 발명에 따라 반도체 장치를 제조하기 위한 제1 내지 제3 방법의 제3 공정이 나타나 있으며;
도 4에는 본 발명에 따라 반도체 장치를 제조하기 위한 제1 방법의 제6 공정이 나타나 있으며;
도 5에는 본 발명에 따라 반도체 장치를 제조하기 위한 제2 방법의 제4 공정이 나타나 있으며;
도 6에는 본 발명에 따라 반도체 장치를 제조하기 위한 제2 방법의 제5 공정이 나타나 있으며;
도 7에는 본 발명에 따라 반도체 장치를 제조하기 위한 제2 방법의 제6 공정이 나타나 있으며;
도 8에는 본 발명에 따라 반도체 장치를 제조하기 위한 제3 방법의 제4 공정이 나타나 있으며;
도 9에는 본 발명에 따라 반도체 장치를 제조하기 위한 제3 방법의 제5 공정이 나타나 있으며; 또한
도 10에는 본 발명에 따라 반도체 장치를 제조하기 위한 제3 방법의 제6 공정이 나타나 있다.
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 칩 정열성을 양호하게 하여 픽업(pickup) 효율을 향상시킬 수 있는 반도체 장치의 제조 방법에 관한 것이다.
또한, 본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 극박 칩의 이면에 적당한 양의 접착제층을 간편하게 형성시킬 수 있어서 칩 흠집(breakage), 칩 크랙(crack) 또는 패키지 크랙의 발생을 방지할 수 있을 뿐만 아니라, 칩의 정렬성이 양호하여 생상성 향상이 가능한 반도체 제조 방법에 관한 것이다.
최근에, IC 카드의 보급이 늘어나면서 이에 대한 박형화가 요망되어지고 있다. 따라서, 약 350㎛ 정도인 반도체 칩의 두께를 50-100㎛ 또는 그 이하까지 얇게할 필요가 생기고 있다.
이러한 박형 반도체 칩은, 웨이퍼의 회로 표면에 표면 보호 시트를 부착하고, 웨이퍼 이면을 연삭한 다음, 웨이퍼를 다이싱(dicing)함으로써 얻어질 수 있다. 연삭 후의 웨이퍼 두께가 극히 얇아질 경우, 웨이퍼를 다이싱할 때 칩 흠집 및 칩 크랙이 발생하기 쉽다.
칩 두께를 감소하기 위한 다른 수단으로서, 일본 특개평 제5(1993)-335411호에는 웨이퍼의 표면측에 소정 깊이의 그루브(groove)를 형성한 다음, 웨이퍼의 이면을 연삭하는 반도체 칩의 제조 방법이 개시되어 있다. 또한, 상기 공보에는 웨이퍼의 이면을 연삭하는 공정 후, 마운팅용 테이프(mounting tape)에 접착되어 있는 펠릿(칩)을 마운팅용 테이프로부터 분리(픽업)하여 리드 프레임(lead frame)에 장착하는 방법이 개시되어 있다.
상기 방법에 있어서는, 마운팅용 테이프에 접착시키는 칩의 위치 어긋남이 발생하여, 그 결과로 인하여 픽업 장치의 인식 불량이 발생함으로써 생산 효율이 저하되는 경우가 있다.
마운팅용 테이프에 부착되어 있는 반도체 칩을 픽업한 다음, 픽업된 반도체 칩을 기판에 장착시키기 위한 방법에 있어서, 디스펜서법으로 알려진 방법이나 필름상 접착제를 사용하는 방법을 채용하는 것이 일반적이다.
상기 디스펜서법은, 디스펜서를 사용하여 소정량의 액상 접착제를 반도체 칩을 고착하기로 예정된 기판 사이트에 도포한 다음, 그 위에 반도체 칩을 압착-결합/고정하는 방법이다. 그러나, 상기 디스펜서법은, 접착제 방출량을 제어하기 어려워 접착제 양이 일정하지 않기 때문에, 품질에 편차가 생긴다는 점과 접착제가 액체이기 때문에 블리드(bleed) 현상이 발생한다는 점에서, 불리한 점이 있다. 접 착제의 블리드가 발생하면, 접착제가 칩의 윗면에까지 말려 올라가 버리거나, 또는 반도체 칩이 기울기 때문에, 와이어 본딩시에 문제가 생기기 쉽다. 더군다나, 수지 밀봉 후에, 패키지가 고온 상태에 놓여지는 경우에는, 블리드된 접착제로부터 발생하는 휘발 성분 때문에 패키지 크랙이 발생할 수 있다.
필름상 접착제를 사용하는 방법에 있어서는, 칩과 거의 동일한 형상으로 절단된 필름상 접착제를, 반도체 칩을 고착하기로 예정된 기판 사이트나 또는 칩에 미리 접착시킨 다음, 필름상 접착제를 사이에 두고 상기 칩을 기판에 고정시킨다. 그러나, 상기 방법에 있어서, 필름상 접착제를 칩과 거의 동일한 형상으로 미리 절단할 필요가 있어서, 제조를 위한 소요 시간이 길어진다. 또한, 칩과 같이 극히 작은 크기의 필름상 접착제를 접착시키는 작업이 요구되므로, 매우 번잡하기도 하다.
상기 수단중의 어느 것이 채용된다 하더라도, 극히 작은 두께로 연삭되어 깨질 가능성이 커진 박막 칩을 다루어야 하므로, 약간의 조작 미숙에 의해서도 칩에 흠집이 생기기 쉽다.
그러므로, 특히 칩의 이면에 접착제 층을 형성하기 위한 간편하고도 확실한 방법의 개발이 요구되고 있다.
상기 과제를 달성하기 위하여, 본 발명자 등은 일본 특원평 제11(1999)-340334호에서는,
반도체 회로를 구비한 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계;
상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다 얕은 커트 깊이의 그루브를 형성하는 단계;
표면 보호 시트를 웨이퍼 회로 표면 상에 부착시키는 단계;
상기 웨이퍼의 이면을 연삭하여 상기 웨이퍼의 두께를 얇게함으로써, 최종적으로 각각의 사이가 이격되어 있는 개개의 칩으로의 분할하는 단계;
상기 웨이퍼의 연삭된 이면 상에, 기재(base)와 그 위에 형성된 접착제층을 포함하는 다이싱/다이 본드 시트를 접착제층이 상기 웨이퍼의 연삭된 이면과 접촉되도록 부착하는 단계;
상기 웨이퍼 회로 표면으로부터 표면 보호 시트를 박리하여, 다이싱/다이 본드 시트의 접착제층중, 이웃하는 개개의 칩 사이의 이격 부분이 노출되도록 하는 단계;
상기 다이싱/다이 본드 시트의 노출된 접착제층을 절단하는 단계;
상기 절단된 접착제 층이 부착된 개별 칩을 상기 다이싱/다이 본드 시트의 기재로부터 분리하는 단계; 및
상기 접착제 층을 사이에 두고 개별 칩을 소정의 기판에 결합시키는 단계를 포함하는 반도체 장치의 제조 방법이 개시되어 있다.
상기 공정에 의해, 극박 칩의 이면에 적당량의 접착제 층을 간편하고도 확실하게 형성할 수 있다.
그러나, 다이싱/다이 본드 시트를 부착시킨 다음, 표면 보호 시트를 박리할 경우, 다이싱/다이 본드 시트의 접착제 층에 일그러짐이 발생하여, 결과적으로 칩의 위치가 어긋나게 될 수 있다. 또한, 이웃하는 칩 사이에 노출되어 있는, 다이싱/다이 본드 시트의 접착제 층을 절단할 때에, 접착제 층의 유동 또는 진동에 의해 칩의 위치 어긋남이 발생할 수 있다. 칩의 위치 어긋남이 발생하면, 픽업 장치의 인식불량이 발생하여, 생산 효율이 저하되는 경우가 있다.
본 발명은 상술한 바와 같은 종래 기술에 비추어 이루어진 것이다. 즉, 본 발명의 목적은 칩의 정렬성이 양호하여 픽업 효율의 향상이 가능한 반도체 장치의 제조 방법을 제공하고자 하는 것이다. 본 발명의 또 다른 목적은 적당량의 접착제층을 극박 칩의 이면에 간편하게 형성하여 칩 흠집, 칩 크랙 또는 패키지 크랙을 피할 수 있음으로써, 생산 효율의 향상이 가능한 반도체 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명에 따른 반도체 장치의 제1 제조 방법에서는,
반도체 회로가 구비된 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계;
상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다도 얕은 커트 깊이의 그루브를 형성하는 단계;
표면 보호 시트를 상기 웨이퍼 회로 표면 상에 부착시키는 단계;
상기 웨이퍼의 이면을 연삭하여 상기 웨이퍼의 두께를 얇게함으로써, 최종적 으로 각각의 사이가 이격되어 있는 개개의 칩으로 분할하는 단계;
상기 웨이퍼의 연삭된 이면 상에, 기재와 그 위에 형성된 에너지선 경화성 점착제 층을 포함하는 픽업 공정용 점착제 시트를 부착시키는 단계;
상기 에너지선 경화성 점착제층에 에너지선을 조사하는 단계; 및
상기 표면 보호 시트를 상기 웨이퍼 회로 표면으부터 박리하는 단계를 포함한다.
상기 제1 제조 방법에 있어서, 픽업용 점착제 시트의 에너지선 경화성 점착제층은 표면 보호 시트의 박리 이전에 경화된다. 따라서, 표면 보호 시트를 박리하는 경우 조차도, 경화된 점착제층의 일그러짐이 발생하지 않아서, 칩의 정렬성이 양호하여, 픽업 효율을 향상시킬 수 있다.
본 발명에 따른 반도체 장치의 제2 제조 방법에서는,
반도체 회로가 구비된 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계;
상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다도 얕은 커트 깊이의 그루브를 형성하는 단계;
표면 보호 시트를 상기 웨이퍼 회로 표면 상에 부착시키는 단계;
상기 웨이퍼의 이면을 연삭하여 상기 웨이퍼의 두께를 얇게함으로써, 최종적으로 각각의 사이가 이격되어 있는 개개의 칩으로 분할하는 단계;
상기 웨이퍼의 연삭된 이면 상에, 기재와 그 위에 형성된 접착제 층을 포함하는 다이싱/다이 본드 시트를 부착시키는 단계;
상기 접착제 층을 1차 경화시키는 단계;
이웃하는 개별 칩 사이에 있는 상기 다이싱/다이 본드 시트의 접착제 층을 절단하는 단계;
상기 절단된 접착제층이 부착된 개별 칩을 상기 다이싱/다이 본드 시트의 기재로부터 분리하는 단계;
상기 접착제 층을 사이에 두고 상기 개별 칩을 소정의 기판에 부착시키는 단계; 및
상기 접착제층을 2차 경화시켜, 상기 개별 칩을 기판에 고착시키는 단계를 포함한다.
본 발명에 따른 제3 제조 방법에서는,
반도체 회로가 구비된 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계;
상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다도 얕은 커트 깊이의 그루브를 형성하는 단계;
표면 보호 시트를 상기 웨이퍼 회로 표면 상에 부착시키는 단계;
상기 웨이퍼의 이면을 연삭하여 상기 웨이퍼의 두께를 얇게함으로써, 최종적으로 각각의 사이가 이격되어 있는 개개의 칩으로 분할하는 단계;
상기 웨이퍼의 연삭된 이면 상에, 기재와 그 위에 형성된 열가소성 접착제 층을 포함하는 다이 본드 시트를 부착시키는 단계;
이웃하는 개별 칩 사이에 있는 다이 본드 시트의 열가소성 접착제 층을 절단 하는 단계;
상기 절단된 열가소성 접착제 층이 부착된 개별 칩을 다이 본드 시트의 기재로부터 분리하는 단계;
상기 열가소성 접착제 층을 사이에 두고, 개별 칩을 소정의 기판에 부착시키는 단계; 및
상기 열가소성 접착제 층을 가열하여, 개별 칩을 상기 기판에 고착시키는 단계를 포함한다.
본 발명에 있어서, 표면 보호 시트가 에너지선 경화성 점착제 층을 가질 경우, 상기 표면 보호 시트를 상기 웨이퍼 회로 표면에 부착시킨 후와 웨이퍼의 이면을 연삭하기 이전과의 사이의 시기에, 상기 표면 보호 시트의 에너지선 경화성 점착 시트를 경화시키는 것이 바람직하다.
본 발명의 상기 제2 및 제3 제조 방법에 있어서, 표면 보호 시트를 박리하는 경우, 다이싱/다이 본드 시트의 접착제 층 및 다이 본드 시트의 접착제 층 각각의 유동성이 저하되기 때문에, 표면 보호 시트를 박리하더라도, 접착제 층의 일그러짐은 발생하지 않는다. 따라서, 칩 정렬성이 양호하여, 픽업 효율을 향상시킬 수 있다. 또한, 특히 접착제 층의 절단시에 있어서의 칩의 위치 어긋남을 피할 수 있기 때문에, 픽업 장치에 의한 칩 인식을 정확하게 할 수 있어서 반도체 장치의 제조 효율을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세하게 설명하기로 한다.
먼저, 본 발명의 제1 방법에 대하여 설명하기로 한다.
제1 공정: 도 1을 참조하면, 반도체 회로를 구비한 표면 및 이면을 갖는 소정 두께의 웨이퍼 (1)가 제공되며, 웨이퍼 회로 표면 쪽에서 웨이퍼 (1)의 두께 보다 얕은 깊이의 그루브 (2)가 형성된다. 예를 들면, 웨이퍼 (1)의 표면으로부터 형성된 소정 깊이의 그루브 (2)는, 각각으로부터 복수개의 반도체 회로를 분할하기 위하여 웨이퍼 (1)의 절단 위치를 따라 커팅하는 공정에 의해 형성된다.
커팅 공정에 의한 그루브 (2)의 형성은, 종래의 웨이퍼 다이싱 머신(dicing machine)을 이용하여, 커트 깊이를 적절하게 조절하면서 이루어질 수 있다. 커팅 공정에 있어서, 필요할 경우, 웨이퍼 다이싱 시에 일반적으로 채용되는 다이싱 테이프 등을 이용하여, 웨이퍼 (1)을 고정시킬 수 있다. 웨이퍼 (1)의 두께는 특별히 한정되는 것은 아니지만, 약 350 내지 800㎛의 범위가 일반적이다. 그루브 (2)의 깊이는 요구되는 칩의 두께에 따라 적절하게 결정되며, 약 20 내지 500㎛의 범위가 일반적이다. 한편, 그루브 (2)의 폭 (W)은 사용되는 다이싱 블레이드(blade)의 폭과 같으며, 약 10 내지 100㎛의 범위가 일반적이다.
제2 공정: 도 2를 참조하면, 표면 보호 시트 (10)를 웨이퍼 (1)의 회로 표면에 부착시킨다. 구체적으로, 웨이퍼 (1)의 회로 표면을 완전히 덮을 수 있도록 표면 보호 시트 (10)를 부착한다.
표면 보호 시트 (10)는 기재 (11) 및 그 위에 형성된 제거가능한 접착제 층 (12)를 포함한다. 접착제 층 (12)은 소정의 용도로 사용한 후 용이하게 제거될 수 있는 성질을 갖는다. 제거 가능한 접착제 층 (12)은 에너지선(energy ray 또는 energy beam)에 의해 경화될 수 있는 접착제로 이루어질 수 있다. 에너지선 경화성 접착제는, 에너지선의 조사 전에는 만족스런 접착력으로 피착제를 고정시킬 수 있으나, 에너지선의 조사에 의해 경화될 수 있어서 접착력을 잃어 용이하게 박리될 수 있는 성질을 갖는다.
각종 물품의 보호 및 반도체 웨이퍼의 가공 등에 일반적으로 채용되어 온 여러가지 보호 시트가, 상기 표면 보호 시트 (10)로서 사용될 수 있다. 특히, 일본 특개평 제2000-68237호 및 일본 특원평 제11(1999)-305673호에서 본 출원인 등이 제안한 표면 보호 시트가, 본 발명에서 바람직하게 사용된다.
본 발명에 있어서, 표면 보호 시트 (10)가 에너지선 경화성 점착제 층을 구비하고 있을 경우, 표면 보호 시트 (10)를 웨이퍼 회로 표면에 부착시키고 에너지선 경화성 점착제 층을 경화시킨 후, 다음 공정을 실시하는 바람직하다. 반도체 웨이퍼의 이면을 연삭함으로써 반도체 웨이퍼의 두께를 얇게 할 때에는, 반도체 웨이퍼에 횡방향으로 전단력이 부하된다. 그러므로, 점착제 층이 연질이면, 전단력에 의해 칩이 횡방향으로 이동하여 칩의 위치 어긋남이 발생할 수 있다. 그러나, 상기 방법에 의해 점착제 층을 경화시키면, 횡방향으로 힘이 가해진다 할지라도 칩의 위치 어긋남을 피할 수 있다. 또한, 횡방향의 힘에 의해서는 칩의 분리 및 탈락이 발생하지 않기 때문에, 칩의 수율이 저하되는 것을 피할 수 있다.
제3 공정: 도 3을 참조하면, 반도체 웨이퍼 (1)의 이면을 연삭하여, 반도체 웨이퍼 (1)의 두께를 얇게함으로써, 최종적으로 반도체 웨이퍼 (1)를 각각의 사이가 이격되어 있는 개별 칩 (3)으로 분할하게 된다. 구체적으로는, 그루브 (2)의 바 닥부를 제거하고, 웨이퍼 (1)가 소정 두께가 될 때까지 웨이퍼 (1)를 연삭하여, 개별 칩 (3)으로 분할한다. 웨이퍼 이면의 연삭은 종래의 이면 연삭 머신에 의해 이루어질 수 있다.
제4 공정; 픽업 공정용 점착제 시트 (20)를 반도체 웨이퍼의 연삭된 이면에 부착시킨다.
픽업 공정용 점착제 시트 (20)는 기재 (21) 및 그 위에 형성된 에너지선 경화성 점착제 층 (22)을 포함한다.
에너지선 경화성 점착제 층 (22)을 구성하는 에너지 경화성 점착제로서는, 종래의 공지된 여러가지의 에너지선 경화성 점착제 성분이 특별히 제한되지 않고 사용될 수 있다. 일반적으로, 에너지선 경화성 점착제는 아크릴계 점착제 및 에너지선 중합성 화합물을 주성분으로서 포함한다.
에너지선 경화성 점착제용 에너지선 중합성 화합물로서는, 예를 들면 일본 특개소 제60(1985)-196956호 및 제60(1985)-223139호에 개시되어 있는 바와 같이, 광조사에 의해 3차원 망상화 구조를 제공할 수 있는 광중합성 탄소-탄소 이중 결합을 각 분자 내에 적어도 2개 이상 갖는 저분자량 화합물이 널리 이용될 수 있다.
에너지선 경화성 점착제는 측쇄에 에너지선 중합성 기를 갖는 에너지선 경화성 공중합체로 이루어질 수 있다. 이러한 에너지선 경화성 공중합체에 대해서는, 예를 들면 일본 특개평 제5(1993)-32946호 및 제8(1996)-27239호에 상세하게 개시되어 있다.
제5 공정: 픽업 공정용 점착제 시트 (20)에 에너지선을 조사한다.
예를 들면, 전자빔 또는 자외선이 에너지선으로서 이용될 수 있다. 특히, 자외선을 이용하는 것이 바람직하다. 에너지선의 조사는 기재 (21) 쪽에서 행해진다. 그러므로, 자외선이 에너지선으로서 이용될 경우, 기재 (21)는 투명해야 한다.
제6 공정: 표면 보호 시트 (10)를 박리한다(도 4 참조).
픽업 공정용 점착제 시트 (20)의 에너지선 경화성 점착제 층 (22)은 상기 제5 공정에서의 에너지선의 조사에 의해 경화되어, 횡방향으로의 전단력에 대한 강한 내성을 나타낸다. 그러므로, 픽업 공정용 점착제 시트 (20)의 에너지선 경화성 점착제 층 (22)의 경화 후에는, 표면 보호 시트 (10)를 박리하더라도 칩의 위치 어긋남이 발생하지 않아, 칩의 정렬성이 유지된다. 또한, 접착력이 현저하게 감소되기 때문에, 칩의 수직 박리를 용이하게 수행할 수 있다. 표면 보호 시트 (10)를 박리할 때에는, 픽업 공정용 점착제 시트 (20)의 측면을 흡착 고정시키는 것이 바람직하다.
다음에, 본 발명의 제2 제조 방법에 대해 설명하기로 한다.
제1 내지 제3 공정은 상술한 제1 제조 방법에서와 동일하다.
제4 공정: 도 5를 참조하면, 다이싱/다이 본드 시트 (30)를 웨이퍼의 연삭된 이면에 부착시킨다.
다이싱/다이 본드 시트 (30)는 기재 (31) 및 그 위에 형성된 접착제 층 (32)을 포함한다. 접착제 층 (32)은 기재 (31)로부터 분리 가능하도록 형성되어 있다. 접착제 층 (32)은 실온 또는 온화한 열 압착 결합 조건 하에서 칩 (3)에 접착된다. 접착제 층 (32)을 칩 (3)에 접착시킨 후 칩 (3)을 픽업할 경우, 접착제 층 (32)은 칩 (3)의 이면에 접착된 상태에서 기재 (31)로부터 분리된다.
상기 다이싱/다이 본드 시트 (30)로서는, 종래부터 반도체 웨이퍼의 다이싱 및 다이 본드에 사용되어 온 각종 시트가 특별한 제한없이 사용된다.
예를 들면, 일본 특개평 제2(1990)-32181호, 제8(1996)-53655호, 제8(1996)-239639호, 제9(1997)-100450호 및 제9(1997)-202872호에 개시되어 있는, 에너지선 경화성 점착제 성분 및 열경화성 접착제 성분을 필수 성분으로서 함유하는 접착제 층을 포함하는 다이싱/다이 본드 시트가 이용될 수 있다.
상기 다이싱/다이 본드 시트 (30)를 웨이퍼의 연삭된 이면에 부착시킨 후, 접착제 층 (32)을 1차 경화시킨다. 에너지선 경화성 점착제 성분 및 열경화성 접착제 성분을 필수 성분으로서 함유하는 접착제 층을 포함하는 다이싱/다이 본드 시트를 사용할 경우에는, 에너지선을 조사함으로써 에너지선 경화성 점착 성분만을 경화(1차 경화)시킬 수 있다. 접착제 층 (32)을 1차 경화시키면, 다음 제5 공정에서의 칩의 위치 어긋남을 방지할 수 있다.
비록, 도 5의 제4 공정에서는, 다이싱/다이 본드 시트 (30)를 웨이퍼의 연삭된 이면에 부착시킨 후 표면 보호 시트 (10)를 박리하지만, 본 발명의 제2 제조 방법에 있어서 표면 보호 시트 (10)를 박리하는 시기는 특별히 한정되지 않는다. 표면 보호 시트 (10)의 박리는 후술하는 제5 공정 내지 제7공정 중 어느 단계에서나 이루어질 수 있다. 제4 공정에서 표면 보호 시트 (10)를 박리할 경우, 다이싱/다이 본드 시트 (30) 측을 흡착 고정시켜 두는 것이 바람직하다.
제5 공정: 도 6을 참조하면, 이웃하는 개별 칩 사이에 있는 다이싱/다이 본 드 시트 (30)의 접착제 층을 절단한다.
제5 공정에 있어서, 접착제 층 (32)은 다이싱 블레이드 (4)로 완전히 절단된다. 절단할 때, 다이싱/다이 본드 시트 (30)를 흡착 테이블 상에 고정시키는 것이 바람직하다. 다이싱 블레이드 (4)의 폭 (W1)은 상술한 그루브 (2)의 폭 (W) 보다도 조금 좁다. 예를 들면, 폭 W1은 폭 W의 30 내지 90% 정도가 바람직하다.
절단 깊이는 접착제 층 (32)을 완전히 절단할 수 있으면 충분하지만, 일반적으로는 기재 (31)의 일부가 절단되도록 하고 접착제 층 (32)을 완전히 절단하여 분리하는 것이 바람직하다. 결과적으로, 접착제 층 (32)은 칩 (3)과 거의 동일한 크기와 형상의 조각으로 절단된다.
표면 보호 시트 (10)가 웨이퍼 회로 표면에 부착되어 있는 상태에서 제5 공정을 실시할 경우에는, 다이싱 라인의 확인을 위해 투명한 표면 보호 시트를 사용하는 것이 바람직하다.
제6 공정: 도 7을 참조하면, 접착제 층 (32)을 칩 (3)과 함께 다이싱/다이 본드 시트 (30)의 기재 (31)로부터 분리한다. 전술한 바와 같이, 접착제 층 (32)은 기재 (31)로부터 분리 가능하도록 형성되어 있다. 따라서, 칩 (3)을 픽업할 경우, 접착제 층 (32)은 칩 (3)의 이면에 접착되어 있는 상태에서 기재로부터 (31)로부터 분리된다.
접착제 층 (32)이 상술한 에너지선 경화성 점착제 성분 및 열경화성 접착제 성분을 필수 성분으로서 함유하는 접착제로 이루어진 경우에는, 제4 공정에서의 에너지선의 조사에 의해 접착제 층 (32)이 1차 경화되므로, 접착제 층 (32)의 접착력 이 저하된다. 그러므로, 기재 (31)로부터 접착제 층 (32)의 박리가 양호하게 이루질 수 있다.
제7 공정: 상기 접착제 층 (32)을 사이에 두고, 개별 칩 (3)을 소정의 기판(도시하지 않음)에 결합시킨다. 상기의 제6 공정에서 칩 (3)의 이면에 접착제 층 (32)이 형성되어 있다. 접착제 층 (32)을 사이에 두고 칩 (3)을 기판에 놓고, 필요한 수단에 의해 접착제 층 (32)의 접착력이 생기게 함으로써, 칩 (3)을 기판 상에 고착시킬 수 있다.
접착제 층 (32)이 전술한 에너지선 경화성 점착제 성분 및 열경화성 접착제 성분을 필수 성분으로 함유하는 접착제로 이루어져 있을 경우, 가열에 의해 열경화성 접착제 성분의 결합력이 생겨, 칩 (3)과 기판을 상호 강하게 결합시킬 수 있다.
본 발명의 제3 제조 방법에 대해 설명하기로 한다.
제1 내지 제3 공정은 상술한 제1 제조 방법에서와 동일하다.
제4 공정: 도 8을 참조하면, 다이 본드 시트 (40)를 웨이퍼의 연삭된 이면에 부착시킨다.
다이 본드 시트 (40)는 기재 (41) 및 그 위에 형성된 열가소성 접착제 층 (42)을 포함한다. 열가소성 접착제 층 (42)은 기재 (41)로부터 분리 가능하도록 형성되어 있다. 열가소성 접착제 층 (42)은 온화한 열-압착 결합 조건 하에서 칩 (3)에 접착될 수 있다. 열가소성 접착제 층 (42)을 칩 (3)에 접착시킨 후에 칩 (3)을 픽업할 경우, 열가소성 접착제 층 (42)은 칩 (3)의 이면에 부착되어 있는 상태에서 기재 (41)로부터 분리된다.
열가소성 접착제 층 (42)은 예를 들면 폴리에스테르 수지, 폴리비닐아세테이트, 폴리비닐알콜, 폴리비닐부티랄, 폴리비닐클로라이드, 폴리메타크릴레이트, 폴리아크릴레이트, 폴리스티렌, 폴리에틸렌, 폴리아미드, 셀룰로오스, 폴리이소부틸렌, 폴리비닐에테르, 폴리이미드 수지 및 열에 용융되는 각종 접착제 중 어느 것으로나 이루어진다. 열가소성 접착제 층 (42)은 폴리에스테르 수지 또는 폴리이미드 수지를 포함하는 것이 바람직하다.
상기 다이 본드 시트 (40)를 웨이퍼의 연삭된 이면에 열-압착 결합시킨 후, 다이 본드 시트 (40)를 냉각시킨다. 접착제 층 (42)을 냉각시키면, 후술하는 제5 공정에서 칩의 위치 어긋남을 피할 수 있다.
비록, 도 8의 제4 공정에서, 다이 본드 시트 (40)를 웨이퍼의 연삭된 이면에 부착시킨 후 표면 보호 시트 (10)를 박리하지만, 표면 보호 시트 (10)의 박리 시기는 상기 제2 제조 방법에서와 유사하게 특별히 한정되지 않는다. 표면 보호 시트 (10)의 박리는 후술하는 제5 내지 제7 공정 중 어느 공정에서나 이루어질 수 있다.
제5 공정: 도 9를 참조하면, 이웃하는 개별 칩 사이에 있는 다이 본드 시트 (40)의 접착제 층 (42)을 절단한다.
제5 공정에 있어서, 접착제 층 (42)은 다이싱 블레이드 (4)에 의해 완전히 절단된다. 절단할 때, 다이 본드 시트 (40)를 흡착 테이블 상에 고정시키는 것이 바람직하다. 다이싱 블레이드 (4)의 폭 (W1), 절단 깊이 등은 상술한 제2 제조 방법에서와 동일하다.
표면 보호 시트 (10)가 웨이퍼 회로 표면에 부착되어 있는 상태에서 제5 공 정을 실시할 경우에는, 다이싱 라인의 확인을 위해 투명한 표면 보호 시트를 사용하는 것이 바람직하다.
제6 공정: 도 10을 참조하면, 접착제 층 (42)을 칩 (3)과 함께 다이 본드 시트 (40)의 기재 (41)로부터 분리한다. 전술한 바와 같이, 접착제 층 (42)은 기재 (41)로부터 분리 가능하도록 형성되어 있다. 따라서, 칩 (3)을 픽업할 경우, 접착제 층 (42)은 칩 (3)의 이면에 접착되어 있는 상태에서 기재 (41)로부터 분리된다.
제7 공정: 상기 접착제 층 (42)을 사이에 두고 개별 칩 (3)을 소정의 기판(도시하지 않음)에 결합시킨다. 상기의 제6 공정에서 칩 (3)의 이면에 열가소성 접착제 층 (42)이 형성되어 있다. 따라서, 칩 (3)을 기판에 놓고 열-압착 결합시킴으로써, 칩 (3)을 기판 상에 강하게 고착시킬 수 있다.
실시예
이하, 본 발명을 후술하는 실시예를 참조하여 설명하지만, 본 발명이 반드시 이에 한정되는 것이 아니다.
또한, 이하에 있어서, "칩 정렬성의 평가", "칩핑 테스트(chipping test)" 및 "패키지 크랙 테스트"는 다음의 방법으로 이루어졌다.
[칩 정렬성의 평가]
웨이퍼의 오리엔테이션 플랫(orientation flat)에 대하여 평행 방향(x-방향) 및 수직방향(y-방향)으로 그루브를 형성하였다. x-방향의 그루브와 y-방향의 그루브가 교차하는 점 중, 웨이퍼의 중심으로부터 웨이퍼의 상하좌우 5번째 그루브에서 상호 교차에 의해 형성되는 교차점(8군데)의 그루브의 위치와, 칩으로 분할된 후의 상기 그루브에 대응하는 칩 사이의 라인 위치와의 어긋남을, 웨이퍼 다이서(wafer dicer, A-WD-4000B, 동경정밀사제)의 정렬성 기능을 사용하여 측정하였다. x-방향 및 y-방향 어긋남의 최대 값을 변동값으로 나타내어, 칩 정렬성을 평가하였다.
[칩핑 테스트]
후술할 실시예 1~4에서 제조되는 접착제가 부착된 실리콘 칩 및 실시예 5~6 및 비교예 1에서 제조되는 실리콘 칩 각각 50개의 샘플의 측면을, 광학 현미경을 사용하여 칩 흠집이나 크랙의 유무를 관찰하엿다.
[패키지 크랙 테스트]
소정의 밀봉 수지(바이페닐 에폭시 수지)를 사용하여, 실시예 1~4에서 제조된 리드 프레임에 고착되어 있는 실리콘 칩을 고압 밀봉하였다. 상기 수지를 175℃에서 6시간 동안 경화시켰다. 이러한 방법으로, 패키지 크랙 테스트용 패키지 100개를 얻었다. 각각의 패키지를 고온 고습(85℃, 85%RH) 하에서 168시간 동안 방치하였다. 이어, 각각의 패키지를 VPS(Vapor Phase Soldering, 기상납땜)와 동등한 환경하(215℃)에서 1분 동안 방치한 다음, 실온으로 냉각하였다. 이러한 과정을 3회 행한 후, 주사형 초음파 탑상기(SAT, Scanning Acoustic Tomography)를 이용하여 밀봉 수지의 크랙 여부를 검사하였다. 검사한 패키지수(100개)에 대하여 크랙이 발생한 패키지수의 비율을 패키지 크랙 발생율로 나타내었다.
실시예 및 비교예에서 사용된 웨이퍼 다이싱 머신, 이면 연삭 머신 및 표면 보호 시트는 다음과 같다.
웨이퍼 다이싱 머신: DAD 2H/6T(디스코사제)
이면 연삭 머신: DFG 850(디스코사제)
표면 보호 시트: Adwill E-6142S(린텍사제)
실시예 1
35㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 150㎛이고 칩 사이즈가 10㎟이 되도록 하는 조건하에서, 직경 6인치, 두께 625㎛의 실리콘 웨이퍼 상에 그루브를 형성하였다. 이어서, 표면 보호 시트를 실리콘 웨이퍼의 그루브가 형성된 표면에 부착한 다음, 자외선을 조사하였다. 웨이퍼 두께가 80㎛가 되어 실리콘 웨이퍼가 개별 칩으로 분할될 때까지, 실리콘 웨이퍼의 이면을 상기 이면 연삭 머신으로 연삭하였다. 그럼 다음, 다이싱/다이 본드 시트(Adwill LE5000, 린텍사제)를 실리콘 웨이퍼의 연삭된 이면에 부착시켰다. 다이싱/다이 본드 시트에 자외선을 조사하여, 다이싱/다이 본드 시트의 접착제 층을 1차 경화시켰다. 표면 보호 시트를 박리한 다음, 30㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 35㎛가 되도록 하는 조건 하에서, 분할된 이웃 실리콘 칩 사이에 있는 접착제 층을 절단하였다. 그런 다음, 칩 정렬성 평가하였다.
분할된 개별 실리콘 칩을 다이싱/다이 본드 시트로부터 픽업하고, 접착제 층이 부착된 실리콘 칩을 리드 프레임의 다이 패드부에 직접 결합시켰다. 접착제 층을 160℃에서 30분 동안 가열하여 접착제 층을 2차 경화시킴으로써, 칩을 결합시켰 다.
실시예 2
35㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 150㎛이고 칩 사이즈가 10㎟이 되도록 하는 조건하에서, 직경 6인치, 두께 625㎛의 실리콘 웨이퍼 상에 그루브를 형성하였다. 이어서, 표면 보호 시트를 실리콘 웨이퍼의 그루브가 형성된 표면에 부착한 다음, 자외선을 조사하였다. 웨이퍼 두께가 80㎛가 되어 실리콘 웨이퍼가 개별 칩으로 분할될 때까지, 실리콘 웨이퍼의 이면을 상기 이면 연삭 머신으로 연삭하였다. 그럼 다음, 다이싱/다이 본드 시트(Adwill LE5000, 린텍사제)를 실리콘 웨이퍼의 연삭된 이면에 부착시켰다. 다이싱/다이 본드 시트에 자외선을 조사하여, 다이싱/다이 본드 시트의 접착제 층을 1차 경화시켰다. 다이싱/다이 본드 시트를 흡착 테이블에 고정시킨 다음, 표면 보호 시트를 박리하였다. 30㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 65㎛가 되도록 하는 조건 하에서, 분할된 이웃 실리콘 칩 사이에 있는 접착제 층을 절단하였다. 그런 다음, 칩 정렬성 평가하였다.
분할된 개별 실리콘 칩을 다이싱/다이 본드 시트로부터 픽업하고, 접착제 층이 부착된 실리콘 칩을 리드 프레임의 다이 패드부에 직접 결합시켰다. 접착제 층을 160℃에서 30분 동안 가열하여 접착제 층을 2차 경화시킴으로써, 칩을 결합시켰다.
실시예 3
35㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 150㎛이고 칩 사이즈가 10㎟이 되도록 하는 조건하에서, 직경 6인치, 두께 625㎛의 실리콘 웨이퍼 상에 그루브를 형성하였다. 이어서, 표면 보호 시트를 실리콘 웨이퍼의 그루브가 형성된 표면에 부착한 다음, 자외선을 조사하였다. 웨이퍼 두께가 80㎛가 되어 실리콘 웨이퍼가 개별 칩으로 분할될 때까지, 실리콘 웨이퍼의 이면을 상기 이면 연삭 머신으로 연삭하였다. 그럼 다음, 다이싱/다이 본드 시트(Adwill LE5000, 린텍사제)를 실리콘 웨이퍼의 연삭된 이면에 부착시켰다. 다이싱/다이 본드 시트에 자외선을 조사하여, 다이싱/다이 본드 시트의 접착제 층을 1차 경화시켰다. 그런 다음, 30㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 65㎛가 되도록 하는 조건 하에서, 분할된 이웃의 개별 실리콘 칩 사이에 있는 접착제 층을 표면 보호 시트와 함께 절단하였다. 그런 다음, 칩 정렬성 평가하였다.
표면 보호 시트를 박리하였다. 분할된 개별 실리콘 칩을 다이싱/다이 본드 시트로부터 픽업한 다음, 접착제 층이 부착된 실리콘 칩을 리드 프레임의 다이 패드부에 직접 결합시켰다. 접착제 층을 160℃에서 30분 동안 가열하여 접착제 층을 2차 경화시킴으로써, 칩을 결합시켰다.
실시예 4
35㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊 이가 150㎛이고 칩 사이즈가 10㎟이 되도록 하는 조건하에서, 직경 6인치, 두께 625㎛의 실리콘 웨이퍼 상에 그루브를 형성하였다. 이어서, 표면 보호 시트를 실리콘 웨이퍼의 그루브가 형성된 표면에 부착한 다음, 자외선을 조사하였다. 웨이퍼 두께가 80㎛가 되어 실리콘 웨이퍼가 개별 칩으로 분할될 때까지, 실리콘 웨이퍼의 이면을 상기 이면 연삭 머신으로 연삭하였다. 폴리이미드의 열가소성 접착제 층이 형성된 다이 본드 시트를 실리콘 웨이퍼의 연삭된 이면에 부착시켰다. 130℃에서 열-압착 결합시킨 다음, 실온으로 냉각하였다. 이어, 다이싱 테이프(Adwill D-650, 린텍사제)를 부착시킨 다음, 다이 본드 시트의 측면에 고착시켰다. 그런 다음, 30㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 65㎛가 되도록 하는 조건 하에서, 분할된 이웃의 개별 실리콘 칩 사이에 있는 접착제 층을 표면 보호 시트와 함께 절단하였다. 그런 다음, 칩 정렬성을 평가하였다.
분할된 개별 실리콘 칩을 다이 본드 시트로부터 픽업한 다음, 접착제 층이 부착된 실리콘 칩을 리드 프레임의 다이 패드부에 직접 결합시켰다. 표면 보호 시트를 박리하고, 접착제 층을 130℃에서 가열한 다음, 냉각시키는 과정을 통하여, 칩을 결합시켰다.
실시예 5
35㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 150㎛이고 칩 사이즈가 10㎟이 되도록 하는 조건하에서, 직경 6인치, 두께 625㎛의 실리콘 웨이퍼 상에 그루브를 형성하였다. 이어서, 표면 보호 시트를 실리 콘 웨이퍼의 그루브가 형성된 표면에 부착하였다. 웨이퍼 두께가 80㎛가 되어 실리콘 웨이퍼가 개별 칩으로 분할될 때까지, 실리콘 웨이퍼의 이면을 상기 이면 연삭 머신으로 연삭하였다. 이어, 표면 보호 시트에 자외선을 조사한 다음, 픽업 공정용 점착제 시트(Adwill D-675, 린텍사제)를 실리콘 웨이퍼의 연삭된 이면에 부착시켰다. 픽업 공정용 점착제 시트에 자외선을 조사하여, 점착제 시트의 점착제 층을 경화시켰다. 표면 보호 시트를 박리한 후, 칩 정렬성을 평가하였다.
실시예 6
35㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊이가 150㎛이고 칩 사이즈가 10㎟이 되도록 하는 조건하에서, 직경 6인치, 두께 625㎛의 실리콘 웨이퍼 상에 그루브를 형성하였다. 이어서, 표면 보호 시트를 실리콘 웨이퍼의 그루브가 형성된 표면에 부착한 다음, 자외선을 조사하였다. 웨이퍼 두께가 80㎛가 되어 실리콘 웨이퍼가 개별 칩으로 분할될 때까지, 실리콘 웨이퍼의 이면을 상기 이면 연삭 머신으로 연삭하였다. 이어, 픽업 공정용 점착제 시트(Adwill D-675, 린텍사제)를 실리콘 웨이퍼의 연삭된 이면에 부착시켰다. 픽업 공정용 점착제 시트에 자외선을 조사하여, 점착제 시트의 점착제 층을 경화시켰다. 표면 보호 시트를 박리한 후, 칩 정렬성을 평가하였다.
비교예 1
35㎛ 두께의 블레이드를 이용하는 웨이퍼 다이싱 머신을 이용하여, 커트 깊 이가 150㎛이고 칩 사이즈가 10㎟이 되도록 하는 조건하에서, 직경 6인치, 두께 625㎛의 실리콘 웨이퍼 상에 그루브를 형성하였다. 이어서, 표면 보호 시트를 실리콘 웨이퍼의 그루브가 형성된 표면에 부착하였다. 웨이퍼 두께가 80㎛가 되어 실리콘 웨이퍼가 개별 칩으로 분할될 때까지, 실리콘 웨이퍼의 이면을 상기 이면 연삭 머신으로 연삭하였다. 이어, 표면 보호 시트에 자외선을 조사한 다음, 픽업 공정용 점착제 시트(Adwill D-675, 린텍사제)를 실리콘 웨이퍼의 연삭된 이면에 부착시켰다. 표면 보호 시트를 박리하였다. 픽업 공정용 점착제 시트에 자외선을 조사하여, 점착제 시트의 점착제 층을 경화시켰다. 이어, 칩 정렬성을 평가하였다.
평가 결과
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 실시예 6 비교예 1
칩 정렬성의 평가 x-방향 변동값 (㎛) 3 4 4 6 10 3 189
y-방향 변동값 (㎛) 3 5 3 6 6 3 199
칩 흠집/크랙 없음 없음 없음 없음 없음 없음 없음
패키지 크랙 발생율(%) 0 0 0 0 - - -



이상으로부터 명백히 알 수 있는 바와 같이, 본 발명에 따라 반도체 장치를 제조하는 제1 방법에 의하면, 칩의 정렬성이 양호하여 픽업 효율의 향상이 가능해진다.
본 발명에 따라 반도체 장치를 제조하는 제2 및 제3 방법에 의하면, 칩의 정렬성이 양호하여 생산성 향상이 가능하면서도, 극박 칩의 이면에 적당량의 접착제 층을 간편하게 형성할 수 있어서, 칩 흠집, 칩 크랙 또는 패키지 크랙을 피할 수 있다.

Claims (4)

  1. 반도체 회로가 구비된 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계;
    상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다도 얕은 커트 깊이의 그루브를 형성하는 단계;
    표면 보호 시트를 상기 웨이퍼 회로 표면 상에 부착시키는 단계;
    상기 웨이퍼의 이면을 연삭하는 단계로서, 상기 연삭에 의해서 상기 웨이퍼는 상기 그루브의 커트 깊이와 동일하거나 그 이하의 두께로 얇게 됨으로써 최종적으로 각각의 사이가 이격되어 있는 개개의 칩으로 분할되는 단계;
    상기 웨이퍼의 연삭된 이면 상에, 기재와 그 위에 형성된 에너지선 경화성 점착제 층을 포함하는 픽업 공정용 점착제 시트를 부착시키는 단계;
    상기 에너지선 경화성 점착제 층에 에너지선을 조사하는 단계; 및
    상기 표면 보호 시트를 상기 웨이퍼 회로 표면으부터 박리하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 반도체 회로가 구비된 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계;
    상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다도 얕은 커트 깊이의 그루브를 형성하는 단계;
    표면 보호 시트를 상기 웨이퍼 회로 표면 상에 부착시키는 단계;
    상기 웨이퍼의 이면을 연삭하는 단계로서, 상기 연삭에 의해서 상기 웨이퍼는 상기 그루브의 커트 깊이와 동일하거나 그 이하의 두께로 얇게 됨으로써 최종적으로 각각의 사이가 이격되어 있는 개개의 칩으로 분할되는 단계;
    상기 웨이퍼의 연삭된 이면 상에, 기재와 그 위에 형성된 접착제 층을 포함하는 다이싱/다이 본드 시트를 부착시키는 단계;
    상기 접착제 층을 1차 경화시키는 단계;
    이웃하는 개별 칩 사이에 있는 상기 다이싱/다이 본드 시트의 접착제 층을 절단하는 단계;
    상기 절단된 접착제층이 부착된 개별 칩을 상기 다이싱/다이 본드 시트의 기재로부터 분리하는 단계;
    상기 접착제 층을 사이에 두고 상기 개별 칩을 소정의 기판에 부착시키는 단계; 및
    상기 접착제층을 2차 경화시켜, 상기 개별 칩을 기판에 고착시키는 단계를 포함하는 반도체 장치의 제조 방법.
  3. 반도체 회로가 구비된 표면 및 이면을 갖는 소정 두께의 웨이퍼를 제공하는 단계;
    상기 웨이퍼 회로 표면 쪽에서 상기 웨이퍼의 두께 보다도 얕은 커트 깊이의 그루브를 형성하는 단계;
    표면 보호 시트를 상기 웨이퍼 회로 표면 상에 부착시키는 단계;
    상기 웨이퍼의 이면을 연삭하는 단계로서, 상기 연삭에 의해서 상기 웨이퍼는 상기 그루브의 커트 깊이와 동일하거나 그 이하의 두께로 얇게 됨으로써 최종적으로 각각의 사이가 이격되어 있는 개개의 칩으로 분할되는 단계;
    상기 웨이퍼의 연삭된 이면 상에, 기재와 그 위에 형성된 열가소성 접착제 층을 포함하는 다이 본드 시트를 부착시키는 단계;
    이웃하는 개별 칩 사이에 있는 다이 본드 시트의 열가소성 접착제 층을 절단하는 단계;
    상기 절단된 열가소성 접착제 층이 부착된 개별 칩을 다이 본드 시트의 기재로부터 분리하는 단계;
    상기 열가소성 접착제 층을 사이에 두고, 개별 칩을 소정의 기판에 부착시키는 단계; 및
    상기 열가소성 접착제 층을 가열하여, 개별 칩을 상기 기판에 고착시키는 단계를 포함하는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 표면 보호 시트는 에너지선 경화성 점착제 층을 가지며,
    상기 표면 보호 시트를 웨이퍼 회로 표면에 부착시킨 후와, 웨이퍼의 이면을 연삭하기 이전과의 사이의 시기에, 상기 표면 보호 시트의 에너지선 경화성 점착제 층을 경화시키는 반도체 장치의 제조 방법.
KR1020010052331A 2000-08-31 2001-08-29 반도체 장치의 제조 방법 KR100805520B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00262238 2000-08-31
JP2000262238A JP3906962B2 (ja) 2000-08-31 2000-08-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20020018084A KR20020018084A (ko) 2002-03-07
KR100805520B1 true KR100805520B1 (ko) 2008-02-20

Family

ID=18749953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052331A KR100805520B1 (ko) 2000-08-31 2001-08-29 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US6558975B2 (ko)
EP (1) EP1195809B1 (ko)
JP (1) JP3906962B2 (ko)
KR (1) KR100805520B1 (ko)
CN (1) CN1218382C (ko)
MY (1) MY117750A (ko)
SG (1) SG100750A1 (ko)
TW (1) TWI246143B (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
US7878905B2 (en) * 2000-02-22 2011-02-01 Creative Kingdoms, Llc Multi-layered interactive play experience
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
US20030042615A1 (en) 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
JP3745260B2 (ja) * 2001-10-02 2006-02-15 ローム株式会社 半導体装置の製造方法
JP2003124146A (ja) * 2001-10-11 2003-04-25 Lintec Corp 保護シート剥離方法及び装置
JP2003152058A (ja) * 2001-11-13 2003-05-23 Lintec Corp ウェハ転写装置
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
US6896760B1 (en) * 2002-01-16 2005-05-24 Micron Technology, Inc. Fabrication of stacked microelectronic devices
US6709953B2 (en) * 2002-01-31 2004-03-23 Infineon Technologies Ag Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
US6713366B2 (en) * 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
JP2004043695A (ja) * 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd ダイボンディング用接着剤並びにそれを用いた半導体装置の製造方法及び半導体装置
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
DE10238444B4 (de) * 2002-08-22 2011-05-12 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen
JP4447206B2 (ja) * 2002-10-18 2010-04-07 株式会社ディスコ 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
JP2004221187A (ja) * 2003-01-10 2004-08-05 Toshiba Corp 半導体装置の製造装置及びその製造方法
TWI240965B (en) 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
JP2004304066A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
JP4494728B2 (ja) * 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法
JP4093930B2 (ja) * 2003-07-17 2008-06-04 株式会社東京精密 フレーム搬送プローバ
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
JP4562118B2 (ja) * 2003-12-19 2010-10-13 日東電工株式会社 半導体装置の製造方法
KR100696287B1 (ko) * 2004-01-28 2007-03-19 미쓰이 가가쿠 가부시키가이샤 반도체 웨이퍼의 보호방법
JP2005223244A (ja) * 2004-02-09 2005-08-18 Tokyo Seimitsu Co Ltd チップの飛び出し位置検出方法
JP3949665B2 (ja) * 2004-02-24 2007-07-25 株式会社東芝 半導体装置の製造方法
DE102004009742B4 (de) * 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
JP4514490B2 (ja) * 2004-03-29 2010-07-28 日東電工株式会社 半導体ウエハの小片化方法
US20050249945A1 (en) * 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies
TWI244731B (en) * 2004-05-31 2005-12-01 Advanced Semiconductor Eng Method for improving balance of molding flow during assembling semiconductor packages with fail unit
JP3830497B2 (ja) * 2004-06-11 2006-10-04 シャープ株式会社 半導体ウエハの製造方法及び半導体装置の製造方法
JP2006019493A (ja) * 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd ウェーハの分割方法
KR100574983B1 (ko) * 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
WO2006008795A1 (ja) * 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
DE102004048202B4 (de) 2004-09-30 2008-05-21 Infineon Technologies Ag Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
US7256108B2 (en) * 2004-10-21 2007-08-14 Chippac, Inc. Method for reducing semiconductor die warpage
DE102004054147A1 (de) * 2004-11-08 2006-02-23 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebestoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102004058876B3 (de) * 2004-12-06 2006-05-24 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102004059599B3 (de) * 2004-12-09 2006-08-17 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
US7504318B2 (en) * 2005-09-19 2009-03-17 Intel Corporation Nanopowder coating for scribing and structures formed thereby
JP4799205B2 (ja) * 2006-02-16 2011-10-26 日東電工株式会社 活性面貼付ダイシング用粘着テープ又はシートおよび被加工物の切断片のピックアップ方法
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
US7749349B2 (en) * 2006-03-14 2010-07-06 Micron Technology, Inc. Methods and systems for releasably attaching support members to microfeature workpieces
US20090001611A1 (en) * 2006-09-08 2009-01-01 Takeshi Matsumura Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
WO2008032510A1 (fr) * 2006-09-15 2008-03-20 Lintec Corporation Procédé de production d'un dispositif à semi-conducteur
CN101477956B (zh) * 2008-01-04 2012-05-16 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN101488462B (zh) * 2008-01-15 2010-12-08 南茂科技股份有限公司 模块化的多晶粒封装结构及其方法
JP2009231779A (ja) * 2008-03-25 2009-10-08 Lintec Corp 半導体装置の製造方法
KR101495398B1 (ko) * 2008-12-02 2015-02-25 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티 유연성 기판 조립체의 제조 방법 및 그것으로부터의 유연성 기판 조립체
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
US8173552B2 (en) * 2009-08-04 2012-05-08 Intel Corporation Method of fabricating an identification mark utilizing a liquid film assisted by a laser
TWI401737B (zh) * 2009-12-08 2013-07-11 Chipmos Technologies Inc Wafer cutting method
CN102947929B (zh) * 2010-04-19 2016-05-18 日东电工株式会社 倒装芯片型半导体背面用膜
US8283742B2 (en) * 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
CN102760699B (zh) * 2011-04-27 2014-11-05 无锡华润安盛科技有限公司 将用于制备传感器芯片的晶圆切割成晶粒的方法
JP6134507B2 (ja) * 2011-12-28 2017-05-24 ローム株式会社 チップ抵抗器およびその製造方法
CN103219224B (zh) * 2012-01-20 2016-03-09 陈志豪 具有环保加工的晶圆制造工艺
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
JP6026222B2 (ja) * 2012-10-23 2016-11-16 株式会社ディスコ ウエーハの加工方法
JP2015041687A (ja) * 2013-08-21 2015-03-02 株式会社ディスコ ウエーハの加工方法
US9764532B2 (en) * 2014-07-01 2017-09-19 Isola Usa Corp. Prepregs including UV curable resins useful for manufacturing semi-flexible PCBs
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
ES2930455T3 (es) 2015-11-09 2022-12-13 Furukawa Electric Co Ltd Cinta de protección de superficie con máscara integrada
US20170148955A1 (en) * 2015-11-22 2017-05-25 Cyntec Co., Ltd. Method of wafer level packaging of a module
EP3439022A4 (en) * 2016-03-31 2020-03-18 Furukawa Electric Co. Ltd. MASK INTEGRATED SURFACE TAPE
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
CN113454758B (zh) * 2019-02-25 2024-04-26 三菱电机株式会社 半导体元件的制造方法
CN117581351A (zh) 2020-12-17 2024-02-20 益纳利科技私人有限公司 一种制造半导体制品的方法及其系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177050A (ja) * 1989-12-05 1991-08-01 Fujitsu Ltd 半導体装置の製造方法
JPH0997806A (ja) * 1995-09-29 1997-04-08 Texas Instr Japan Ltd 半導体装置、その製造方法、及びダイシング用接着部材
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JP2000208446A (ja) * 1999-01-19 2000-07-28 Fujitsu Ltd 半導体装置の製造方法及び半導体製造装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121852A (ja) * 1982-12-27 1984-07-14 Nec Home Electronics Ltd ウエ−ハダイシング装置
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPS624341A (ja) * 1985-06-29 1987-01-10 Toshiba Corp 半導体装置の製造方法
JPH0715087B2 (ja) 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JP2601956B2 (ja) 1991-07-31 1997-04-23 リンテック株式会社 再剥離型粘着性ポリマー
US5762744A (en) * 1991-12-27 1998-06-09 Rohm Co., Ltd. Method of producing a semiconductor device using an expand tape
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
JP2984549B2 (ja) 1994-07-12 1999-11-29 リンテック株式会社 エネルギー線硬化型感圧粘着剤組成物およびその利用方法
JP3483161B2 (ja) 1994-08-11 2004-01-06 リンテック株式会社 粘接着テープおよびその使用方法
JPH08239639A (ja) 1995-03-02 1996-09-17 Sekisui Chem Co Ltd 粘着剤組成物及びそれを用いた粘着加工品
US6054372A (en) * 1995-04-03 2000-04-25 Aptek Industries, Inc. Stress-free silicon wafer and a die or chip made therefrom
JPH09100450A (ja) 1995-10-03 1997-04-15 Lintec Corp 粘接着テープおよびその使用方法
JP4094080B2 (ja) 1995-11-22 2008-06-04 リンテック株式会社 接着剤組成物および接着シート
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JPH11305673A (ja) 1998-04-17 1999-11-05 Nippon Columbia Co Ltd 表示装置
JPH11340334A (ja) 1998-05-27 1999-12-10 Hitachi Ltd 半導体装置および配線修正方法
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
DE19840508A1 (de) * 1998-09-04 1999-12-02 Siemens Ag Verfahren zum Vereinzeln von Halbleiter-Bauelementen
JP3865184B2 (ja) * 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
JP2001156028A (ja) * 1999-11-30 2001-06-08 Lintec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177050A (ja) * 1989-12-05 1991-08-01 Fujitsu Ltd 半導体装置の製造方法
JPH0997806A (ja) * 1995-09-29 1997-04-08 Texas Instr Japan Ltd 半導体装置、その製造方法、及びダイシング用接着部材
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JP2000208446A (ja) * 1999-01-19 2000-07-28 Fujitsu Ltd 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
US20020055238A1 (en) 2002-05-09
SG100750A1 (en) 2003-12-26
CN1218382C (zh) 2005-09-07
EP1195809A2 (en) 2002-04-10
EP1195809A3 (en) 2003-12-17
KR20020018084A (ko) 2002-03-07
US6558975B2 (en) 2003-05-06
TWI246143B (en) 2005-12-21
MY117750A (en) 2004-07-31
JP3906962B2 (ja) 2007-04-18
EP1195809B1 (en) 2018-06-27
JP2002075921A (ja) 2002-03-15
CN1340855A (zh) 2002-03-20

Similar Documents

Publication Publication Date Title
KR100805520B1 (ko) 반도체 장치의 제조 방법
KR100655035B1 (ko) 반도체 장치의 제조방법
US7294531B2 (en) Wafer level chip stack method
JP3467611B2 (ja) 半導体装置の製造方法
US6620651B2 (en) Adhesive wafers for die attach application
TW201207922A (en) Method for manufacturing semiconductor device
KR20220147084A (ko) 보호막 형성용 시트, 보호막이 형성된 칩의 제조 방법, 및 적층물
JPH1167699A (ja) 半導体装置の製造方法
JP4394109B2 (ja) 半導体装置の製造方法
JP2005209940A (ja) 半導体装置の製造方法
JP2009231779A (ja) 半導体装置の製造方法
KR20220002257A (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름
JP5023664B2 (ja) 半導体装置の製造方法
JP2001156028A (ja) 半導体装置の製造方法
TW202132501A (zh) 切晶黏晶一體型膜及其品質管理方法以及半導體裝置的製造方法
KR20220002255A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP7226669B2 (ja) 半導体装置の製造方法
US20240030183A1 (en) Method for manufacturing semiconductor device
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
US7682936B2 (en) Reduction in thickness of semiconductor component on substrate
KR20240025547A (ko) 보호막이 형성된 칩의 제조 방법
KR20230151522A (ko) 반도체 장치의 제조 방법
JP2012074715A (ja) 接着シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 13