KR20220002257A - 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름 - Google Patents

돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름 Download PDF

Info

Publication number
KR20220002257A
KR20220002257A KR1020217028915A KR20217028915A KR20220002257A KR 20220002257 A KR20220002257 A KR 20220002257A KR 1020217028915 A KR1020217028915 A KR 1020217028915A KR 20217028915 A KR20217028915 A KR 20217028915A KR 20220002257 A KR20220002257 A KR 20220002257A
Authority
KR
South Korea
Prior art keywords
film
support piece
chip
layer
resin layer
Prior art date
Application number
KR1020217028915A
Other languages
English (en)
Inventor
요시노부 오자키
게이 이타가키
고헤이 다니구치
신타로 하시모토
다츠야 야하타
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20220002257A publication Critical patent/KR20220002257A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

본 개시의 일 측면은, 반도체 장치에 있어서의 돌멘 구조의 형성에 사용되는 지지편의 제조 방법이며, (A) 기재 필름과, 점착층과, 예를 들면 열경화성 수지층으로 이루어지는 지지편 형성용 필름을 이 순서로 구비하는 적층 필름을 준비하는 공정과, (B) 지지편 형성용 필름을 개편화함으로써, 점착층의 표면 상에 복수의 지지편을 형성하는 공정을 포함하며, (B) 공정이 지지편 형성용 필름의 두께 방향의 도중까지 절개를 형성하는 공정과, 냉각된 상태의 지지편 형성용 필름을 익스팬션에 의하여 개편화하는 공정을 이 순서로 포함한다.

Description

돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름
본 개시는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 지지편과, 복수의 지지편에 의하여 지지되고 또한 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 방법에 관한 것이다. 또, 본 개시는, 돌멘 구조를 갖는 반도체 장치의 제조에 사용되는 지지편의 제조 방법 및 지지편 제조에 적용 가능한 적층 필름에 관한 것이다. 또한, 돌멘(dolmen, 지석묘(支石墓))은, 석분묘(石墳墓)의 일종이며, 복수의 지주석(支柱石)과, 그 위에 올려진 판상의 바위를 구비한다. 돌멘 구조를 갖는 반도체 장치에 있어서, 지지편이 "지주석"에 상당하고, 제2 칩이 "판상의 바위"에 상당한다.
최근, 반도체 장치의 분야에 있어서, 고집적, 소형화 및 고속화가 요구되고 있다. 반도체 장치의 일 양태로서, 기판 상에 배치된 컨트롤러 칩 위에 반도체 칩을 적층시키는 구조가 주목을 받고 있다. 예를 들면, 특허문헌 1은, 컨트롤러 다이와, 컨트롤러 다이 위에 지지 부재에 의하여 지지된 메모리 다이를 포함하는 반도체 다이 어셈블리를 개시하고 있다. 특허문헌 1의 도 1a에 도시된 반도체 어셈블리(100)는 돌멘 구조를 갖는다고 할 수 있다. 즉, 반도체 어셈블리(100)는, 패키지 기판(102)과, 그 표면 상에 배치된 컨트롤러 다이(103)와, 컨트롤러 다이(103)의 상방에 배치된 메모리 다이(106a, 106b)와, 메모리 다이(106a)를 지지하는 지지 부재(130a, 130b)를 구비한다.
특허문헌 1: 일본 공표특허공보 2017-515306호
특허문헌 1은, 지지 부재(지지편)로서, 실리콘 등의 반도체 재료를 사용할 수 있는 것, 보다 구체적으로는 반도체 웨이퍼를 다이싱하여 얻어지는 반도체 재료의 단편(斷片)을 사용할 수 있는 것을 개시하고 있다(특허문헌 1의 [0012], [0014] 및 도 2 참조). 반도체 웨이퍼를 사용하여 돌멘 구조용의 지지편을 제조하기 위해서는, 통상의 반도체 칩의 제조와 동일하게, 예를 들면, 이하의 각 공정이 필요하다.
(1) 반도체 웨이퍼에 백그라인드 테이프를 첩부하는 공정
(2) 반도체 웨이퍼를 백그라인드하는 공정
(3) 다이싱 링과 그 중에 배치된 백그라인드 후의 반도체 웨이퍼에 대하여, 점착층과 접착제층을 갖는 필름(다이싱·다이본딩 일체형 필름)을 첩부하는 공정
(4) 반도체 웨이퍼로부터 백그라인드 테이프를 박리하는 공정
(5) 반도체 웨이퍼를 개편화하는 공정
본 개시는, 픽업성이 우수한 지지편을 효율적으로 제조하는 방법을 제공한다. 또, 본 개시는, 상기 지지편을 사용하여 돌멘 구조를 갖는 반도체 장치를 제조하는 방법을 제공한다.
본 개시의 일 측면은 돌멘 구조를 갖는 반도체 장치의 제조에 사용되는 지지편의 제조 방법에 관한 것이다. 이 제조 방법은 이하의 공정을 포함한다.
(A) 기재 필름과, 점착층과, 지지편 형성용 필름을 이 순서로 구비하는 적층 필름을 준비하는 공정
(B) 지지편 형성용 필름을 개편화함으로써, 점착층의 표면 상에 복수의 지지편을 형성하는 공정
상기 지지편 형성용 필름은 이하의 필름 중 어느 하나이다.
·열경화성 수지층으로 이루어지는 필름
·열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름
·열경화성 수지층과, 당해 열경화성 수지층보다 높은 강성을 갖는 수지층을 갖는 다층 필름
·열경화성 수지층과, 당해 열경화성 수지층보다 높은 강성을 갖는 금속층을 갖는 다층 필름
지지편 형성용 필름이 갖는 수지층은, 예를 들면, 폴리이미드층이다. 수지층은, 예를 들면, 열경화성 수지층과 다른 재질로 이루어진다. 지지편 형성용 필름이 갖는 금속층은, 예를 들면, 구리층 또는 알루미늄층이다. 또한, 상기 열경화성 수지층의 열경화 후의 강성은 수지층 또는 금속층의 강성보다 낮아도 되고 높아도 된다. 강성은, 물체가 굽힘 또는 비틀림에 대하여 파괴에 견디는 능력을 의미한다.
지지편 형성용 필름이 열경화성 수지층으로 이루어지는 필름, 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름인 경우, (B) 공정은 지지편 형성용 필름의 두께 방향의 도중까지 절개를 형성하는 공정과, 냉각된 상태의 지지편 형성용 필름을 익스팬션에 의하여 개편화하는 공정을 이 순서로 포함한다. 한편, 지지편 형성용 필름이 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름인 경우, (A) 공정에서 준비하는 적층 필름에 있어서 수지층 또는 금속층과 점착층의 사이에 열경화성 수지층이 위치하고 있으며, (B) 공정은 지지편 형성용 필름의 수지층 또는 금속층을 절단하고 또한 열경화성 수지층의 두께 방향의 도중까지 절개를 형성하는 공정과, 냉각된 상태의 지지편 형성용 필름을 익스팬션에 의하여 개편화하는 공정을 이 순서로 포함한다.
(B) 공정에 있어서, 점착층의 표면 상의 열경화성 수지층을 하프 컷팅한 후, 쿨 익스팬션에 의하여 열경화성 수지층을 접착제편에 개편화한다. 이로써, 지지편의 우수한 픽업성을 달성할 수 있다. 본 발명자들의 검토에 의하면, (B) 공정에 있어서, 열경화성 수지층을 관통하고 또한 점착층에까지 이르는 절개를 형성하면, 접착제편의 에지가 점착층에 들어간 상태가 되기 쉽다. 이로써 지지편의 픽업성이 불충분해지는 경향이 있다고 본 발명자들은 추측한다. 특히, 점착층이 자외선 경화형인 경우, 접착제편의 에지가 점착층에 들어간 상태에서 자외선 조사에 의하여 점착층을 경화시키면 경화된 점착층에 접착제편의 에지가 고정되어, 지지편의 픽업성이 보다 불충분해지기 쉽다. 이에 대하여, 상기와 같이, (B) 공정에 있어서, 열경화성 수지층을 하프 컷팅한 후, 쿨 익스팬션에 의하여 열경화성 수지층을 개편화함으로써, 접착제편의 에지가 점착층에 들어가지 않기 때문에, 우수한 픽업성을 달성할 수 있다.
본 개시에 관한 상기 제조 방법에 있어서는, 지지편 형성용 필름을 개편화하여 얻어지는 지지편을 사용한다. 이로써, 지지편으로서, 반도체 웨이퍼를 다이싱하여 얻어지는 반도체 재료의 단편을 사용하는 종래의 제조 방법과 비교하면, 지지편을 제작하는 공정을 간략화할 수 있다. 즉, 종래, 상술한 (1)~(5)의 공정을 필요로 하고 있던 데 대하여, 지지편 형성용 필름은 반도체 웨이퍼를 포함하지 않기 때문에, 반도체 웨이퍼의 백그라인드에 관한 (1), (2) 및 (4)의 공정을 생략할 수 있다. 또, 수지 재료와 비교하여 고가의 반도체 웨이퍼를 사용하지 않기 때문에, 비용도 삭감할 수 있다. 또한, 열경화성 수지층은 다른 부재(예를 들면, 기판)에 대하여 접착성을 갖기 때문에 지지편에 접착제층 등을 별도 마련하지 않아도 된다.
지지편의 픽업성을 보다 높이는 관점에서, 인접하는 지지편의 간격을 (B) 공정 후보다 넓게 한 상태에서 지지편의 픽업을 실시해도 된다. 즉, 예를 들면, 기재 필름으로서 열수축성을 갖는 필름을 사용함과 함께, 점착층은 지지편 형성용 필름으로 덮여 있지 않은 둘레 가장자리 영역을 갖는 양태로 한다. 그리고, (B) 공정에 있어서 지지편 형성용 필름을 둘러싸도록 둘레 가장자리 영역에 다이싱 링을 첩부한 상태에서 지지편 형성용 필름을 개편화하고, (B) 공정 후, 기재 필름에 있어서의 다이싱 링의 내측 영역을 가열함으로써 당해 내측 영역의 기재 필름을 수축시킨다. 이와 같은 수법에 의하여 기재 필름의 중앙 영역에 장력을 부여함으로써, 인접하는 지지편의 간격을 넓힐 수 있다. 이로써, 픽업 에러의 발생을 보다 한층 억제할 수 있음과 함께, 픽업 공정에 있어서의 지지편의 시인성을 향상시킬 수 있다.
본 개시의 일 측면은, 돌멘 구조를 갖는 반도체 장치의 제조 방법에 관한 것이다. 이 제조 방법은, 상기 (A) 공정 및 (B) 공정을 거쳐 점착층의 표면 상에 복수의 지지편을 형성하는 공정과, 이하의 공정을 포함한다.
(C) 점착층으로부터 지지편을 픽업하는 공정
(D) 기판 상에 제1 칩을 배치하는 공정
(E) 기판 상이며 제1 칩의 주위 또는 제1 칩이 배치되어야 할 영역의 주위에 복수의 지지편을 배치하는 공정
(F) 제2 칩과, 제2 칩의 일방의 면 상에 마련된 접착제편을 구비하는 접착제편 부착 칩을 준비하는 공정
(G) 복수의 지지편의 표면 상에 접착제편 부착 칩을 배치함으로써 돌멘 구조를 구축하는 공정
(D) 공정 및 (E) 공정은 어느 쪽을 먼저 실시해도 된다. (D) 공정을 먼저 실시하는 경우, (E) 공정에 있어서, 기판 상이며 제1 칩의 주위에 복수의 지지편을 배치하면 된다. 다른 한편, (E) 공정을 먼저 실시하는 경우, (E) 공정에 있어서, 기판 상이며 제1 칩이 배치되어야 할 영역의 주위에 복수의 지지편을 배치하고, 그 후, (D) 공정에 있어서, 당해 영역에 제1 칩을 배치하면 된다.
본 개시의 일 측면은, 절개가 도중까지 형성되어 있는 적층 필름에 관한 것이다. 제1 양태에 관한 적층 필름은, 기재 필름과, 점착층과, 열경화성 수지층, 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 지지편 형성용 필름을 이 순서로 구비하고, 지지편 형성용 필름은, 점착층과 대면하는 측의 면과 반대 측의 면에, 당해 필름의 두께 방향의 도중까지 이르는 절개를 갖는다. 제2 양태에 관한 적층 필름은, 기재 필름과, 점착층과, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 지지편 형성용 필름을 이 순서로 구비하며, 수지층 또는 금속층과, 점착층의 사이에 열경화성 수지층이 위치하고 있으며, 지지편 형성용 필름은, 점착층과 대면하는 측의 면과 반대 측의 면에, 수지층 또는 금속층을 절단하고 또한 열경화성 수지층의 두께 방향의 도중까지 이르는 절개를 갖는다.
본 개시에 의하면, 픽업성이 우수한 지지편을 효율적으로 제조하는 방법이 제공된다. 또, 본 개시에 의하면, 상기 지지편을 사용하여 돌멘 구조를 갖는 반도체 장치를 제조하는 방법이 제공된다.
도 1은 본 개시에 관한 반도체 장치의 일례를 모식적으로 나타내는 단면도이다.
도 2의 (a) 및 도 2의 (b)는 제1 칩과 복수의 지지편의 위치 관계의 예를 모식적으로 나타내는 평면도이다.
도 3의 (a)는 지지편 형성용 적층 필름의 일례를 모식적으로 나타내는 평면도이고, 도 3의 (b)는 도 3의 (a)의 b-b선에 있어서의 단면도이다.
도 4는 점착층과 지지편 형성용 필름을 첩합하는 공정을 모식적으로 나타내는 단면도이다.
도 5의 (a)~도 5의 (c)는 지지편의 제작 과정을 모식적으로 나타내는 단면도이다.
도 6의 (a)는 히터의 블로에 의하여 기재 필름의 내측 영역을 가열하고 있는 모습을 모식적으로 나타내는 단면도이고, 도 6의 (b)는 점착층으로부터 지지편을 픽업하는 모습을 모식적으로 나타내는 단면도이다.
도 7은 하프 컷팅된 지지편 형성용 필름의 일례를 모식적으로 나타내는 평면도이다.
도 8은 기판 상이며 제1 칩의 주위에 복수의 지지편을 배치한 상태를 모식적으로 나타내는 단면도이다.
도 9는 접착제편 부착 칩의 일례를 모식적으로 나타내는 단면도이다.
도 10은 기판 상에 형성된 돌멘 구조를 모식적으로 나타내는 단면도이다.
도 11의 (a) 및 도 11의 (b)는 지지편 형성용 적층 필름의 다른 실시형태를 각각 모식적으로 나타내는 단면도이다.
도 12의 (a)는 도 11의 (a)에 나타내는 2층 필름을 하프 컷팅한 상태를 모식적으로 나타내는 단면도이고, 도 12의 (b)는 도 11의 (b)에 나타내는 3층 필름을 하프 컷팅한 상태를 모식적으로 나타내는 단면도이다.
이하, 도면을 참조하면서, 본 개시의 실시형태에 대하여 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다. 또한, 본 명세서에 있어서, "(메트)아크릴산"이란, 아크릴산 또는 메타크릴산을 의미하고, "(메트)아크릴레이트"란, 아크릴레이트 또는 그에 대응하는 메타크릴레이트를 의미한다. "A 또는 B"란, A와 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다.
본 명세서에 있어서 "층"이라는 단어는, 평면도로서 관찰했을 때에, 전면(全面)에 형성되어 있는 형상의 구조에 더하여, 일부에 형성되어 있는 형상의 구조도 포함된다. 또, 본 명세서에 있어서 "공정"이라는 용어는, 독립적인 공정뿐만 아니라, 다른 공정과 명확하게 구별할 수 없는 경우이더라도 그 공정의 소기 작용이 달성되면, 본 용어에 포함된다. 또, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다.
본 명세서에 있어서 조성물 중의 각 성분의 함유량은, 조성물 중에 각 성분에 해당하는 물질이 복수 존재하는 경우, 특별히 설명하지 않는 한, 조성물 중에 존재하는 당해 복수의 물질의 합계량을 의미한다. 또, 예시 재료는 특별히 설명하지 않는 한 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다. 또, 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정의 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
(반도체 장치)
도 1은 돌멘 구조를 갖는 반도체 장치의 일례를 모식적으로 나타내는 단면도이다. 이 도에 나타내는 반도체 장치(100)는, 기판(10)과, 기판(10)의 표면 상에 배치된 칩(T1)(제1 칩)과, 기판(10)의 표면 상이며 칩(T1)의 주위에 배치된 복수의 지지편(Dc)과, 칩(T1)의 상방에 배치된 칩(T2)(제2 칩)과, 칩(T2)과 복수의 지지편(Dc)에 의하여 협지되어 있는 접착제편(Tc)과, 칩(T2) 상에 적층된 칩(T3, T4)과, 기판(10)의 표면 상의 전극(도시하지 않음)과, 칩(T1~T4)을 각각 전기적으로 접속하는 복수의 와이어(w)와, 칩(T1)과 칩(T2)의 간극 등에 충전된 밀봉재(50)를 구비한다.
본 실시형태에 있어서는, 복수의 지지편(Dc)과, 칩(T2)과, 지지편(Dc)과 칩(T2)의 사이에 위치하는 접착제편(Tc)에 의하여 기판(10) 상에 돌멘 구조가 구성되어 있다. 칩(T1)은, 접착제편(Tc)과 이간되어 있다. 지지편(Dc)의 두께를 적절히 설정함으로써, 칩(T1)의 상면과 기판(10)을 접속하는 와이어(w)를 위한 공간을 확보할 수 있다. 칩(T1)이 접착제편(Tc)과 이간되어 있음으로써, 칩(T1)과 접속되는 와이어(w)의 상부가 칩(T2)에 접하는 것에 의한 와이어(w)의 쇼트를 방지할 수 있다. 또, 칩(T2)과 접하는 접착제편(Tc)에 와이어를 매립할 필요성이 없기 때문에, 접착제편(Tc)을 얇게 할 수 있다는 이점이 있다.
도 1에 나타내는 바와 같이, 칩(T1)과 칩(T2)의 사이의 접착제편(Tc)은, 칩(T2)에 있어서의 칩(T1)과 대면하는 영역을 덮음과 함께, 영역으로부터 칩(T2)의 둘레 가장자리 측에까지 연속적으로 뻗어 있다. 즉, 하나의 접착제편(Tc)이, 칩(T2)의 영역(R)을 덮음과 함께, 칩(T2)과 복수의 지지편의 사이에 개재되어, 이들을 접착하고 있다. 또한, 도 1에는, 접착제편(Tc)이 칩(T2)의 일방의 면(하면)의 전체를 덮도록 마련되어 있는 양태를 도시했다. 그러나, 접착제편(Tc)은, 반도체 장치(100)의 제조 과정에 있어서 수축하는 경우가 있을 수 있기 때문에, 칩(T2)의 일방의 면(하면)의 전체를 실질적으로 덮고 있으면 되고, 예를 들면, 칩(T2)의 둘레 가장자리의 일부에 접착제편(Tc)으로 덮여 있지 않은 개소가 있어도 된다. 도 1에 있어서의 칩(T2)의 하면은 칩의 이면에 상당한다. 최근 칩의 이면은 요철이 형성되어 있는 경우가 많다. 칩(T2)의 이면의 실질적 전체가 접착제편(Tc)으로 덮여 있음으로써, 칩(T2)에 크랙 또는 균열이 발생하는 것을 억제할 수 있다.
기판(10)은, 유기 기판이어도 되고, 리드 프레임 등의 금속 기판이어도 된다. 기판(10)은, 반도체 장치(100)의 휨을 억제하는 관점에서, 기판(10)의 두께는, 예를 들면, 90~300μm이며, 90~210μm여도 된다.
칩(T1)은, 예를 들면, 컨트롤러 칩이며, 접착제편(T1c)에 의하여 기판(10)에 접착되고 또한 와이어(w)에 의하여 기판(10)과 전기적으로 접속되어 있다. 평면시(平面視)에 있어서의 칩(T1)의 형상은, 예를 들면 사각형(정사각형 또는 직사각형)이다. 칩(T1)의 한 변의 길이는, 예를 들면, 5mm 이하이며, 2~5mm 또는 1~5mm여도 된다. 칩(T1)의 두께는, 예를 들면, 10~150μm이며, 20~100μm여도 된다.
칩(T2)은, 예를 들면, 메모리 칩이며, 접착제편(Tc)을 개재하여 지지편(Dc) 위에 접착되어 있다. 평면시에서 칩(T2)은, 칩(T1)보다 큰 사이즈를 갖는다. 평면시에 있어서의 칩(T2)의 형상은, 예를 들면 사각형(정사각형 또는 직사각형)이다. 칩(T2)의 한 변의 길이는, 예를 들면, 20mm 이하이며, 4~20mm 또는 4~12mm여도 된다. 칩(T2)의 두께는, 예를 들면, 10~170μm이며, 20~120μm여도 된다. 또한, 칩(T3, T4)도, 예를 들면, 메모리 칩이며, 접착제편(Tc)을 개재하여 칩(T2) 위에 접착되어 있다. 칩(T3, T4)의 한 변의 길이는, 칩(T2)과 동일하면 되고, 칩(T3, T4)의 두께도 칩(T2)과 동일하면 된다.
지지편(Dc)은, 칩(T1)의 주위에 공간을 형성하는 스페이서의 역할을 한다. 지지편(Dc)은, 열경화성 수지 조성물의 경화물로 이루어진다. 또한, 도 2의 (a)에 나타내는 바와 같이, 칩(T1)의 양측이 떨어진 위치에, 2개의 지지편(Dc)(형상: 직사각형)을 배치해도 되고, 도 2의 (b)에 나타내는 바와 같이, 칩(T1)의 모서리에 대응하는 위치에 각각 하나의 지지편(Dc)(형상: 정사각형, 합계 4개)을 배치해도 된다. 평면시에 있어서의 지지편(Dc)의 한 변의 길이는, 예를 들면, 20mm 이하이며, 1~20mm 또는 1~12mm여도 된다. 지지편(Dc)의 두께(높이)는, 예를 들면, 10~180μm이며, 20~120μm여도 된다.
(지지편의 제조 방법)
본 실시형태에 관한 지지편의 제조 방법은 이하의 공정을 포함한다.
(A) 기재 필름(1)과, 점착층(2)과, 지지편 형성용 필름(D)을 이 순서로 구비하는 지지편 형성용 적층 필름(20)(이하, 경우에 따라 "적층 필름(20)”이라고 한다.)을 준비하는 공정(도 3의 (a) 및 도 3의 (b) 참조)
(B) 지지편 형성용 필름(D)을 개편화함으로써, 점착층(2)의 표면 상에 복수의 지지편(Da)을 형성하는 공정(도 5의 (c) 참조)
또한, 도 1에 나타내는 지지편(Dc)은 열경화성 수지 조성물이 경화된 후의 것이다. 한편, 지지편(Da)은 열경화성 수지 조성물이 완전히 경화되기 전의 상태의 것이다.
[(A) 공정]
적층 필름(20)은, 기재 필름(1)과, 점착층(2)과, 지지편 형성용 필름(D)을 구비한다. 기재 필름(1)은, 예를 들면, 폴리에틸렌테레프탈레이트 필름(PET 필름), 폴리올레핀 필름이며, 열수축성을 갖는 것이 바람직하다. 점착층(2)은, 기재 필름(1)과 대면하는 제1 면(F1) 및 그 반대 측의 제2 면(F2)을 갖는다. 점착층(2)은 펀칭 등에 의하여 원형으로 형성되어 있다(도 3의 (a) 참조). 점착층(2)은, 자외선 경화형의 점착제로 이루어진다. 즉, 점착층(2)은 자외선이 조사됨으로써 점착성이 저하되는 성질을 갖는다. 지지편 형성용 필름(D)은, 펀칭 등에 의하여 원형으로 형성되어 있고, 점착층(2)보다 작은 직경을 갖는다(도 3의 (a) 참조). 지지편 형성용 필름(D)은, 열경화성 수지 조성물로 이루어진다.
지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물은, 반경화(B 스테이지) 상태를 거쳐, 그 후의 경화 처리에 의하여 완전 경화물(C 스테이지) 상태가 될 수 있는 것이다. 열경화성 수지 조성물은, 에폭시 수지와, 경화제와, 엘라스토머(예를 들면, 아크릴 수지)를 포함하고, 필요에 따라, 무기 필러 및 경화 촉진제 등을 더 포함한다. 지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물의 상세에 대해서는 후술한다.
적층 필름(20)은, 예를 들면, 기재 필름(1)과 그 표면 상에 점착층(2)를 갖는 제1 적층 필름과, 커버 필름(3)과 그 표면 상에 지지편 형성용 필름(D)을 갖는 제2 적층 필름을 첩합함으로써 제작할 수 있다(도 4 참조). 제1 적층 필름은, 기재 필름(1)의 표면 상에 점착층을 도공에 의하여 형성하는 공정과, 점착층을 펀칭 등에 의하여 소정의 형상(예를 들면, 원형)으로 가공하는 공정을 거쳐 얻어진다. 제2 적층 필름은, 커버 필름(3)(예를 들면, PET 필름 또는 폴리에틸렌 필름)의 표면 상에 지지편 형성용 필름을 도공에 의하여 형성하는 공정과, 지지편 형성용 필름을 펀칭 등에 의하여 소정의 형상(예를 들면, 원형)으로 가공하는 공정을 거쳐 얻어진다. 적층 필름(20)을 사용함에 있어서, 커버 필름(3)은 적합한 타이밍에 박리된다.
[(B) 공정]
도 5의 (a)에 나타난 바와 같이, 적층 필름(20)에 다이싱 링(DR)을 첩부한다. 즉, 점착층(2)의 둘레 가장자리 영역(2a)에 다이싱 링(DR)을 첩부하고, 다이싱 링(DR)의 내측에 지지편 형성용 필름(D)이 배치된 상태로 한다. 이어서, 도 5의 (b)에 나타난 바와 같이, 지지편 형성용 필름(D)의 두께 방향의 도중까지 절개(C)를 형성한다. 이로써, 하프 컷팅된 지지편 형성용 필름(D)을 갖는 적층 필름(25)이 얻어진다. 즉, 적층 필름(25)는, 기재 필름(1)과, 점착층(2)과, 지지편 형성용 필름(D)을 이 순서로 구비하고, 지지편 형성용 필름(D)은, 점착층(2)과 대면하는 측의 면과 반대 측의 면에, 지지편 형성용 필름(D)의 두께 방향의 도중까지 이르는 절개(C)를 갖는다. 절개(C)는, 예를 들면, 블레이드 또는 레이저에 의하여 형성하면 된다. 절개(C)의 깊이는, 지지편 형성용 필름(D)의 두께를 100으로 하면 10~75이면 되고, 25~50이어도 된다. 절개(C)는 격자상으로 형성된다(도 7 참조). 또한, 절개(C)의 패턴은 격자상에 한정되지 않고, 지지편(Da)의 형상에 따른 양태이면 된다. 도 7에 나타내는 바와 같이, 절개(C)는 지지편 형성용 필름(D)의 외연(外緣)까지 형성되어 있는 것이 바람직하다. 지지편 형성용 필름(D)의 직경은, 예를 들면, 300~310mm 또는 300~305mm여도 된다. 지지편 형성용 필름(D)의 평면시에 있어서의 형상은, 도 3의 (a)에 나타내는 원형에 한정되지 않고, 사각형(정사각형 또는 직사각형)이어도 된다.
그 후, 예를 들면, -15~0℃의 온도 조건하에서의 쿨 익스팬션에 의하여, 지지편 형성용 필름(D)을 개편화한다. 이로써, 지지편 형성용 필름(D)으로부터 다수의 지지편(Da)이 얻어진다. 도 5의 (c)에 나타난 바와 같이, 기재 필름(1)에 있어서의 다이싱 링(DR)의 내측 영역(1a)을 링(R)으로 밀어 올림으로써 기재 필름(1)에 장력을 부여하면 된다. (B) 공정에 있어서, 지지편 형성용 필름(D)을 하프 컷팅한 후, 쿨 익스팬션에 의하여 지지편 형성용 필름(D)을 개편화함으로써, 지지편(Da)의 에지가 점착층(2)에 들어가지 않기 때문에, 우수한 픽업성을 달성할 수 있다.
기재 필름(1)으로서 열수축성을 갖는 필름을 사용한 경우, (B) 공정 후, 기재 필름(1)에 있어서의 다이싱 링(DR)의 내측 영역(1a)을 가열함으로써 내측 영역(1a)을 수축시켜도 된다. 도 6의 (a)는, 히터(H)의 블로에 의하여 내측 영역(1a)을 가열하고 있는 모습을 모식적으로 나타내는 단면도이다. 내측 영역(1a)을 환상으로 수축시켜 기재 필름(1)에 장력을 부여함으로써, 인접하는 지지편(Da)의 간격을 넓힐 수 있다. 이로써, 픽업 에러의 발생을 보다 한층 억제할 수 있음과 함께, 픽업 공정에 있어서의 지지편(Da)의 시인성을 향상시킬 수 있다.
(반도체 장치의 제조 방법)
반도체 장치(100)의 제조 방법에 대하여 설명한다. 본 실시형태에 관한 제조 방법은, 상기 (A) 공정 및 (B) 공정을 거쳐 점착층(2)의 표면 상에 복수의 지지편(Da)을 형성하는 공정과, 이하의 공정을 포함한다.
(C) 점착층(2)으로부터 지지편(Da)을 픽업하는 공정(도 6의 (b) 참조)
(D) 기판(10) 상에 제1 칩(T1)을 배치하는 공정
(E) 기판(10) 상이며 제1 칩(T1)의 주위에 복수의 지지편(Da)을 배치하는 공정(도 8 참조)
(F) 제2 칩(T2)과, 제2 칩(T2)의 일방의 면 상에 마련된 접착제편(Ta)을 구비하는 접착제편 부착 칩(T2a)을 준비하는 공정(도 9 참조)
(G) 복수의 지지편(Dc)의 표면 상에 접착제편 부착 칩(T2a)을 배치함으로써 돌멘 구조를 구축하는 공정(도 10 참조)
(H) 칩(T1)과 칩(T2) 의 간극 등을 밀봉재(50)로 밀봉하는 공정(도 1 참조)
[(C) 공정]
(C) 공정은, 점착층(2)으로부터 지지편(Da)을 픽업하는 공정이다. 먼저, 점착층(2)에 대하여 자외선을 조사함으로써, 점착층(2)과 지지편(Da)의 사이의 점착력을 저하시킨다. 그 후, 도 6의 (b)에 나타나는 바와 같이, 지지편(Da)을 밀어 올림 지그(42)로 밀어 올림으로써 점착층(2)으로부터 지지편(Da)을 박리시킴과 함께, 흡인 콜릿(44)으로 흡인하여 지지편(Da)을 픽업한다. 또한, 다이싱 전의 지지편 형성용 필름(D) 또는 픽업 전의 지지편(Da)을 가열함으로써, 열경화성 수지의 경화 반응을 진행시켜 두어도 된다. 픽업할 때에 지지편(Da)가 적절하게 경화되어 있음으로써 우수한 픽업성을 달성할 수 있다. 또한, (C) 공정에 있어서도, 도 5의 (c)에 나타내는 링(R)을 사용하여 기재 필름(1)에 장력을 부여해도 된다.
[(D) 공정]
(D) 공정은, 기판(10) 상에 제1 칩(T1)을 배치하는 공정이다. 예를 들면, 먼저, 기판(10) 상의 소정의 위치에 접착제층(T1c)을 개재하여 칩(T1)을 배치한다. 그 후, 칩(T1)은 와이어(w)로 기판(10)과 전기적으로 접속된다. (D) 공정은, (E) 공정보다 전에 행해지는 공정이어도 되고, (A) 공정보다 전, (A) 공정과 (B) 공정의 사이, (B) 공정과 (C) 공정의 사이, 또는 (C) 공정과 (E) 공정의 사이여도 된다.
[(E) 공정]
(E) 공정은, 기판(10) 상이며 제1 칩(T1)의 주위에 복수의 지지편(Da)을 배치하는 공정이다. 이 공정을 거쳐, 도 8에 나타내는 구조체(30)가 제작된다. 구조체(30)는, 기판(10)과, 그 표면 상에 배치된 칩(T1)과, 복수의 지지편(Da)을 구비한다. 지지편(Da)의 배치는 압착 처리에 의하여 행하면 된다. 압착 처리는, 예를 들면, 80~180℃, 0.01~0.50MPa의 조건으로, 0.5~3.0초간에 걸쳐 실시하는 것이 바람직하다. 또한, 지지편(Da)은 (E) 공정의 시점에서 완전하게 경화되어 지지편(Dc)이 되어 있어도 되고, 이 시점에서는 완전 경화되어 있지 않아도 된다. 지지편(Da)은 (G) 공정의 개시 전의 시점에서 완전 경화되어 지지편(Dc)이 되어 있는 것이 바람직하다.
[(F) 공정]
(F) 공정은, 도 9에 나타내는 접착제편 부착 칩(T2a)을 준비하는 공정이다. 접착제편 부착 칩(T2a)은, 칩(T2)과, 그 일방의 표면에 마련된 접착제편(Ta)을 구비한다. 접착제편 부착 칩(T2a)은, 예를 들면, 반도체 웨이퍼 및 다이싱·다이본딩 일체형 필름을 사용하여, 다이싱 공정 및 픽업 공정을 거쳐 얻을 수 있다.
[(G) 공정]
(G) 공정은, 복수의 지지편(Dc)의 상면에 접착제편(Ta)이 접하도록, 칩(T1)의 상방에 접착제편 부착 칩(T2a)을 배치하는 공정이다. 구체적으로는, 지지편(Dc)의 상면에 접착제편(Ta)을 개재하여 칩(T2)을 압착한다. 이 압착 처리는, 예를 들면, 80~180℃, 0.01~0.50MPa의 조건으로, 0.5~3.0초간에 걸쳐 실시하는 것이 바람직하다. 다음으로, 가열에 의하여 접착제편(Ta)을 경화시킨다. 이 경화 처리는, 예를 들면, 60~175℃, 0.01~1.0MPa의 조건으로, 5분간 이상에 걸쳐 실시하는 것이 바람직하다. 이로써, 접착제편(Ta)이 경화되어 접착제편(Tc)이 된다. 이 공정을 거쳐, 기판(10) 상에 돌멘 구조가 구축된다(도 10 참조). 칩(T1)이 접착제편 부착 칩(T2a)과 이간되어 있음으로써, 와이어(w)의 상부가 칩(T2)에 접하는 것에 의한 와이어(w)의 쇼트를 방지할 수 있다. 또, 칩(T2)과 접하는 접착제편(Ta)에 와이어를 매립할 필요성이 없기 때문에, 접착제편(Ta)을 얇게 할 수 있다는 이점이 있다.
(G) 공정 후이며 (H) 공정 전에, 칩(T2) 위에 접착제편을 개재하여 칩(T3)을 배치하고, 또한, 칩(T3) 위에 접착제편을 개재하여 칩(T4)을 배치한다. 접착제편은 상술한 접착제편(Ta)과 동일한 열경화성 수지 조성물이면 되고, 가열 경화에 의하여 접착제편(Tc)이 된다(도 1 참조). 다른 한편, 칩(T2, T3, T4)과 기판(10)을 와이어(w)와 전기적으로 각각 접속한다. 또한, 칩(T1)의 상방에 적층하는 칩의 수는 본 실시형태의 3개에 한정되지 않고, 적절히 설정하면 된다.
[(H) 공정]
(H) 공정은, 칩(T1)과 칩(T2)의 간극 등을 밀봉재(50)로 밀봉하는 공정이다. 이 공정을 거쳐 도 1에 나타내는 반도체 장치(100)가 완성한다.
(지지편 형성용 필름을 구성하는 열경화성 수지 조성물)
지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물은, 상술한 바와 같이, 에폭시 수지와, 경화제와, 엘라스토머를 포함하고, 필요에 따라, 무기 필러 및 경화 촉진제 등을 더 포함한다. 본 발명자들의 검토에 의하면, 지지편(Da) 및 경화 후의 지지편(Dc)은 이하의 특성을 갖는 것이 바람직하다.
·특성 1: 기판(10)의 소정의 위치에 지지편(Da)을 열압착했을 때 위치 어긋남이 발생하기 어려운 것(120℃에 있어서의 지지편(Da)의 용융 점도가, 예를 들면, 4300~50000Pa·s 또는 5000~40000Pa·s인 것)
·특성 2: 반도체 장치(100) 내에 있어서 지지편(Dc)이 응력 완화성을 발휘하는 것(열경화성 수지 조성물이 엘라스토머(고무 성분)를 포함하는 것)
·특성 3: 접착제편 부착 칩의 접착제편(Tc)과의 접착 강도가 충분히 높은 것(접착제편(Tc)에 대한 지지편(Dc)의 다이 시어 강도가, 예를 들면, 2.0~7.0Mpa 또는 3.0~6.0Mpa인 것)
·특성 4: 경화에 수반하는 수축율이 충분히 작은 것
·특성 5: 픽업 공정에 있어서 카메라에 의한 지지편(Da)의 시인성이 양호한 것(열경화성 수지 조성물이, 예를 들면, 착색료를 포함하고 있는 것)
·특성 6: 지지편(Dc)이 충분한 기계적 강도를 갖는 것
[에폭시 수지]
에폭시 수지는, 경화되어 접착 작용을 갖는 것이면 특별히 한정되지 않는다. 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지 등의 2관능 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지 등을 사용할 수 있다. 또, 다관능 에폭시 수지, 글리시딜아민형 에폭시 수지, 복소환 함유 에폭시 수지 또는 지환식 에폭시 수지 등, 일반적으로 알려져 있는 것을 적용할 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
[경화제]
경화제로서, 예를 들면, 페놀 수지, 에스터 화합물, 방향족 아민, 지방족 아민 및 산무수물을 들 수 있다. 이들 중, 높은 다이 시어 강도를 달성하는 관점에서, 페놀 수지가 바람직하다. 페놀 수지의 시판품으로서, 예를 들면, DIC(주)제의 LF-4871(상품명, BPA 노볼락형 페놀 수지), 에어·워터(주)제의 HE-100C-30(상품명, 페닐아랄킬형 페놀 수지), DIC(주)제의 페놀라이트 KA 및 TD 시리즈, 미쓰이 가가쿠(주)제의 밀렉스 XLC-시리즈와 XL 시리즈(예를 들면, 밀렉스 XLC-LL), 에어·워터(주)제의 HE 시리즈(예를 들면, HE100C-30), 메이와 가세이(주)제의 MEHC-7800 시리즈(예를 들면 MEHC-7800-4S), JEF 케미컬(주)제의 JDPP 시리즈를 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
에폭시 수지와 페놀 수지의 배합량은, 높은 다이 시어 강도를 달성하는 관점에서, 각각 에폭시 당량과 수산기 당량의 당량비가 0.6~1.5인 것이 바람직하고, 0.7~1.4인 것이 보다 바람직하며, 0.8~1.3인 것이 더 바람직하다. 배합비가 상기 범위 내임으로써, 경화성 및 유동성의 양방을 충분히 고수준으로 달성하기 쉽다.
[엘라스토머]
엘라스토머로서, 예를 들면, 아크릴 수지, 폴리에스터 수지, 폴리아마이드 수지, 폴리이미드 수지, 실리콘 수지, 폴리뷰타다이엔, 아크릴로나이트릴, 에폭시 변성 폴리뷰타다이엔, 무수 말레산 변성 폴리뷰타다이엔, 페놀 변성 폴리뷰타다이엔 및 카복시 변성 아크릴로나이트릴을 들 수 있다.
높은 다이 시어 강도를 달성하는 관점에서, 엘라스토머로서 아크릴계 수지가 바람직하고, 또한, 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트 등의 에폭시기 또는 글리시딜기를 가교성 관능기로서 갖는 관능성 모노머를 중합하여 얻은 에폭시기 함유 (메트)아크릴 공중합체 등의 아크릴계 수지가 보다 바람직하다. 아크릴계 수지 중에서도 에폭시기 함유 (메트)아크릴산 에스터 공중합체 및 에폭시기 함유 아크릴 고무가 바람직하고, 에폭시기 함유 아크릴 고무가 보다 바람직하다. 에폭시기 함유 아크릴 고무는, 아크릴산 에스터를 주성분으로 하고, 주로, 뷰틸아크릴레이트와 아크릴로나이트릴 등의 공중합체, 에틸아크릴레이트와 아크릴로나이트릴 등의 공중합체 등으로 이루어지는, 에폭시기를 갖는 고무이다. 또한, 아크릴계 수지는, 에폭시기뿐만 아니라, 알코올성 또는 페놀성 수산기, 카복실기 등의 가교성 관능기를 갖고 있어도 된다.
아크릴 수지의 시판품으로서는, 나가세 켐텍(주)제의 SG-70L, SG-708-6, WS-023 EK30, SG-280 EK23, SG-P3 용제 변경품(상품명, 아크릴 고무, 중량 평균 분자량: 80만, Tg: 12℃, 용제는 사이클로헥산온) 등을 들 수 있다.
아크릴 수지의 유리 전이 온도(Tg)는, 높은 다이 시어 강도를 달성하는 관점에서, -50~50℃인 것이 바람직하고, -30~30℃인 것이 보다 바람직하다. 아크릴 수지의 중량 평균 분자량(Mw)은, 높은 다이 시어 강도를 달성하는 관점에서, 10만~300만인 것이 바람직하고, 50만~200만인 것이 보다 바람직하다. 여기에서, Mw는, 젤 퍼미에이션 크로마토그래피(GPC)로 측정하고, 표준 폴리스타이렌에 의한 검량선을 이용하여 환산한 값을 의미한다. 또한, 분자량 분포가 좁은 아크릴 수지를 이용함으로써, 고탄성의 접착제편을 형성할 수 있는 경향이 있다.
열경화성 수지 조성물에 포함되는 아크릴 수지의 양은, 높은 다이 시어 강도를 달성하는 관점에서, 에폭시 수지 및 에폭시 수지 경화제의 합계 100질량부에 대하여 10~200질량부인 것이 바람직하고, 20~100질량부인 것이 보다 바람직하다.
[무기 필러]
무기 필러로서, 예를 들면, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 산화 알루미늄, 질화 알루미늄, 붕산 알루미늄 위스커, 질화 붕소 및 결정성 실리카, 비정성 실리카를 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
무기 필러의 평균 입경은, 높은 다이 시어 강도를 달성하는 관점에서, 0.005μm~1.0μm가 바람직하고, 0.05~0.5μm가 보다 바람직하다. 무기 필러의 표면은, 높은 다이 시어 강도를 달성하는 관점에서, 화학 수식되어 있는 것이 바람직하다. (추기(追記)했음) 표면을 화학 수식하는 재료로서 적합한 것으로 실레인 커플링제를 들 수 있다. 실레인 커플링제의 관능기의 종류로서, 예를 들면, 바이닐기, 아크릴로일기, 에폭시기, 머캅토기, 아미노기, 다이아미노기, 알콕시기, 에톡시기를 들 수 있다.
높은 다이 시어 강도를 달성하는 관점에서, 열경화성 수지 조성물의 수지 성분 100질량부에 대하여, 무기 필러의 함유량은 20~200질량부인 것이 바람직하고, 30~100질량부인 것이 보다 바람직하다.
[경화 촉진제]
경화 촉진제로서, 예를 들면, 이미다졸류 및 그 유도체, 유기 인계 화합물, 제2급 아민류, 제3급 아민류, 및 제4급 암모늄염을 들 수 있다. 높은 다이 시어 강도를 달성하는 관점에서, 이미다졸계의 화합물이 바람직하다. 이미다졸류로서는, 2-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-메틸이미다졸 등을 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
열경화성 수지 조성물에 있어서의 경화 촉진제의 함유량은, 높은 다이 시어 강도를 달성하는 관점에서, 에폭시 수지 및 에폭시 수지 경화제의 합계 100질량부에 대하여 0.04~3질량부가 바람직하고, 0.04~0.2질량부가 보다 바람직하다.
이상, 본 개시의 실시형태에 대하여 상세히 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 상기 실시형태에 있어서는, 자외선 경화형의 점착층(2)을 갖는 적층 필름(20)을 예시했지만, 점착층(2)은 감압형이어도 된다. 또한, 감압형의 접착층은, 광반응성을 갖는 탄소-탄소 이중 결합을 갖는 수지를 함유해도 되고, 함유하지 않아도 된다. 예를 들면, 점착층은, 그 소정의 영역에 자외선을 조사함으로써 당해 영역의 점착성을 저하시킨 것이어도 되고, 예를 들면, 광반응성을 갖는 탄소-탄소 이중 결합을 갖는 수지가 잔존하고 있어도 된다.
상기 실시형태에 있어서는, 도 3의 (b)에 나타내는 바와 같이, 열경화성 수지층으로 이루어지는 지지편 형성용 필름(D)을 구비하는 지지편 형성용 적층 필름(20)을 예시했지만, 지지편 형성용 적층 필름은 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 것이어도 된다. 또, 지지편 형성용 적층 필름은, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름을 구비한 것이어도 된다. 도 11의 (a)에 나타내는 지지편 형성용 적층 필름(20A)은, 열경화성 수지층(5)과, 열경화성 수지층보다 높은 강성을 갖는 수지층(6)을 갖는 2층 필름(D2)(지지편 형성용 필름)을 갖는다. 즉, 지지편 형성용 적층 필름(20A)에 있어서는, 점착층(2)과 최외면의 수지층(6)의 사이에 열경화성 수지층(5)이 배치되어 있다. 또한, 열경화성 수지층(5)은, 제1 실시형태에 관한 지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물로 이루어진다. 수지층(6)의 두께는, 예를 들면, 5~100μm이며, 10~90μm 또는 20~80μm여도 된다. 수지층(6)은, 예를 들면, 폴리이미드층이다.
도 11의 (b)에 나타내는 지지편 형성용 적층 필름(20B)은, 열경화성 수지층보다 높은 강성을 갖는 수지층(6)과, 수지층(6)을 협지하는 2층의 열경화성 수지층(5a, 5b)을 갖는 3층 필름(D3)(지지편 형성용 필름)을 갖는다. 지지편 형성용 적층 필름(20B)에 있어서는, 점착층(2)의 표면 상에 3층 필름(D3)이 배치되어 있다.
도 12의 (a)는 2층 필름(D2)을 하프 컷팅한 상태를 모식적으로 나타내는 단면도이다. (B) 공정에 있어서, 2층 필름(D2)의 수지층(6)을 절단하고 또한 열경화성 수지층(5)의 두께 방향의 도중까지 절개(C)를 형성하면 된다. 이로써, 하프 컷팅된 2층 필름(D2)을 갖는 적층 필름(25A)이 얻어진다. 즉, 적층 필름(25A)은, 기재 필름(1)과, 점착층(2)과, 하프 컷팅된 2층 필름(D2)을 이 순서로 구비한다. 도 12의 (a)에 나타난 바와 같이, 2층 필름(D2)은, 점착층(2)과 대면하는 측의 면과 반대 측의 면에, 수지층(6)을 절단하고 또한 열경화성 수지층(5)의 두께 방향의 도중까지 이르는 절개(C)를 갖는다. 수지층(6)이 개편화됨으로써 복수의 수지편(6p)이 형성되어 있다.
도 12의 (b)는 3층 필름(D3)을 하프 컷팅한 상태를 모식적으로 나타내는 단면도이다. (B) 공정에 있어서, 3층 필름(D3)의 열경화성 수지층(5a) 및 수지층(6)을 절단하고 또한 열경화성 수지층(5b)의 두께 방향의 도중까지 절개(C)를 형성하면 된다. 이로써, 하프 컷팅된 3층 필름(D3)을 갖는 적층 필름(25B)이 얻어진다. 즉, 적층 필름(25B)은, 기재 필름(1)과, 점착층(2)과, 하프 컷팅된 3층 필름(D3)을 이 순서로 구비한다. 도 12의 (b)에 나타난 바와 같이, 3층 필름(D3)은, 점착층(2)과 대면하는 측의 면과 반대 측의 면에, 열경화성 수지층(5a) 및 수지층(6)을 절단하고 또한 열경화성 수지층(5b)의 두께 방향의 도중까지 이르는 절개(C)를 갖는다. 열경화성 수지층(5a)이 개편화됨으로써 복수의 접착제편(5p)이 형성되고, 수지층(6)이 개편화됨으로써 복수의 수지편(6p)이 형성되어 있다. 절개(C)는, 열경화성 수지층(5b)의 두께를 100으로 하면, 10~75(보다 바람직하게는 25~50)의 두께로 열경화성 수지층(5b)을 절단하고 있으면 된다.
지지편 형성용 적층 필름(20A, 20B)은, 열경화성 수지층(5)보다 높은 강성을 갖는 수지층(6)을 포함함으로써, 다이싱에 의하여 개편화된 후에 있어서, 열경화성 수지층(5)의 열경화 처리를 실시하지 않아도, 우수한 픽업성을 달성할 수 있다.
지지편 형성용 적층 필름(20A, 20B)에 있어서, 수지층(6) 대신에, 열경화성 수지층보다 높은 금속층(예를 들면, 구리층 또는 알루미늄층)을 채용해도 된다. 금속층의 두께는, 예를 들면, 5~100μm이며, 10~90μm 또는 20~80μm여도 된다. 지지편 형성용 적층 필름(20A, 20B)이 금속층을 포함함으로써, 우수한 픽업성에 더하여, 수지 재료와 금속 재료의 광학적인 콘트라스트에 의하여, 픽업 공정에 있어서 지지편의 우수한 시인성을 달성할 수 있다.
산업상 이용가능성
본 개시에 의하면, 픽업성이 우수한 지지편을 효율적으로 제조하는 방법이 제공된다. 또, 본 개시에 의하면, 상기 지지편을 사용하여 돌멘 구조를 갖는 반도체 장치를 제조하는 방법이 제공된다.
1…기재 필름
1a…내측 영역
2…점착층
2a…둘레 가장자리 영역
5, 5a, 5b…열경화성 수지층
5p…접착제편
6…수지층
6p…수지편
10…기판
20, 20A, 20B…지지편 형성용 적층 필름
25, 25A, 25B…적층 필름
50…밀봉재
100…반도체 장치
C…절개
D…지지편 형성용 필름
D2…2층 필름(지지편 형성용 필름)
D3…3층 필름(지지편 형성용 필름)
Da…지지편
Dc…지지편(경화물)
DR…다이싱 링
H…히터
T1…제1 칩
T2…제2 칩
T2a…접착제편 부착 칩
Ta…접착제편
Tc…접착제편(경화물)

Claims (9)

  1. 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이고 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되며 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조에 사용되는 지지편의 제조 방법으로서,
    (A) 기재 필름과, 점착층과, 지지편 형성용 필름을 이 순서로 구비하는 적층 필름을 준비하는 공정과,
    (B) 상기 지지편 형성용 필름을 개편화함으로써, 상기 점착층의 표면 상에 복수의 지지편을 형성하는 공정을 포함하며,
    상기 지지편 형성용 필름이 열경화성 수지층으로 이루어지는 필름, 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름이고,
    (B) 공정은, 상기 지지편 형성용 필름의 두께 방향의 도중까지 절개를 형성하는 공정과, 냉각된 상태의 상기 지지편 형성용 필름을 익스팬션에 의하여 개편화하는 공정을 이 순서로 포함하는, 지지편의 제조 방법.
  2. 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이고 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되며 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조에 사용되는 지지편의 제조 방법으로서,
    (A) 기재 필름과, 점착층과, 지지편 형성용 필름을 이 순서로 구비하는 적층 필름을 준비하는 공정과,
    (B) 상기 지지편 형성용 필름을 개편화함으로써, 상기 점착층의 표면 상에 복수의 지지편을 형성하는 공정을 포함하며,
    상기 지지편 형성용 필름이 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름이고, 상기 적층 필름에 있어서 상기 수지층 또는 상기 금속층과, 상기 점착층의 사이에 상기 열경화성 수지층이 위치하고 있으며,
    (B) 공정은, 상기 지지편 형성용 필름의 상기 수지층 또는 상기 금속층을 절단하고 또한 상기 열경화성 수지층의 두께 방향의 도중까지 절개를 형성하는 공정과, 냉각된 상태의 상기 지지편 형성용 필름을 익스팬션에 의하여 개편화하는 공정을 이 순서로 포함하는, 지지편의 제조 방법.
  3. 청구항 2에 있어서,
    상기 수지층이 폴리이미드층인, 지지편의 제조 방법.
  4. 청구항 2에 있어서,
    상기 금속층이 구리층 또는 알루미늄층인, 지지편의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 기재 필름은 열수축성을 갖고,
    상기 점착층은, 상기 지지편 형성용 필름으로 덮여 있지 않은 둘레 가장자리 영역을 갖고 있으며, (B) 공정에 있어서 상기 지지편 형성용 필름을 둘러싸도록 상기 둘레 가장자리 영역에 다이싱 링을 첩부한 상태에서 지지편 형성용 필름을 개편화하고,
    (B) 공정 후, 상기 기재 필름에 있어서의 상기 다이싱 링의 내측 영역을 가열함으로써 당해 내측 영역의 상기 기재 필름을 수축시키는 공정을 포함하는, 지지편의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 점착층이 자외선 경화형이며,
    (B) 공정 후, 상기 점착층에 자외선을 조사하는 공정을 포함하는, 지지편의 제조 방법.
  7. 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 방법으로서,
    청구항 1 내지 청구항 6 중 어느 한 항에 기재된 제조 방법에 의하여, 상기 점착층의 표면 상에 복수의 지지편을 형성하는 공정과,
    (C) 상기 점착층으로부터 상기 지지편을 픽업하는 공정과,
    (D) 기판 상에 제1 칩을 배치하는 공정과,
    (E) 상기 기판 상이며 상기 제1 칩의 주위 또는 상기 제1 칩이 배치되어야 할 영역의 주위에 복수의 상기 지지편을 배치하는 공정과,
    (F) 제2 칩과, 상기 제2 칩의 일방의 면 상에 마련된 접착제편을 구비하는 접착제편 부착 칩을 준비하는 공정과,
    (G) 복수의 상기 지지편의 표면 상에 상기 접착제편 부착 칩을 배치함으로써 돌멘 구조를 구축하는 공정을 포함하는, 반도체 장치의 제조 방법.
  8. 기재 필름과,
    점착층과,
    열경화성 수지층, 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 지지편 형성용 필름을 이 순서로 구비하고,
    상기 지지편 형성용 필름은, 상기 점착층과 대면하는 측의 면과 반대 측의 면에, 당해 필름의 두께 방향의 도중까지 이르는 절개를 갖는, 적층 필름.
  9. 기재 필름과,
    점착층과,
    열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 지지편 형성용 필름을 이 순서로 구비하고,
    상기 수지층 또는 상기 금속층과, 상기 점착층의 사이에 상기 열경화성 수지층이 위치하고 있으며,
    상기 지지편 형성용 필름은, 상기 점착층과 대면하는 측의 면과 반대 측의 면에, 상기 수지층 또는 상기 금속층을 절단하고 또한 상기 열경화성 수지층의 두께 방향의 도중까지 이르는 절개를 갖는, 적층 필름.
KR1020217028915A 2019-04-25 2020-04-24 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름 KR20220002257A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2019/017692 WO2020217397A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
JPPCT/JP2019/017692 2019-04-25
PCT/JP2020/017740 WO2020218531A1 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム

Publications (1)

Publication Number Publication Date
KR20220002257A true KR20220002257A (ko) 2022-01-06

Family

ID=72940646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028915A KR20220002257A (ko) 2019-04-25 2020-04-24 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름

Country Status (6)

Country Link
US (1) US11935870B2 (ko)
JP (1) JP7494844B2 (ko)
KR (1) KR20220002257A (ko)
CN (1) CN113574666A (ko)
SG (1) SG11202110162UA (ko)
WO (2) WO2020217397A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法
JP2023102570A (ja) * 2022-01-12 2023-07-25 株式会社レゾナック 個片化体形成用積層フィルム及びその製造方法、並びに半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP5791866B2 (ja) * 2009-03-06 2015-10-07 株式会社ディスコ ワーク分割装置
KR20110083969A (ko) 2010-01-15 2011-07-21 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
JP5840479B2 (ja) * 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
US9412722B1 (en) 2015-02-12 2016-08-09 Dawning Leading Technology Inc. Multichip stacking package structure and method for manufacturing the same
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP6603479B2 (ja) 2015-05-18 2019-11-06 日東電工株式会社 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置
US20190012841A1 (en) * 2017-07-09 2019-01-10 Eyedaptic, Inc. Artificial intelligence enhanced system for adaptive control driven ar/vr visual aids

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Also Published As

Publication number Publication date
JPWO2020218531A1 (ko) 2020-10-29
WO2020218531A1 (ja) 2020-10-29
TW202105620A (zh) 2021-02-01
CN113574666A (zh) 2021-10-29
JP7494844B2 (ja) 2024-06-04
US11935870B2 (en) 2024-03-19
US20220149009A1 (en) 2022-05-12
SG11202110162UA (en) 2021-11-29
WO2020217397A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
JP7494841B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
KR20220002257A (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름
KR102711424B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
JP2023115060A (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
JP7494843B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
TWI857050B (zh) 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜
TW202213552A (zh) 半導體裝置及其製造方法
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
KR20220002259A (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법 및 지지편의 제조 방법
KR20220002258A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
TWI850375B (zh) 具有支石墓結構的半導體裝置的製造方法以及支持片形成用積層膜及其製造方法
JP7482112B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム
KR20240136990A (ko) 개편화체 형성용 적층 필름 및 그 제조 방법, 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right