CN113574666A - 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法及层叠膜 - Google Patents

具有支石墓结构的半导体装置的制造方法、支撑片的制造方法及层叠膜 Download PDF

Info

Publication number
CN113574666A
CN113574666A CN202080021028.7A CN202080021028A CN113574666A CN 113574666 A CN113574666 A CN 113574666A CN 202080021028 A CN202080021028 A CN 202080021028A CN 113574666 A CN113574666 A CN 113574666A
Authority
CN
China
Prior art keywords
film
support sheet
chip
support
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080021028.7A
Other languages
English (en)
Inventor
尾崎義信
板垣圭
谷口纮平
桥本慎太郎
矢羽田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN113574666A publication Critical patent/CN113574666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

本发明的一个方面是一种半导体装置的支石墓结构的形成中所使用的支撑片的制造方法，其包括：(A)准备层叠膜的工序，所述层叠膜依次具备：基材膜、压敏胶粘层、及由例如热固性树脂层形成的支撑片形成用膜；以及(B)通过将支撑片形成用膜单片化，而在压敏胶粘层的表面上形成多个支撑片的工序；(B)工序依次包括：将切口形成至支撑片形成用膜的厚度方向的中途的工序；及通过扩展而将冷却状态的支撑片形成用膜单片化的工序。

Description

具有支石墓结构的半导体装置的制造方法、支撑片的制造方 法及层叠膜
技术领域
本发明涉及一种具有支石墓结构的半导体装置的制造方法，所述具有支石墓结构的半导体装置包括：基板；第一芯片，配置在基板上；多个支撑片，配置于基板上且第一芯片周围；以及第二芯片，由多个支撑片支撑并且配置成覆盖第一芯片。另外，本发明涉及一种具有支石墓结构的半导体装置的制造中所使用的支撑片的制造方法及可适用于支撑片制造的层叠膜。另外，支石墓(dolmen)是石墓的一种，具备多个支柱石及载置在其上的板状的岩石。在具有支石墓结构的半导体装置中，支撑片相当于“支柱石”，第二芯片相当于“板状的岩石”。
背景技术
近年来，在半导体装置的领域，要求高集成、小型化以及高速化。作为半导体装置的一方式，在配置于基板上的控制器芯片上层叠半导体芯片的结构受到关注。例如专利文献1公开了一种半导体晶粒组件，该半导体晶粒组件包括控制器晶粒、以及在控制器晶粒上由支撑部件支撑的存储器晶粒。专利文献1的图1A所示的半导体组件100可谓是具有支石墓结构。即，半导体组件100包括封装基板102、配置在封装基板102表面上的控制器晶粒103、配置在控制器晶粒103上方的存储器晶粒106a、106b、以及支撑存储器晶粒106a的支撑部件130a、130b。
以往技术文献
专利文献
专利文献1：日本专利特表2017-515306号公报
发明内容
发明要解决的技术课题
专利文献1公开了作为支撑部件(支撑片)，能够使用硅等半导体材料，更具体而言，能够使用切割半导体晶圆而得到的半导体材料的断片(参考专利文献1的[0012]、[0014]及图2)。为了使用半导体晶圆制造支石墓结构用的支撑片，与普通的半导体芯片的制造同样，例如需要以下的各工序。
(1)在半导体晶圆上贴附背面研磨带(back grind tape)的工序；
(2)背面研磨半导体晶圆的工序；
(3)对切割环与配置在其中的背面研磨后的半导体晶圆贴附具有压敏胶粘层及粘合剂层的膜(切割晶粒接合(dicing/die-bonding)一体型膜)的工序；
(4)从半导体晶圆剥离背面研磨带的工序；
(5)将半导体晶圆单片化的工序；
本发明提供一种有效率地制造拾取性优异的支撑片的方法。另外，本发明提供一种使用所述支撑片来制造具有支石墓结构的半导体装置的方法。
用于解决技术课题的手段
本发明的一个方面是涉及一种具有支石墓结构的半导体装置的制造中所使用的支撑片的制造方法。所述制造方法包括以下的工序。
(A)准备依次具备基材膜、压敏胶粘层、及支撑片形成用膜的层叠膜的工序；以及
(B)通过将支撑片形成用膜单片化，而在压敏胶粘层的表面上形成多个支撑片的工序；
所述支撑片形成用膜为以下的膜中的任一种。
·仅由热固性树脂层形成的膜；
·由使热固性树脂层中至少一部分固化而成的层形成的膜；
·具有热固性树脂层、以及比该热固性树脂层具有更高刚性的树脂层的多层膜；
·具有热固性树脂层、以及比该热固性树脂层具有更高刚性的金属层的多层膜。
支撑片形成用膜所具有的树脂层例如为聚酰亚胺层。树脂层例如由与热固性树脂层不同的材料形成。支撑片形成用膜所具有的金属层例如为铜层或铝层。7另外，上述热固性树脂层的热固化后的刚性可低于树脂层或金属层的刚性，也可高于树脂层或金属层的刚性。刚性是指物体对弯曲或扭曲能够承受破坏的能力。
在支撑片形成用膜为由热固性树脂层形成的膜、或由使热固性树脂层中的至少一部分固化而成的层形成的膜的情况下，(B)工序依次包括：将切口形成至支撑片形成用膜的厚度方向的中途的工序；及通过扩展而将冷却状态的支撑片形成用膜单片化的工序。另一方面，在支撑片形成用膜为包括热固性树脂层、及比该热固性树脂层具有更高刚性的树脂层或金属层的多层膜的情况下，在(A)工序中准备的层叠膜中，热固性树脂层位于树脂层或金属层与压敏胶粘层之间，(B)工序依次包括：切断支撑片形成用膜的树脂层或金属层并且将切口形成至热固性树脂层的厚度方向的中途的工序；及通过扩展将冷却状态的支撑片形成用膜单片化的工序。
在(B)工序中，将压敏胶粘层表面上的热固性树脂层半切割后，通过冷却扩展将热固性树脂层单片化为粘合剂片。由此，能够实现支撑片的优异的拾取性。根据本发明人等的研究，在(B)工序中，若形成贯通热固性树脂层并直至压敏胶粘层的切口，则容易成为粘合剂片的边缘进入压敏胶粘层的状态。由此，本发明人等推测存在支撑片的拾取性变得不充分的倾向。尤其是压敏胶粘层为紫外线固化型的情况下，在粘合剂片的边缘进入压敏胶粘层的状态下，通过紫外线照射使压敏胶粘层固化时，粘合剂片的边缘被固定在固化了的压敏胶粘层上，支撑片的拾取性容易变得更不充分。相对于此，如上所述，在(B)工序中，在对热固性树脂层进行半切割后，通过冷却扩展将热固性树脂层单片化，从而粘合剂片的边缘不会进入压敏胶粘层，因此能够实现优异的拾取性。
在本发明的所述制造方法中，使用将支撑片形成用膜单片化而获得的支撑片。由此，与使用切割半导体晶圆而得到的半导体材料的断片作为支撑片的以往的制造方法相比，能够简化制作支撑片的工序。即，以往需要上述(1)～(5)的工序，相对于此，支撑片形成用膜不包含半导体晶圆，因此能够省略与半导体晶圆的背面研磨相关的(1)、(2)及(4)的工序。另外，由于不使用比树脂材料昂贵的半导体晶圆，因此也能够降低成本。另外，由于热固性树脂层相对于其他部件(例如基板)具有粘合性，因此可不在支撑片上另外设置粘合剂层等。
从进一步提高支撑片的拾取性的观点出发，也可以在使相邻的支撑片的间隔比(B)工序后更扩大的状态下实施支撑片的拾取。即，例如作为基材膜使用具有热收缩性的膜，并且压敏胶粘层具有未被支撑片形成用膜覆盖的周缘区域的方式。然后，在(B)工序中在以包围支撑片形成用膜的方式将切割环贴附在周缘区域的状态下将支撑片形成用膜单片化，(B)工序后，通过加热基材膜中的切割环的内侧区域，使该内侧区域的基材膜收缩。通过此种方法对基材膜的中央区域施加张力，从而可扩大相邻的支撑片的间隔。由此，能够进一步抑制拾取错误的发生，并且能够提高拾取工序中的支撑片的可视性。
本发明的一个方面是涉及一种具有支石墓结构的半导体装置的制造方法。该制造方法包括：经过所述(A)工序及(B)工序而在压敏胶粘层的表面上形成多个支撑片的工序、以及以下的工序。
(C)从压敏胶粘层拾取支撑片的工序；
(D)在基板上配置第一芯片的工序；
(E)在基板上且第一芯片的周围或应配置第一芯片的区域的周围，配置多个支撑片的工序；
(F)准备带粘合剂片的芯片的工序，所述带粘合剂片的芯片具备第二芯片、及设置在第二芯片的一个面上的粘合剂片；以及
(G)通过在多个支撑片的表面上配置带粘合剂片的芯片来构筑支石墓结构的工序。
(D)工序及(E)工序可先实施任一项。在先实施(D)工序的情况下，在(E)工序中，只要在基板上且第一芯片的周围配置多个支撑片即可。另一方面，在先实施(E)工序的情况下，在(E)工序中，在基板上且应配置第一芯片的区域的周围配置多个支撑片，然后，在(D)工序中，在该区域配置第一芯片即可。
本发明的一个方面是涉及一种切口形成至中途的层叠膜。第一方式的层叠膜依次具备基材膜、压敏胶粘层、及支撑片形成用膜，所述支撑片形成用膜由热固性树脂层或使热固性树脂层中的至少一部分固化而成的层形成，支撑片形成用膜在与压敏胶粘层相对侧的面的相反侧的面上，具有直至该膜的厚度方向的中途的切口。第二方式的层叠膜依次具备基材膜、压敏胶粘层、及支撑片形成用膜，所述支撑片形成用膜包括热固性树脂层及比该热固性树脂层具有更高刚性的树脂层或金属层，且热固性树脂层位于树脂层或金属层与压敏胶粘层之间，支撑片形成用膜在与压敏胶粘层相对侧的面的相反侧的面上，具有切断树脂层或金属层且直至热固性树脂层的厚度方向的中途的切口。
发明效果
根据本发明，提供一种有效率地制造拾取性优异的支撑片的方法。另外，根据本发明，提供一种使用所述支撑片来制造具有支石墓结构的半导体装置的方法。
附图说明
图1是示意性地表示本发明的半导体装置的一例的剖视图。
图2(a)及图2(b)是示意性地表示第一芯片与多个支撑片的位置关系的例子的平面图。
图3(a)是示意性地表示支撑片形成用层叠膜的一例的平面图，图3(b)是图3(a)的b-b线处的剖视图。
图4是示意性地表示贴合压敏胶粘层与支撑片形成用膜的工序的剖视图。
图5(a)～图5(c)是示意性地表示支撑片的制作过程的剖视图。
图6(a)是示意性地表示通过加热器的吹风来加热基材膜的内侧区域的情况的剖视图，图6(b)是示意性地表示从压敏胶粘层拾取支撑片的情况的剖视图。
图7是示意性地表示经半切割的支撑片形成用膜的一例的平面图。
图8是示意性地表示在基板上且第一芯片的周围配置多个支撑片的状态的剖视图。
图9是示意性地表示带粘合剂片的芯片的一例的剖视图。
图10是示意性地表示形成在基板上的支石墓结构的剖视图。
图11(a)及图11(b)是分别示意性地表示支撑片形成用层叠膜的其他实施方式的剖视图。
图12(a)是示意性地表示将图11(a)所示的双层膜半切割后的状态的剖视图，图12(b)是示意性地表示将图11(b)所示的三层膜半切割后的状态的剖视图。
具体实施方式
以下，参考附图对本发明的实施方式进行详细说明。其中，本发明不限定于以下的实施方式。另外，本说明书中，所谓“(甲基)丙烯酸”是指丙烯酸或甲基丙烯酸，所谓“(甲基)丙烯酸酯”是指丙烯酸酯或与其对应的甲基丙烯酸酯。所谓“A或B”，只要包含A与B的任一方即可，也可两者均包含。
在本说明书中，用语“层”在以平面图的形式进行观察时，结构除了在整面形成的形状以外，还包含在一部分形成的形状。另外，在本说明书中，“工序”这一用语不仅是指独立的工序，即便在无法与其他工序明确地加以区分的情况下，只要达到该工序的预期的作用，则也包含于本用语中。另外，使用“～”所表示的数值范围表示包含“～”的前后所记载的数值分别作为最小值及最大值的范围。
在本说明书中，关于组合物中的各成分的含量，在组合物中存在多种相当于各成分的物质的情况下，除非另有说明，否则是指组合物中存在的所述多种物质的合计量。另外，例示材料除非另有说明，否则可单独使用，也可组合使用二种以上。另外，本说明书中阶段性地记载的数值范围中，某阶段的数值范围的上限值或下限值也可替换为其他阶段的数值范围的上限值或下限值。另外，本说明书中所记载的数值范围中，该数值范围的上限值或下限值可替换为实施例中所示的值。
(半导体装置)
图1是示意性地表示具有支石墓结构的半导体装置的一例的剖视图。该图所示的半导体装置100包括：基板10、配置在基板10的表面上的芯片T1(第一芯片)、配置于基板10的表面上且芯片T1的周围的多个支撑片Dc、配置于芯片T1的上方的芯片T2(第二芯片)、由芯片T2与多个支撑片Dc夹持的粘合剂片Tc、层叠在芯片T2上的芯片T3、T4、将基板10的表面上的电极(未图示)与芯片T1～T4分别电连接的多个导线w；以及填充在芯片T1与芯片T2的间隙等中的密封材料50。
在本实施方式中，通过多个支撑片Dc、芯片T2、以及位于支撑片Dc与芯片T2之间的粘合剂片Tc而在基板10上构成支石墓结构。芯片T1与粘合剂片Tc分离。通过适当设定支撑片Dc的厚度，能够确保用于连接芯片T1的上表面与基板10的导线w的空间。通过使芯片T1与粘合剂片Tc分离，能够防止与芯片T1连接的导线w的上部接触芯片T2所导致的导线w的短路。另外，由于无需将导线埋入与芯片T2接触的粘合剂片Tc，因此具有能够使粘合剂片Tc变薄的优点。
如图1所示，芯片T1与芯片T2之间的粘合剂片Tc覆盖芯片T2中的与芯片T1相对的区域，并且从区域连续地延伸至芯片T2的周缘侧。即，一个粘合剂片Tc覆盖芯片T2的区域，并介于芯片T2与多个支撑片之间而将它们粘合。另外，图1中示出了粘合剂片Tc设置成覆盖芯片T2的一个面(下表面)的整面的方式。然而，由于粘合剂片Tc在半导体装置100的制造过程中可能收缩，因此只要实质上覆盖芯片T2的一个面(下表面)的整面即可，例如，在芯片T2的周缘的一部分也可存在未被粘合剂片Tc覆盖的部位。图1中的芯片T2的下表面相当于芯片的背面。近年来芯片的背面多形成有凹凸。通过实质上芯片T2背面的整面被粘合剂片Tc覆盖，能够抑制芯片T2产生裂缝或破裂。
基板10可以是有机基板，也可以是引线框架等金属基板。基板10中，从抑制半导体装置100的翘曲的观点来看，基板10的厚度例如为90～300μm，也可以为90～210μm。
芯片T1例如是控制器芯片，通过粘合剂片T1c粘合于基板10且通过导线w与基板10电连接。俯视时的芯片T1的形状例如为矩形(正方形或长方形)。芯片T1的一边的长度例如为5mm以下，也可以为2～5mm或1～5mm。芯片T1的厚度例如为10～150μm，也可以为20～100μm。
芯片T2例如是存储器芯片，并经由粘合剂片Tc而粘合在支撑片Dc上。俯视时，芯片T2具有大于芯片T1的尺寸。俯视时的芯片T2的形状例如为矩形(正方形或长方形)。芯片T2的一边的长度例如为20mm以下，也可以为4～20mm或4～12mm。芯片T2的厚度例如是10～170μm，也可以为20～120μm。另外，芯片T3、T4也例如是存储器芯片，经由粘合剂片Tc粘合在芯片T2上。芯片T3、T4的一边的长度只要与芯片T2相同即可，芯片T3、T4的厚度也与芯片T2相同即可。
支撑片Dc发挥在芯片T1的周围形成空间的间隔物的作用。支撑片Dc为由热固性树脂组合物的固化物形成。另外，如图2(a)所示，可在芯片T1的两侧的隔开的位置配置两个支撑片Dc(形状：长方形)，也可如图2(b)所示，在与芯片T1的角部对应的位置分别配置一个支撑片Dc(形状：正方形，共计4个)。俯视时的支撑片Dc的一边的长度例如为20mm以下，也可以为1～20mm或1～12mm。支撑片Dc的厚度(高度)例如为10～180μm，也可以为20～120μm。
(支撑片的制造方法)
本实施方式的支撑片的制造方法包括以下的工序。
(A)准备支撑片形成用层叠膜20(以下，视情况而称为“层叠膜20”)的工序，其依次具备：基材膜1、压敏胶粘层2、及支撑片形成用膜D(参考图3(a)及图3(b))；以及
(B)通过将支撑片形成用膜D单片化，而在压敏胶粘层2的表面上形成多个支撑片Da的工序(参考图5(c))；
另外，图1所示的支撑片Dc是热固性树脂组合物固化后的支撑片。另一方面，支撑片Da是热固性树脂组合物完全固化之前的状态的支撑片。
[(A)工序]
层叠膜20具备基材膜1、压敏胶粘层2、及支撑片形成用膜D。基材膜1优选为例如为聚对苯二甲酸乙二酯膜(PET膜)、聚烯烃膜，且具有热收缩性。压敏胶粘层2具有与基材膜1相对的第一面F1及其相反侧的第二面F2。压敏胶粘层2通过冲孔等形成为圆形(参考图3(a))。压敏胶粘层2由紫外线固化型压敏胶粘剂形成。即，压敏胶粘层2具有通过照射紫外线而胶粘性降低的性质。支撑片形成用膜D通过冲孔等形成为圆形，具有比压敏胶粘层2小的直径(参考图3(a))。支撑片形成用膜D为由热固性树脂组合物形成。
构成支撑片形成用膜D的热固性树脂组合物经过半固化(B阶段)状态，通过之后的固化处理能够成为完全固化物(C阶段)状态。热固性树脂组合物含有环氧树脂、固化剂、弹性体(例如丙烯酸树脂)，并根据需要还含有无机填料及固化促进剂等。对于构成支撑片形成用膜D的热固性树脂组合物的详细情况将在后面叙述。
层叠膜20例如可通过将第一层叠膜与第二层叠膜贴合来制造，所述第一层叠膜具有基材膜1且在基材膜1的表面上具有压敏胶粘层2，所述第二层叠膜具有覆盖膜3且在覆盖膜3的表面上具有支撑片形成用膜D(参考图4)。第一层叠膜可经过如下工序而获得，即，在基材膜1的表面上通过涂布而形成压敏胶粘层的工序、以及通过冲孔等将压敏胶粘层加工成规定形状(例如圆形)的工序。第二层叠膜可经过如下工序而获得，即，在覆盖膜3(例如PET膜或聚乙烯膜)的表面上通过涂布而形成支撑片形成用膜的工序、以及通过冲孔等将支撑片形成用膜加工成规定的形状(例如圆形)的工序。当使用层叠膜20时，覆盖膜3在适当的时机被剥离。
[(B)工序]
如图5(a)所示，将切割环DR贴附于层叠膜20。即，将切割环DR贴附于压敏胶粘层2的周缘区域2a，成为在切割环DR的内侧配置有支撑片形成用膜D的状态。继而，如图5(b)所示，将切口C形成至支撑片形成用膜D的厚度方向的中途。由此，能够得到具有被半切割的支撑片形成用膜D的层叠膜25。即，层叠膜25依次具备基材膜1、压敏胶粘层2、及支撑片形成用膜D，且支撑片形成用膜D在与压敏胶粘层2相对侧的面的相反侧的面上，具有直至支撑片形成用膜D的厚度方向的中途的切口C。切口C例如用刀片或激光形成即可。将支撑片形成用膜D的厚度设为100时，切口C的深度为10～75即可，也可以为25～50。切口C形成为格子状(参考图7)。另外，切口C的图案不限于格子状，只要是与支撑片Da的形状对应的方式即可。如图7所示，优选为切口C形成至支撑片形成用膜D的外缘。支撑片形成用膜D的直径例如可以为300～310mm或300～305mm。支撑片形成用膜D的俯视时的形状不限于图3(a)所示的圆形，也可以为矩形(正方形或长方形)。
其后，例如通过在-15～0℃的温度条件下的冷却扩展，将支撑片形成用膜D单片化。由此，可从支撑片形成用膜D获得多个支撑片Da。如图5(c)所示，通过用环R将基材膜1中的切割环DR的内侧区域1a上推，对基材膜1赋予张力即可。在(B)工序中，将支撑片形成用膜D半切割后，通过冷却扩展将支撑片形成用膜D单片化，由此支撑片Da的边缘不进入压敏胶粘层2，因此能够实现优异的拾取性。
作为基材膜1而使用具有热收缩性的膜的情况下，也可在(B)工序后，通过对基材膜1中的切割环DR的内侧区域1a加热而使内侧区域1a收缩。图6(a)是示意性地表示通过加热器H的吹风来加热内侧区域1a的状态的剖视图。使内侧区域1a呈环状收缩而对基材膜1赋予张力，由此能够扩大相邻的支撑片Da的间隔。由此，能够更进一步抑制拾取错误的发生，并且能够提高拾取工序中的支撑片Da的可视性。
(半导体装置的制造方法)
对半导体装置100的制造方法进行说明。本实施方式的制造方法包括：经过所述(A)工序及(B)工序而在压敏胶粘层2的表面上形成多个支撑片Da的工序、及以下的工序。
(C)从压敏胶粘层2拾取支撑片Da的工序(参考图6(b))；
(D)在基板10上配置第一芯片T1的工序；
(E)在基板10上且第一芯片T1的周围配置多个支撑片Da的工序(参考图8)；
(F)准备带粘合剂片的芯片T2a的工序，所述带粘合剂片的芯片T2a具备第二芯片T2、及设置在第二芯片T2的一个面上的粘合剂片Ta(参考图9)；
(G)通过在多个支撑片Dc的表面上配置带粘合剂片的芯片T2a来构筑支石墓结构的工序(参考图10)；以及
(H)用密封材料50密封芯片T1与芯片T2之间的间隙等的工序(参考图1)。
[(C)]工序
(C)工序是从压敏胶粘层2拾取支撑片Da的工序。首先，通过对压敏胶粘层2照射紫外线，使压敏胶粘层2与支撑片Da之间的胶接力下降。之后，如图6(b)所示，通过用上推夹具42上推支撑片Da，从压敏胶粘层2剥离支撑片Da，并且用抽吸夹头44进行抽吸来拾取支撑片Da。另外，也可通过对切割前的支撑片形成用膜D或拾取前的支撑片Da进行加热，使热固性树脂的固化反应进行。在拾取时通过支撑片Da适度的固化能够实现优异的拾取性。另外，在(C)工序中，也可使用图5(c)所示的环R对基材膜1赋予张力。
[(D)]工序
(D)工序是在基板10上配置第一芯片T1的工序。例如，首先，经由粘合剂层T1c将芯片T1配置在基板10上的规定位置。然后，芯片T1通过导线w与基板10电连接。(D)工序可以为在(E)工序之前进行的工序，也可以在(A)工序之前、(A)工序与(B)工序之间、(B)工序与(C)工序之间、或(C)工序与(E)工序之间进行。
[(E)]工序
(E)工序是在基板10上且第一芯片T1的周围配置多个支撑片Da的工序。经过所述工序制作图8所示的结构体30。结构体30具备基板10、配置在基板10的表面上的芯片T1、及多个支撑片Da。支撑片Da的配置通过压接处理进行即可。压接处理例如优选为在80～180℃、0.01～0.50MPa的条件下实施0.5秒～3.0秒。另外，支撑片Da可在(E)工序的时刻完全固化而成为支撑片Dc，也可不在该时刻完全固化。优选为：支撑片Da在(G)工序开始前的时刻完全固化而成为支撑片Dc。
[(F)工序]
(F)工序是准备图9所示的带粘合剂片的芯片T2a的工序。带粘合剂片的芯片T2a包括芯片T2、及设置在芯片T2的一个表面的粘合剂片Ta。带粘合剂片的芯片T2a例如能够使用半导体晶圆及切割晶粒接合一体型膜，经过切割工序及拾取工序而获得。
[(G)工序]
(G)工序是以粘合剂片Ta与多个支撑片Dc的上表面接触的方式，在芯片T1的上方配置带粘合剂片的芯片T2a的工序。具体而言，经由粘合剂片Ta将芯片T2压接于支撑片Dc的上表面。该压接处理例如优选为在80～180℃、0.01～0.50MPa的条件下实施0.5秒～3.0秒。然后，通过加热使粘合剂片Ta固化。该固化处理例如优选为在60～175℃、0.01～1.0MPa的条件下实施5分钟以上。由此，粘合剂片Ta固化而成为粘合剂片Tc。经过该工序，在基板10上构筑支石墓结构(参考图10)。通过使芯片T1与带粘合剂片的芯片T2a分离，能够防止因导线w的上部与芯片T2接触而引起的导线w的短路。另外，由于无需在与芯片T2接触的粘合剂片Ta中埋入导线，因此具有能够使粘合剂片Ta变薄的优点。
在(G)工序后、(H)工序前，经由粘合剂片在芯片T2上配置芯片T3，进而，经由粘合剂片在芯片T3上配置芯片T4。粘合剂片只要是与上述粘合剂片Ta同样的热固性树脂组合物即可，通过加热固化而成为粘合剂片Tc(参考图1)。另一方面，通过导线w分别将芯片T2、T3、T4与基板10电连接。另外，层叠在芯片T1上方的芯片的数量不限于本实施方式中的三个，适当设定即可。
[(H)工序]
(H)工序是用密封材料50将芯片T1与芯片T2之间的间隙等密封的工序。经过该工序，完成图1所示的半导体装置100。
(构成支撑片形成用膜的热固性树脂组合物)
如上所述，构成支撑片形成用膜D的热固性树脂组合物含有环氧树脂、固化剂及弹性体，根据需要还含有无机填料及固化促进剂等。根据本发明人等的研究，优选为支撑片Da及固化后的支撑片Dc具有以下特性。
·特性1：在基板10的规定位置热压接支撑片Da时不易产生位置偏移(120℃下的支撑片Da的熔融粘度例如为4300～50000Pa·s或5000～40000Pa·s)；
·特性2：在半导体装置100内支撑片Dc发挥应力松弛(热固性树脂组合物含有弹性体(橡胶成分))；
·特性3：与带粘合剂片的芯片的粘合剂片Tc的粘合强度充分高(支撑片Dc相对于粘合剂片Tc的晶粒剪切(dieshear)强度例如为2.0～7.0MPa或3.0～6.0MPa)；
·特性4：伴随固化的收缩率充分小；
·特性5：在拾取工序中基于照相机的支撑片Da的可视性良好(热固性树脂组合物例如含有着色剂)；
·特性6：支撑片Dc具有充分的机械强度。
[环氧树脂]
环氧树脂只要是进行固化而具有粘合作用的，则没有特别限定。可使用：双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂等二官能环氧树脂；苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂等酚醛清漆型环氧树脂等。另外，可应用多官能环氧树脂、缩水甘油胺型环氧树脂、含杂环的环氧树脂或脂环式环氧树脂等普遍已知的树脂。它们可单独使用一种，也可并用两种以上。
[固化剂]
作为固化剂，例如可列举酚树脂、酯化合物、芳香族胺、脂肪族胺及酸酐。其中，从实现高的晶粒剪切强度的观点而言，优选为酚树脂。作为酚树脂的市售品，例如可列举：DICCorporation制造的LF-4871(商品名，BPA酚醛清漆型酚树脂)、AIR WATER INC.制造的HE-100C-30(商品名，苯基芳烷基型酚树脂)、DIC Corporation制造的Phenolite KA及TD系列、Mitsui Chemicals,Inc.制造的Milex XLC-系列及XL系列(例如Milex XLC-LL)、AIR WATERINC.制造的HE系列(例如HE100C-30)、Meiwa Plastic Industries,Ltd.制造的MEHC-7800系列(例如MEHC-7800-4S)、JEF Chemical Corporation制造的JDPP系列。它们可单独使用一种，也可并用两种以上。
关于环氧树脂与酚树脂的配合量，从实现高的晶粒剪切强度的观点而言，环氧当量与羟基当量的当量比分别优选为0.6～1.5，更优选为0.7～1.4，进一步优选为0.8～1.3。通过使配合比在上述范围内，容易将固化性及流动性两者达到充分高的水准。
[弹性体]
作为弹性体，例如可列举：丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚酰亚胺树脂、硅酮树脂、聚丁二烯、丙烯腈、环氧改性聚丁二烯、马来酸酐改性聚丁二烯、酚改性聚丁二烯及羧基改性丙烯腈。
从实现高的晶粒剪切强度的观点而言，作为弹性体优选为丙烯酸系树脂，进而，更优选为将丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等具有环氧基或缩水甘油基作为交联性官能基的官能性单体聚合而得到的含环氧基的(甲基)丙烯酸共聚物等丙烯酸系树脂。在丙烯酸系树脂中，优选为含环氧基的(甲基)丙烯酸酯共聚物以及含环氧基的丙烯酸橡胶，更优选为含环氧基的丙烯酸橡胶。含环氧基的丙烯酸橡胶是以丙烯酸酯为主要成分，主要由丙烯酸丁酯与丙烯腈等共聚物、丙烯酸乙酯与丙烯腈等共聚物形成的，具有环氧基的橡胶。另外，丙烯酸系树脂不仅可以具有环氧基，也可以具有醇性或酚性羟基、羧基等交联性官能基。
作为丙烯酸树脂的市售品，可列举：Nagase ChemteX Corporation制造的SG-70L、SG-708-6、WS-023 EK30、SG-280 EK23、SG-P3溶剂变更品(商品名，丙烯酸橡胶，重均分子量：80万，Tg：12℃，溶剂为环己酮)等。
从实现高的晶粒剪切强度的观点而言，丙烯酸树脂的玻璃化转变温度(Tg)优选为-50～50℃，更优选为-30～30℃。从实现高的晶粒剪切强度的观点而言，丙烯酸树脂的重均分子量(Mw)优选为10万～300万，更优选为50万～200万。此处，Mw是指通过凝胶渗透色谱法(GPC)测定，使用基于标准聚苯乙烯的校准曲线进行换算而得到的值。另外，通过使用分子量分布窄的丙烯酸树脂，具有能够形成高弹性的粘合剂片的倾向。
从实现高的晶粒剪切强度的观点而言，相对于环氧树脂及环氧树脂固化剂的合计100质量份，热固性树脂组合物中所含的丙烯酸树脂的量优选为10～200质量份，更优选为20～100质量份。
[无机填料]
作为无机填料，例如可列举：氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝晶须、氮化硼及结晶性二氧化硅、非晶性二氧化硅。它们可单独使用一种，也可并用两种以上。
就实现高的晶粒剪切强度的观点而言，无机填料的平均粒径优选为0.005μm～1.0μm，更优选为0.05～0.5μm。就实现高的晶粒剪切强度的观点而言，无机填料的表面优选为经化学修饰。(已补充)适合作为对表面进行化学修饰的材料可列举硅烷偶联剂。作为硅烷偶联剂的官能基的种类，例如可列举乙烯基、丙烯酰基、环氧基、巯基、氨基、二氨基、烷氧基、乙氧基。
就实现高的晶粒剪切强度的观点而言，相对于热固性树脂组合物的树脂成分100质量份，无机填料的含量优选为20～200质量份，更优选为30～100质量份。
[固化促进剂]
作为固化促进剂，例如可列举：咪唑类及其衍生物、有机磷系化合物、仲胺类、叔胺类、及季铵盐。就实现高的晶粒剪切强度的观点而言，优选为咪唑系的化合物。作为咪唑类，可列举2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。它们可单独使用一种，也可并用两种以上。
就实现高的晶粒剪切强度的观点而言，相对于环氧树脂及环氧树脂固化剂的合计100质量份，热固性树脂组合物的固化促进剂的含量优选为0.04～3质量份，更优选为0.04～0.2质量份。
以上，对本发明的实施方式进行了详细说明，但本发明并不限定于所述实施方式。例如，在所述实施方式中，例示了具有紫外线固化型的压敏胶粘层2的层叠膜20，但压敏胶粘层2也可以为感压型。另外，感压型的粘合层可以含有具有光反应性的具有碳-碳双键的树脂，也可以不含有。例如，压敏胶粘层可以通过对其规定区域照射紫外线而降低该区域的胶粘性，例如，可以残存具有光反应性的具有碳-碳双键的树脂。
在所述实施方式中，如图3(b)所示，例示了具备由热固性树脂层形成的支撑片形成用膜D的支撑片形成用层叠膜20，但支撑片形成用层叠膜也可由使热固性树脂层中的至少一部分固化而成的层形成。另外，支撑片形成用层叠膜也可具备具有热固性树脂层、及比该热固性树脂层具有更高刚性的树脂层或金属层的多层膜。图11(a)所示的支撑片形成用层叠膜20A具有双层膜D2(支撑片形成用膜)，该双层膜D2具有热固性树脂层5、及比热固性树脂层具有更高刚性的树脂层6。即，在支撑片形成用层叠膜20A中，在压敏胶粘层2与最外面的树脂层6之间配置有热固性树脂层5。另外，热固性树脂层5为由构成第一实施方式的支撑片形成用膜D的热固性树脂组合物形成。树脂层6的厚度例如为5～100μm，也可以为10～90μm或20～80μm。树脂层6例如为聚酰亚胺层。
图11(b)所示的支撑片形成用层叠膜20B具有三层膜D3(支撑片形成用膜)，该三层膜D3包括：比热固性树脂层具有更高刚性的树脂层6、及夹持树脂层6的二层的热固性树脂层5a、5b。在支撑片形成用层叠膜20B中，在压敏胶粘层2的表面上配置有三层膜D3。
图12(a)是示意性地表示将双层膜D2半切割后的状态的剖视图。在(B)工序中，切断双层膜D2的树脂层6且将切口C形成至热固性树脂层5的厚度方向的中途即可。由此，能够得到具有被半切割的双层膜D2的层叠膜25A。即，层叠膜25A依次具备基材膜1、压敏胶粘层2、及被半切割的双层膜D2。如图12(a)所示，双层膜D2在与压敏胶粘层2相对侧的面的相反侧的面上具有切断树脂层6并直至热固性树脂层5的厚度方向的中途的切口C。树脂层6被单片化，由此形成多个树脂片6p。
图12(b)是示意性地表示将三层膜D3半切割后的状态的剖视图。在(B)工序中，切断三层膜D3的热固性树脂层5a及树脂层6并且将切口C形成至热固性树脂层5b的厚度方向的中途即可。由此，能够得到具有被半切割的三层膜D3的层叠膜25B。即，层叠膜25B依次具备基材膜1、压敏胶粘层2、及被半切割的三层膜D3。如图12(b)所示，三层膜D3在与压敏胶粘层2相对侧的面的相反侧的面上具有切断热固性树脂层5a及树脂层6并直至热固性树脂层5b的厚度方向的中途的切口C。热固性树脂层5a被单片化，由此形成多个粘合剂片5p，树脂层6被单片化，由此形成多个树脂片6p。将热固性树脂层5b的厚度设为100时，切口C以10～75(更优选为25～50)的厚度切断热固性树脂层5b即可。
支撑片形成用层叠膜20A、20B具有比热固性树脂层5具有更高刚性的树脂层6，由此即使在通过切割而被单片化之后不实施热固性树脂层5的热固化处理，也能够实现优异的拾取性。
在支撑片形成用层叠膜20A、20B中，可采用比热固性树脂层高的金属层(例如、铜层或铝层)来代替树脂层6。金属层的厚度例如为5～100μm，也可以为10～90μm或20～80μm。通过使支撑片形成用层叠膜20A、20B包含金属层，除了优异的拾取性以外，通过树脂材料与金属材料的光学对比度，还能够在拾取工序中实现支撑片的优异的可视性。
产业上的可利用性
根据本发明，提供一种有效率地制造拾取性优异的支撑片的方法。另外，根据本发明，提供一种使用所述支撑片来制造具有支石墓结构的半导体装置的方法。
符号说明
1-基材膜，1a-内侧区域，2-压敏胶粘层，2a-周缘区域，5、5a、5b-热固性树脂层，5p-粘合剂片，6-树脂层，6p-树脂片，10-基板，20、20A、20B-支撑片形成用层叠膜，25、25A、25B-层叠膜，50-密封材料，100-半导体装置，C-切口，D-支撑片形成用膜，D2-双层膜(支撑片形成用膜)，D3-三层膜(支撑片形成用膜)，Da-支撑片，Dc-支撑片(固化物)，DR-切割环，H-加热器，T1-第一芯片，T2-第二芯片，T2a-带粘合剂片的芯片，Ta-粘合剂片，Tc-粘合剂片(固化物)。

Claims (9)

1.一种支撑片的制造方法，其为具有支石墓结构的半导体装置的制造中所使用的支撑片的制造方法，所述半导体装置包括：基板；第一芯片，配置于所述基板上；多个支撑片，配置于所述基板上且所述第一芯片的周围；以及第二芯片，由所述多个支撑片支撑且配置成覆盖所述第一芯片，
所述支撑片的制造方法包括：
(A)准备依次具备基材膜、压敏胶粘层、及支撑片形成用膜的层叠膜的工序；以及
(B)通过将所述支撑片形成用膜单片化，而在所述压敏胶粘层的表面上形成多个支撑片的工序；
所述支撑片形成用膜为由热固性树脂层形成的膜、或者为由使热固性树脂层中的至少一部分固化而成的层形成的膜，
(B)工序依次包括：将切口形成至所述支撑片形成用膜的厚度方向的中途的工序；及通过扩展而将冷却状态的所述支撑片形成用膜单片化的工序。
2.一种支撑片的制造方法，其为具有支石墓结构的半导体装置的制造中所使用的支撑片的制造方法，所述半导体装置包括：基板；第一芯片，配置于所述基板上；多个支撑片，配置于所述基板上且所述第一芯片的周围；以及第二芯片，由所述多个支撑片支撑且配置成覆盖所述第一芯片，
所述支撑片的制造方法包括：
(A)准备依次具备基材膜、压敏胶粘层、及支撑片形成用膜的层叠膜的工序；以及
(B)通过将所述支撑片形成用膜单片化，而在所述压敏胶粘层的表面上形成多个支撑片的工序；
所述支撑片形成用膜为具有热固性树脂层、以及比该热固性树脂层具有更高刚性的树脂层或金属层的多层膜，且在所述层叠膜中所述热固性树脂层位于所述树脂层或所述金属层与所述压敏胶粘层之间，
(B)工序依次包括：切断所述支撑片形成用膜的所述树脂层或所述金属层并且将切口形成至所述热固性树脂层的厚度方向的中途的工序；及通过扩展而将冷却状态的所述支撑片形成用膜单片化的工序。
3.根据权利要求2所述的支撑片的制造方法，其中，
所述树脂层为聚酰亚胺层。
4.根据权利要求2所述的支撑片的制造方法，其中，
所述金属层为铜层或铝层。
5.根据权利要求1至4中任一项所述的支撑片的制造方法，其中，
所述基材膜具有热收缩性，
所述压敏胶粘层具有未被所述支撑片形成用膜覆盖的周缘区域，在(B)工序中在以包围所述支撑片形成用膜的方式将切割环贴附于所述周缘区域的状态下将支撑片形成用膜单片化，
所述支撑片的制造方法包括：在(B)工序之后，通过加热所述基材膜中的所述切割环的内侧区域而使所述内侧区域的所述基材膜收缩的工序。
6.根据权利要求1至5中任一项所述的支撑片的制造方法，其中,
所述压敏胶粘层是紫外线固化型，
所述支撑片的制造方法包括：在(B)工序之后对所述压敏胶粘层照射紫外线的工序。
7.一种半导体装置的制造方法，其为具有支石墓结构的半导体装置的制造方法，所述半导体装置包括：基板；第一芯片，配置于所述基板上；多个支撑片，配置于所述基板上且所述第一芯片的周围；以及第二芯片，由所述多个支撑片支撑且配置成覆盖所述第一芯片，
所述半导体装置的制造方法包括：
根据权利要求1至6中任一项所述的支撑片的制造方法，在所述压敏胶粘层的表面上形成多个支撑片的工序；
(C)从所述压敏胶粘层拾取所述支撑片的工序；
(D)在基板上配置第一芯片的工序；
(E)在所述基板上且所述第一芯片的周围或应配置所述第一芯片的区域的周围，配置多个所述支撑片的工序；
(F)准备带粘合剂片的芯片的工序，所述带粘合剂片的芯片具备第二芯片、及设置在所述第二芯片的一个面上的粘合剂片；以及
(G)通过在多个所述支撑片的表面上配置所述带粘合剂片的芯片来构筑支石墓结构的工序。
8.一种层叠膜，依次具备：
基材膜；
压敏胶粘层；以及
支撑片形成用膜，由热固性树脂层形成或由使热固性树脂层中的至少一部分固化而成的层形成，
所述支撑片形成用膜在与所述压敏胶粘层相对侧的面的相反侧的面上具有直至该膜的厚度方向的中途的切口。
9.一种层叠膜，依次具备：
基材膜；
压敏胶粘层；以及
支撑片形成用膜，具有热固性树脂层、以及比该热固性树脂层具有更高刚性的树脂层或金属层，
所述热固性树脂层位于所述树脂层或所述金属层与所述压敏胶粘层之间，
所述支撑片形成用膜在与所述压敏胶粘层相对侧的面的相反侧的面上具有切断所述树脂层或所述金属层并直至所述热固性树脂层的厚度方向的中途的切口。
CN202080021028.7A 2019-04-25 2020-04-24 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法及层叠膜 Pending CN113574666A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2019/017692 2019-04-25
PCT/JP2019/017692 WO2020217397A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
PCT/JP2020/017740 WO2020218531A1 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム

Publications (1)

Publication Number Publication Date
CN113574666A true CN113574666A (zh) 2021-10-29

Family

ID=72940646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080021028.7A Pending CN113574666A (zh) 2019-04-25 2020-04-24 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法及层叠膜

Country Status (7)

Country Link
US (1) US11935870B2 (zh)
JP (1) JP7494844B2 (zh)
KR (1) KR20220002257A (zh)
CN (1) CN113574666A (zh)
SG (1) SG11202110162UA (zh)
TW (1) TW202105620A (zh)
WO (2) WO2020217397A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法
JP2023102570A (ja) * 2022-01-12 2023-07-25 株式会社レゾナック 個片化体形成用積層フィルム及びその製造方法、並びに半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP5791866B2 (ja) * 2009-03-06 2015-10-07 株式会社ディスコ ワーク分割装置
KR20110083969A (ko) 2010-01-15 2011-07-21 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
JP5840479B2 (ja) * 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
US9412722B1 (en) 2015-02-12 2016-08-09 Dawning Leading Technology Inc. Multichip stacking package structure and method for manufacturing the same
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP6603479B2 (ja) 2015-05-18 2019-11-06 日東電工株式会社 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置
US20190012841A1 (en) * 2017-07-09 2019-01-10 Eyedaptic, Inc. Artificial intelligence enhanced system for adaptive control driven ar/vr visual aids

Also Published As

Publication number Publication date
US11935870B2 (en) 2024-03-19
WO2020218531A1 (ja) 2020-10-29
US20220149009A1 (en) 2022-05-12
TW202105620A (zh) 2021-02-01
JPWO2020218531A1 (zh) 2020-10-29
JP7494844B2 (ja) 2024-06-04
SG11202110162UA (en) 2021-11-29
KR20220002257A (ko) 2022-01-06
WO2020217397A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
CN113574666A (zh) 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法及层叠膜
JP7494841B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
JP7494843B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TW202420557A (zh) 具有支石墓結構的半導體裝置的製造方法
TW202213552A (zh) 半導體裝置及其製造方法
CN113574663A (zh) 具有支石墓结构的半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: Showa electrical materials Co.,Ltd.