KR20030067542A - 패키지형 반도체 디바이스 및 그 형성 방법 - Google Patents

패키지형 반도체 디바이스 및 그 형성 방법 Download PDF

Info

Publication number
KR20030067542A
KR20030067542A KR10-2003-0007424A KR20030007424A KR20030067542A KR 20030067542 A KR20030067542 A KR 20030067542A KR 20030007424 A KR20030007424 A KR 20030007424A KR 20030067542 A KR20030067542 A KR 20030067542A
Authority
KR
South Korea
Prior art keywords
die
heat spreader
heat
cavity
top surface
Prior art date
Application number
KR10-2003-0007424A
Other languages
English (en)
Other versions
KR100995478B1 (ko
Inventor
저버마크에이.
오코너숀엠.
톰슨트렌트에이.
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20030067542A publication Critical patent/KR20030067542A/ko
Application granted granted Critical
Publication of KR100995478B1 publication Critical patent/KR100995478B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키지형 반도체 디바이스(20; packaged semiconductor device)는 능동 전기 회로(active electrical circuitry)로 채워진 상부면을 갖는 제 1 집적 회로 다이(28; first integrated curcuit die)를 구비한다. 상기 제 1 다이(28)는 제 1 열 확산기(22; first heat spreader)의 캐비티(21)에 실장된다. 전기 회로가 상부면에 채워진 제 2 다이(36)는 상기 제 1 다이(28)의 상부면에 부착된다. 상기 다이들(28 및 36)은 상기 제 1 열 확산기(22)상에 실장된 기판(24)에 전기적으로 접속된다. 제 2 열 확산기(40)는 상기 제 2 다이(36)의 상부면에 실장된다. 상기 제 2 열 확산기(40)는 상기 제 2 다이(36)에 의해 발생된 열의 열 소산(thermal dissipation)을 위한 추가 경로를 제공한다.

Description

패키지형 반도체 디바이스 및 그 형성 방법 {Packaged semiconductor device and method of formation}
본 발명은 일반적으로, 패키지형 반도체 디바이스(packaged semiconductor device)에 관한 것으로서, 특히 패키지형 반도체 디바이스를 형성하는 방법에 관한것이다.
집적 회로의 패키징에 있어서, 패키지 내부에 다수의 반도체 다이를 수용할 수 있는 패키지를 제공하는 것이 바람직하다. 하나의 패키지 내부에 다수의 다이를 포함하는 구성은 몇가지 장점을 갖는다. 예를 들어, 패키징 비용이 감소되고 인쇄 회로 기판에 필요한 공간의 크기가 감소될 수 있다. 패키지 내부에 다수의 다이를 수용하기 위한 한 방식은 하나의 다이를 다른 다이의 상부에 적층하는 것이다. 그러나, 적층형 다이 해법의 한가지 문제점은 적층부의 상부 다이의 열 소산이 하부 다이를 통해 이루어진다는 것이다. 패키지형 고출력 디바이스에 대해서, 하부 다이를 통해 소산될 수 있는 열의 양은 제한되어 있다. 그러므로, 열 소산 성능을 개선한 적층 다이용 패키지형 반도체 디바이스에 대한 필요성이 존재한다.
본 발명은 예로서 도시된 것일 뿐 첨부도면에 제한되는 것은 아니며, 상기 첨부도면에서 유사 참조번호는 유사 부재를 지시한다.
당업자라면, 도면들의 부재들은 예시 및 명료화를 위해 도시된 것이며 실척으로 도시된 것은 아니라는 것을 이해할 것이다. 예를 들어, 본 발명의 다양한 실시예들의 이해를 돕기 위해, 도면들의 일부 부재들의 크기는 다른 부재들에 비해 과장되게 도시되어 있다.
일반적으로, 본 발명은 상부 다이에 열 확산기(heat spreader)를 부착함으로써 열 소산을 개선한 적층 다이용 패키지형 반도체 디바이스를 제공한다. 상기 상부 다이에 부착된 열 확산기는 하부 다이를 지지하는데 사용되는 열 확산기를 보조한다. 상기 하부 열 확산기는 상기 디바이스의 높이를 감소시키기 위해 상기 적층 다이를 지지하는 캐비티를 구비한다. 상기 패키지형 디바이스가 인쇄 회로 기판(PCB)에 부착되면, 상기 상부 다이에 부착된 열 확산기는 상기 PCB와 접촉하고 상기 상부 다이의 작동에 의해 발생된 열을 감소시키는 직접적인 열 통로를 제공한다. 본 발명은 첨부도면을 참조함으로써 보다 명확하게 이해될 것이다.
도 1 내지 도 7은 본 발명의 실시예에 따라 형성되는 패키지 디바이스의 연속하는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
20 : 패키지 디바이스21 : 캐비티
22, 40 : 열 확산기24 : 패키지 기판
26, 34, 38 : 다이 부착 물질28, 36 : 다이
30 : 와이어 본드 패드32 : 솔더 볼 패드
44, 46, 48 : 와이어 본드50 : 캡슐화 물질
52 : 솔더 볼54 : PCB
56 : 솔더 접속부60 : 본드 패드
도 1은 본 발명의 실시예에 따른 디바이스(20)를 도시한다. 패키지형 디바이스(20)는 캐비티(21)를 갖는 열 확산기(22)를 포함한다. 도시된 실시예에서, 열 확산기(22)는 구리로 형성된다. 구리로 형성될 경우에, 열 확산기(22)는 크롬-실버(chromium-silver), 니켈-골드(nickel-gold), 등과 같은 다른 금속으로 도금될 수 있다. 다른 실시예에서, 열 확산기(22)는 임의의 다른 열 도전재로 형성될 수 있다. 패키지 기판(24)은 열 확산기(22)에 부착된다. 패키지 기판(24)은 또한 일반적으로 캐비티(21)의 개구에 대응하는 개구를 갖는다. 기판(24)의 상부는 하나 이상의 와이어 본드 핑거(30; wire bond fingers)와 하나 이상의 솔더 볼 패드(32; solder ball pads)를 포함한다. 본 발명의 일실시예에서, 패드(32)는 도전재로 형성되고 PCB에 디바이스(20)를 기계적 및 전기적으로 접속하는데 사용될 수 있다. 또한, 패드(32)는 개별적인 디바이스들을 실장하는데 사용될 수 있거나, 시험을 위해 테스트 프로브를 수용하는데 사용될 수 있거나, 또는 도전 접속부(예를 들어, 솔더 볼)를 수용하는데 사용될 수 있다. 도시된 실시예에서는, 와이어 본드 패드(30)는 상기 다이를 상기 패키지 기판에 전기 접속하는데 사용된다. 그러나,다른 실시예에서는, 상기 다이를 상기 기판에 전기 접속하기 위해 다른 기술이 사용될 수 있다. 또한, 기판(24)은 상기 와이어 본드 패드(30)를 상기 솔더 볼 패드(32)에 접속하는 트레이스(trace)(도시되지 않음)와 같은 전기 도전체를 포함한다. 전기 회로를 갖는 반도체 다이(28)는 캐비티(21) 내에 정렬되고 다이 부착 물질(26)을 사용하여 열 확산기(22)에 부착된다. 선택적으로, 다이(28)는 다이 부착 테이프를 사용하여 열 확산기(22)에 부착될 수 있다.
도 2는 제 2 다이(36)가 다이 부착 물질(34)을 사용하여 상기 다이(28)의 상부면에 정렬 및 부착되어 있는 패키지형 디바이스(20)의 일실시예를 도시한다. 일반적으로, 다이(36)는 자신이 부착되는 상기 다이(28)의 표면적보다 작은 표면적을 가지게 된다.
도 3은 제 2 열 확산기(40)가 상기 다이(36)의 상부면에 부착되어 있는 패키지형 디바이스(20)의 일실시예를 도시한다. 열 확산기(40)는 다이 부착 물질(38)을 사용하여 다이(36)의 상부면에 부착된다. 다이 부착 물질(38)은 예를 들어, 에폭시형 또는 테이프형 다이 부착 물질일 수 있다. 다른 실시예에서, 열 확산기(40)는 다이(36)상의 적당한 크기의 금속 패드(도시되지 않음)에 열 확산기(40)를 납땜함으로써 다이(36)에 부착될 수 있다. 열 확산기(40)는 웨이퍼가 개별 다이로 단일화되기 전에 또는 후에 상기 금속 패드에 납땜될 수 있다.
일실시예에서, 열 확산기(40)는 구리로 형성된다. 구리로 형성될 경우에, 열 확산기(40)는 크롬-실버, 니켈-골드, 등과 같은 다른 금속으로 도금될 수 있다. 다른 실시예에서, 열 확산기(40)는 예를 들어, 알루미늄 또는 금과 같은 다른 열 도전재를 사용하여 형성될 수 있고, 스탬핑, 주조, 에칭 또는 기계가공에 의해 성형될 수 있다. 또한, 도시된 실시예에서, 열 확산기(40)는 참조번호 41로 지시된 테이퍼형 또는 계단형의 형상부 또는 융기부를 가지도록 형성되고, 열 확산기(40)의 하부면의 표면적은 열 확산기(40)의 상부면의 표면적보다 크다. 또한, 열 확산기(40)는 위에서 아래로 보았을 때 원통형 또는 직사각형일 수 있다. 열 확산기(40)에 원통 형상이 사용되면, 열 확산기(40)는 편평한 표면들이 서로 접속되는 두개의 원통으로서 가시화될 수 있고, 이 경우에 하나의 원통은 다른 원통보다 작은 직경을 갖는다. 열 확산기(40)에 직사각 형상이 사용되면, 연결되거나 인접하는 두개의 박스로서 가시화될 수 있고, 이 경우에 하나의 박스는 다른 박스와는 다른 체적을 갖는다. 다른 실시예에서는, 열 확산기(40)는 상이한 형상을 가질 수 있으며, 다수의 부품으로 형성될 수 있다.
도 4는 다이(28, 36)가 와이어 본드(44, 46)를 통해 본드 핑거(30)에 전기접속되어 있는 디바이스(20)의 일실시예를 도시한다. 본 발명의 선택적인 실시예는 임의의 개수의 와이어 본드(44, 46) 및 본드 핑거(30)를 사용할 수 있다. 또한, 선택안으로서 도 4에 도시된 와이어 본드(48)는 열 확산기(40)를 다이(36)상의 위치에 전기적으로 결합시킨다. 예를 들어, 와이어 본드(48)는 열 확산기(40)를 다이(36)에 전기적으로 접지시키는데 사용될 수 있다. 열 확산기(40)의 형상부(41)는 선택적인 와이어 본드를 용이하게 부착할 수 있는 위치로서 기능한다.
도 5는 캡슐화 물질(50; encapsulating material)이 적층 다이(36, 28), 열 확산기(40) 및 와이어 본드(44, 46, 및 48)의 위로 증착되어 있는 디바이스(20)의일실시예를 도시한다. 캡슐화 물질(50)은 예를 들어, 성형된 플라스틱(molded plastic) 또는 증착된 액적 물질(liquid deposited glob material)과 같이 집적 회로에 적합한 임의의 형태의 물질일 수 있다는 점에 유의해야 한다. 또한, 캡슐화 물질(50)의 상부면은 열 확산기(40)의 상부면과 같은 높이로 형성되며, 열 확산기(40)의 상부면을 덮지 않는다는 점에 유의해야 한다. 또한, 상기 형상부(41)는 열 확산기(40)를 다이(36)의 상부에 고정하도록 기능하며, 디바이스(20)의 반복된 열 순환작동 이후에 열 확산기(40)가 캡슐화 물질(50)로부터 밀리는 것을 방지한다. 또한, 도시된 실시예에서, 캡슐화 물질(50)은 실질적으로 캐비티(21) 전체를 채운다.
도 6은 복수의 솔더 볼(52)이 복수의 솔더 패드(32)상에 형성되어 있는 디바이스(20)의 일실시예를 도시한다. 솔더 볼(52)은 솔더 볼(52)을 증착하는 종래의 기술들 중 한가지 기술을 사용하여 형성된다.
도 7은 디바이스(20)가 PCB(54)에 접속되어 있는 디바이스(20)의 일실시예를 도시한다. 도시된 실시예에서, 디바이스(20)를 PCB(54)에 부착하기 위해, 디바이스(20)가 회전 즉, 뒤집힌다는 점에 유의해야 한다. 그러나, 선택적인 실시예에서, 디바이스(20)는 그 형성 도중에 임의의 방식으로 배향될 수 있다. PCB(54)는 솔더 패드(32)의 위치에 대응하는 복수의 본드 패드(60)를 포함한다. 솔더 볼(52)은 가열 및 재유동되어 패드(60)에 대한 전기 접속부를 제공하고, 상기 패드(60)는 거기에 적용된 스크린 인쇄된 솔더 페이스트 등을 가질 수 있다. 또한, 솔더 접속부(56)는 열 확산기(40)와 PCB(54)상의 대응 패드(60) 사이에 형성된다.
열 확산기(40)는 디바이스(20)의 제 2 열 소산 통로를 제공한다. 디바이스(20)의 작동 중에, 열 확산기(40)를 통해 적어도 다이(36)의 일부분으로부터 열이 소산된다. 다이(36)에 의해 발생된 열을 소산시키기 위한 다이(28)에 대한 필요성은 감소되며, 그에 따라 적층된 다이 반도체 디바이스가 보다 큰 열 소산을 가지도록 한다.
기판(24) 내부의 트레이스 및 비아(via)(도시되지 않음)는 기판(24)의 다양한 부분들을 선택적으로 상호접속하는데 사용된다는 점에 유의해야 한다. 또한, 다이 부착 물질(26, 34, 및 38)은 예를 들어, 접착 테이프 또는 비-고형(non-solid) 접착제(예를 들어, 아교, 에폭시)와 같은 임의의 형태의 적절한 물질일 수 있다는 점에 유의해야 한다. 다이(28, 36)는 임의의 형태의 집적 회로, 반도체 디바이스, 또는 다른 형태의 전기적으로 능동인 기판일 수 있다. 본 발명의 선택적인 실시예는 패키지형 반도체 디바이스(20) 내부에 패키징된 임의의 개수의 다이(28, 36)를 가질 수 있다. 예를 들어, 선택적인 실시예는 패키지 디바이스(20) 내에 3개의 다이를 패키징할 수 있다. 다이(28, 36)의 사이즈 및 종횡비는 변경될 수 있다는 점에 유의해야 한다. 다이(28, 36)는 상기에 도시된 실시예에서는 열 확산기(22)의 캐비티(21) 내부에 위치된다는 점에 유의해야 한다. 그러나, 다른 실시예에서는, 다이(28) 및 다이(36)는 캐비티(21)를 가지지 않는 열 확산기상에 위치될 수 있다. 또한, 열 확산기(22)는 열 소산이 개선되도록 표면적을 증가시키기 위해 캐비티(21)의 반대쪽 측면이 패턴처리될 수 있다.
전술한 설명에서, 본 발명은 특정 실시예를 참조로 기술되었다. 그러나, 당업자라면, 하기의 청구범위에 기재된 바와 같은 본 발명의 범위로부터 일탈함이 없이 다양한 변형 및 변경이 취해질 수 있다는 것을 이해할 것이다. 예를 들어, 임의의 적절한 다이 부착 공정, 와이어 본드 공정, 솔더 볼 형성 공정 및 테이프 공정은 본 기술분야에 공지되어 있는 패키지 디바이스(20)의 형성에 사용될 수 있다. 결과적으로, 명세서 및 도면은 제한적인 것이라기 보다는 예시적인 것으로 고려되어야 하고, 상기 모든 변형은 본 발명의 범위 내에 포함되어야 한다. 이점, 다른 장점, 및 문제점에 대한 해법은 특정 실시예에 관해서 설명되었다. 그러나, 상기 이점, 장점, 및 문제점에 대한 해법과, 임의의 이점, 장점, 또는 발생하거나 주장되는 해법을 야기할 수 있는 임의의 요소(들)는 임의의 특허청구범위의 중요하거나, 필요하거나, 본질적인 양태 또는 요소로서 이해되지는 않는다.
본 발명에 의하면, 상부 다이에 열 확산기를 부착함으로써 열 소산을 개선한 적층 다이용 패키지형 반도체 디바이스가 제공되며, 상기 상부 다이에 부착된 열 확산기는 하부 다이를 지지하는데 사용되는 열 확산기를 보조한다. 상기 하부 열 확산기는 상기 디바이스의 높이를 감소시키기 위해 상기 적층 다이를 지지하는 캐비티를 구비한다. 상기 패키지형 디바이스가 인쇄 회로 기판(PCB)에 부착되면, 상기 상부 다이에 부착된 열 확산기는 상기 PCB와 접촉하고 상기 상부 다이의 작동에 의해 발생된 열을 감소시키는 직접적인 열 통로를 제공한다.

Claims (3)

  1. 제 1 열 확산기(22; heat spreader), 상기 제 1 열 확산기(22) 위에 놓이는 패키지 기판(24; package substrate), 및 상기 패키지 기판(24)을 통해 상기 제 1 열 확산기(22) 내로 연장되는 캐비티(21; cavity)를 갖는 패키지 디바이스를 제공하는 단계와,
    상기 캐비티(21) 내부에서 상기 제 1 열 확산기(22)에 제 1 다이(28)를 부착하는 단계와,
    상기 제 1 다이(28)에 제 2 열 확산기(40)를 부착하는 단계와,
    상기 제 1 다이(28)와 상기 패키지 기판(24) 사이에 복수의 전기 접속부(46)를 형성하는 단계와,
    상기 전기 접속부(46)들, 상기 제 1 다이(28) 및 상기 제 2 열 확산기(40)의 적어도 일부분을 캡슐화하는 단계를 포함하는 반도체 디바이스(20) 형성 방법.
  2. 제 1 열 확산기(22)와,
    상기 제 1 열 확산기(22) 내로 연장되는 캐비티(21)와,
    상기 캐비티(21) 내부의 제 1 반도체 다이(28)와,
    상기 제 1 반도체 다이(28) 위에 놓이는 제 2 열 확산기(40)를 포함하는 반도체 디바이스.
  3. 제 1 표면 및 제 2 표면을 가지며, 상기 제 1 표면 내부에 능동 회로를 포함하는 반도체 다이(36)와,
    상기 반도체 다이(36)의 상기 제 1 표면에 접속되는 열 확산기(40)를 포함하는 반도체 디바이스.
KR1020030007424A 2002-02-07 2003-02-06 패키지형 반도체 디바이스 및 그 형성 방법 KR100995478B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/072,167 2002-02-07
US10/072,167 US6858932B2 (en) 2002-02-07 2002-02-07 Packaged semiconductor device and method of formation

Publications (2)

Publication Number Publication Date
KR20030067542A true KR20030067542A (ko) 2003-08-14
KR100995478B1 KR100995478B1 (ko) 2010-11-22

Family

ID=27610553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007424A KR100995478B1 (ko) 2002-02-07 2003-02-06 패키지형 반도체 디바이스 및 그 형성 방법

Country Status (5)

Country Link
US (1) US6858932B2 (ko)
EP (1) EP1335426A3 (ko)
JP (1) JP4653383B2 (ko)
KR (1) KR100995478B1 (ko)
CN (2) CN101150098B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US6794748B1 (en) * 2003-04-22 2004-09-21 Intel Corporation Substrate-less microelectronic package
US7190068B2 (en) * 2004-06-25 2007-03-13 Intel Corporation Bottom heat spreader
US7071556B2 (en) * 2004-09-10 2006-07-04 Jinghui Mu Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR100700936B1 (ko) * 2006-01-25 2007-03-28 삼성전자주식회사 냉각 장치 및 이를 갖는 메모리 모듈
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US20090039524A1 (en) * 2007-08-08 2009-02-12 Texas Instruments Incorporated Methods and apparatus to support an overhanging region of a stacked die
US8472190B2 (en) * 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
KR20170001238A (ko) * 2015-06-26 2017-01-04 에스케이하이닉스 주식회사 계단형 기판을 포함하는 반도체 패키지
US10741534B2 (en) * 2018-09-28 2020-08-11 Intel Corporation Multi-die microelectronic device with integral heat spreader

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232651A (ja) * 1985-04-09 1986-10-16 Seiko Epson Corp 半導体実装方法
JP2660732B2 (ja) * 1989-01-09 1997-10-08 株式会社日立製作所 半導体装置
JPH0458539A (ja) * 1990-06-27 1992-02-25 Mitsubishi Electric Corp 混成集積回路装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5468994A (en) 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
JP2591499B2 (ja) * 1994-10-21 1997-03-19 日本電気株式会社 半導体装置
JP2636777B2 (ja) 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JPH0917919A (ja) 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US5844168A (en) 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
JPH0992748A (ja) * 1995-09-21 1997-04-04 Mitsubishi Materials Corp 半導体素子用パッケージ
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
US5919329A (en) 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3610769B2 (ja) * 1998-03-25 2005-01-19 イビデン株式会社 多層電子部品搭載用基板
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP2000174180A (ja) * 1998-12-02 2000-06-23 Shibafu Engineering Kk 半導体装置
JP3512657B2 (ja) 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
JP3344362B2 (ja) * 1999-05-07 2002-11-11 日本電気株式会社 フィルムキャリア型半導体装置
JP2000332160A (ja) * 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
JP3589109B2 (ja) * 1999-08-27 2004-11-17 日立電線株式会社 スティフナ付きｔａｂテープおよびｂｇａパッケージ
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
JP4253992B2 (ja) 2000-03-16 2009-04-15 株式会社デンソー 樹脂封止型半導体装置
JP2001267476A (ja) * 2000-03-17 2001-09-28 Aronshiya:Kk 半導体パッケージ用ヒートスプレッダの製造方法
TW466723B (en) * 2000-12-01 2001-12-01 Siliconware Precision Industries Co Ltd Super thin package having high heat-dissipation property

Also Published As

Publication number Publication date
CN101150098B (zh) 2011-11-23
CN101150098A (zh) 2008-03-26
EP1335426A2 (en) 2003-08-13
KR100995478B1 (ko) 2010-11-22
US20030148554A1 (en) 2003-08-07
JP2003243565A (ja) 2003-08-29
CN1437233A (zh) 2003-08-20
CN1319138C (zh) 2007-05-30
EP1335426A3 (en) 2008-07-30
US6858932B2 (en) 2005-02-22
JP4653383B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
KR100260997B1 (ko) 반도체패키지
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7960827B1 (en) Thermal via heat spreader package and method
US6236109B1 (en) Multi-chip chip scale package
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US5693572A (en) Ball grid array integrated circuit package with high thermal conductivity
US5834839A (en) Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR20050064144A (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
KR20050077866A (ko) 열방출형 반도체 패키지 및 그 제조방법
KR100995478B1 (ko) 패키지형 반도체 디바이스 및 그 형성 방법
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
CN110364513A (zh) 半导体芯片和包括半导体芯片的半导体封装
US6750397B2 (en) Thermally enhanced semiconductor build-up package
US8031484B2 (en) IC packages with internal heat dissipation structures
KR20020043395A (ko) 반도체 패키지
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
EP0676806B1 (en) Ball grid array intergrated circuit package with high thermal conductivity
KR20080067891A (ko) 멀티 칩 패키지
KR100674411B1 (ko) 코어볼을 이용한 반도체 패키지 및 그 제조방법
KR100708050B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151027

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee