JP4320841B2 - 複合リードフレームおよびそれを用いた半導体装置 - Google Patents
複合リードフレームおよびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP4320841B2 JP4320841B2 JP14103999A JP14103999A JP4320841B2 JP 4320841 B2 JP4320841 B2 JP 4320841B2 JP 14103999 A JP14103999 A JP 14103999A JP 14103999 A JP14103999 A JP 14103999A JP 4320841 B2 JP4320841 B2 JP 4320841B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- lead frame
- wiring pattern
- glass transition
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、リードフレーム、特に配線基板とリードフレームを組み合わせて構成する複合リードフレームおよびそれを用いた半導体装置に関するものである。
【0002】
【従来の技術】
最近、ICチップの小型化に伴って、リードフレームのダイパッドに搭載する半導体チップの電極と、リードフレームのインナーリードとを接続するワイヤボンディングのピッチが狭ピッチ化の傾向にある。
【0003】
従来の技術による複合リードフレームとしては、ワイヤボンディングの狭ピッチ化に対処するために、リードフレームのダイパッドと、ダイパッドに搭載する半導体チップの間に、中継用の配線層を設ける構成の複合リードフレームが提案されている。
【0004】
また、特開平5―152353号公報には、半導体素子搭載用基板として、配線層の貼り合せに、接着剤として貼り合せ温度が200℃以下、200℃以上における弾性係数が1×109 ダイン/cm2 以上、Tgが190℃以上の高Tg、高弾性率の低温貼付型接着剤を用いる技術が記載されている。
【0005】
図5は、従来の複合リードフレームの構成を示している。
この複合リードフレームは、ダイパッド13、アウターリード12、インナーリード11を有するリードフレーム10と、ダイパッド13の上に配置された配線基板15とを備えている。ダイパッド13の上に配置された配線基板15は、ダイパッド13に接着される熱硬化性の下側接着剤層19、ポリイミドフィルム絶縁層18、熱硬化性の上側接着剤層17、配線パターン16を有している。
また、この配線基板を用いた半導体装置は、ダイパッドに搭載される半導体チップの電極と配線基板の配線パターンとの間、ならびに配線基板の配線パターンとリードフレームのインナーリードとの間を、それぞれ、ボンディングワイヤにより接続することにより構成される。
なお、配線基板の配線パターンと半導体チップの電極とのワイヤボンディング、および配線パターンとリードフレームのインナーリードとのワイヤボンディングは、通常、複合リードフレームに半導体チップを搭載したのちのワイヤボンディング工程のときに行われている。
【0006】
図6は、従来の複合リードフレーム(図5)の製造工程を示している。
まず、Cu箔をエポキシ系の熱硬化性接着剤を用いて絶縁層としてのポリイミドフィルムに貼り付けてラミネートする。その後、接着剤を硬化させるためにキュアする。このようにして得られたCu箔とポリイミドフィルムの積層フィルムのCu箔に、所定のパターンのレジストを塗布し、露光、現像、エッチングを施こし、エッチング後のパターンにNiおよびAuめっきを行う。その後、積層フィルムのポリイミドフィルムの面に、熱硬化性接着剤フィルムを貼り付けてラミネートする。そして所定の形状に金型を用いて打ち抜き、この打ち抜かれた接着剤フィルム付きの積層フィルムをリードフレームのダイパッドの所定の位置に位置合わせして貼り付け、接着剤硬化のためにキュアを行うことにより複合リードフレームの製造が完了する。
【0007】
【発明が解決しようとする課題】
しかし、従来の複合リードフレームによると、エポキシ系の熱硬化性接着剤を用いて配線基板をダイパッドに貼り付けた場合、貼り付けた後に接着剤を硬化させるためのキュア工程が必要となる。キュア工程の際に接着剤から発生するガスによって配線パターンのめっき面が汚染され、ワイヤボンディング性に影響を及ぼしており、キュア後にめっき面の汚染を除去するためのプラズマ洗浄を行う必要が生じている。
また、ラミネートした積層フィルムを打ち抜きして個片にした配線基板を、リードフレームのダイパッドに貼り付ける場合、リードフレームと配線基板との精密な位置合わせのために画像処理の必要があり、製造装置が高価になるという問題があった。
【0008】
さらに、従来の複合リードフレームを用いた半導体装置によると、半導体チップを搭載したのちに行うボンディング工程、すなわち、配線基板の配線パターンとインナーリードとのワイヤボンディング、および配線パターンと半導体チップの電極とのワイヤボンディングにおいて、インナーリード先端の材料の厚さを、例えば、0.15mmとすると、半導体チップを搭載する製造装置の工程能力の関係からインナーリード先端のピッチは、0.18mm程度の制限を受け、インナーリード先端の狭ピッチ化には限界があるという課題があった。
また、エポキシ系の熱硬化性接着剤は、高温での弾性率が低いためワイヤボンディングが困難であるという問題があった。
【0009】
それ故、本発明の目的は、ワイヤボンディング作業に必要な接着特性を有し、狭ピッチのワイヤボンディングを実現できる複合リードフレームおよびそれを用いた半導体装置を提供することにある。
【0010】
また、本発明の他の目的は、製造が容易で高価な装置を必要としない複合リードフレームを提供することにある。
【0011】
【課題を解決するための手段】
この発明は、上記の目的を達成するため、インナーリード、アウターリード、およびダイパッドを有するリードフレームと、ポリイミドフィルムにより構成されるフィルム絶縁層を、前記ダイパッドに接着されるガラス転移温度(Tg)が200〜230℃を超える熱可塑性の接着剤により構成される下側接着剤層と、前記フィルム絶縁層上に形成されるガラス転移温度(Tg)が180℃を超える熱可塑性の接着剤により構成される上側接着剤層とで挟むことにより前記下側接着剤層と前記上側接着剤とのガラス転移温度(Tg)を異なるように組み合わせ、かつ前記下側接着剤層の前記ガラス転移温度(Tg)よりも低く前記上側接着剤層の前記ガラス転移温度(Tg)よりも高い温度でアニールすることによりラミネートして形成されると共に、前記上側接着剤層の上に形成された配線パターンを有する積層フィルムを金型で打ち抜いて形成された配線基板とを備え、前記配線パターンは、Cu箔に配線パターンのエッチングをしたのちに施されたNiめっきおよびAuめっきを有していることを特徴とする複合リードフレームを提供する。
【0012】
また、この発明は、上記の目的を達成するため、インナーリード、アウターリード、およびダイパッドを有するリードフレームと、ポリイミドフィルムにより構成されるフィルム絶縁層を、前記ダイパッドに接着されるガラス転移温度(Tg)が200〜230℃を超える熱可塑性の接着剤により構成される下側接着剤層と、前記フィルム絶縁層上に形成されるガラス転移温度(Tg)が180℃を超える熱可塑性の接着剤により構成される上側接着剤層とで挟むことにより前記下側接着剤層と前記上側接着剤とのガラス転移温度(Tg)を異なるように組み合わせ、かつ前記下側接着剤層の前記ガラス転移温度(Tg)よりも低く前記上側接着剤層の前記ガラス転移温度(Tg)よりも高い温度でアニールすることによりラミネートして形成されると共に、前記上側接着剤層の上に形成された配線パターンを有する積層フィルムを金型で打ち抜いて形成された配線基板と、前記リードフレームの前記ダイパッド上に搭載され、電極を有する半導体チップとを備え、前記配線パターンは、Cu箔に配線パターンのエッチングをしたのちに施されたNiめっきおよびAuめっきを有し、前記半導体チップの前記電極と前記配線基板の前記配線パターンとが、ボンディングワイヤにより接続され、前記配線基板の前記配線パターンと前記リードフレームの前記インナーリードとが、ボンディングワイヤにより接続されることにより構成されていることを特徴とする半導体装置を提供する。
【0013】
【発明の実施の形態】
図1は、本発明の実施の形態による複合リードフレームを示している。その構成は、ダイパッド13、アウターリード12、インナーリード11を有するリードフレーム10と、ダイパッド13の上に配置された配線基板5とを備えている。ダイパッド13の上に配置された配線基板5は、熱可塑性の下側接着剤層9、ポリイミドフィルム絶縁層8、熱可塑性の上側接着剤層7、配線パターン6を有している。
配線基板5の配線パターン6としては、ワイヤボンディングの狭ピッチ化のために、例えば、18μm厚さのCu箔をエッチングして配線パターン6を形成することにより、狭ピッチの配線パターン6を有する中継用の配線基板5を構成することができ、所望の複合リードフレームを得ることができる。
なお、配線基板5の配線パターン6と半導体チップの電極とのワイヤボンディング、および配線パターン6とリードフレーム10のインナーリード11とのワイヤボンディングは、通常、複合リードフレームに半導体チップを搭載したのちのワイヤボンディング工程のときに行われる。
【0014】
図2は、本発明の実施の形態による複合リードフレームの配線基板の構成を示している。配線基板5は、熱可塑性の下側接着剤層9、ポリイミドフィルム絶縁層8、熱可塑性の上側接着剤層7、配線パターン6を有しており、下側接着剤層9はポリイミドフィルム絶縁層8に接着されており、上側接着剤層7はポリイミドフィルム絶縁層8と配線パターン6に、それぞれ接着されている。
【0015】
図3は、本発明の実施の形態による複合リードフレーム(図1)の製造工程を示している。
まず、Cu箔の片面に熱可塑性の接着剤層(Tg192℃)を塗布する。ポリイミドフィルムの片面にも熱可塑性の接着剤層(Tg192℃)を塗布し、他の片面には熱可塑性の接着剤層(Tg233℃)を塗布したのち、Cu箔の接着剤層(Tg192℃)とポリイミドフィルムの接着剤層(Tg192℃)とを貼り付けて、接着剤層(Tg192℃)をアニール(約200℃)し、ラミネートすることにより、Cu箔とポリイミドフィルムの積層フィルムが作成される。
Cu箔とポリイミドフィルムの積層フィルムは、Cu箔にレジストを塗布し、露光、現像、エッチングを施こし、エッチング後のパターンにNiおよびAuめっきを行う。その後、積層フィルムは、所定の形状に金型を用いて打ち抜く。この打ち抜かれた接着剤フィルム付きの積層フィルムをリードフレームのダイパッドの所定の位置に位置合わせして貼り付けて、実施の形態による所定の複合リードフレームの製造が完了する。
【0016】
図4は、本発明の実施の形態による複合リードフレームを使用した半導体装置の概要を示している(特に半導体チップと配線基板は略図)。
この複合リードフレームは、インナーリード11、アウターリード12、ダイパッド13を有するリードフレーム10と、ダイパッド13の上に接着されている配線基板5を有している。電極2を有する半導体チップ1は、複合リードフレームのダイパッド13に搭載されている。
複合リードフレームに搭載された半導体チップ1の電極2と配線パターン6は、ボンディングワイヤ3(Auワイヤ)によって接続され、配線パターン6とインナーリード11は、ボンディングワイヤ4(Auワイヤ)によって接続され、半導体装置を構成している。なお、インナーリード11と配線基板5の配線パターン6とのワイヤボンディング、および配線パターン6と半導体チップ1の電極2とのワイヤボンディングは、複合リードフレームに半導体チップ1を搭載したのちのワイヤボンディング工程のときに行われる。
【0017】
本発明の実施の形態によると、Cu箔の片面に塗布した熱可塑性の接着剤層(Tg192℃)と、ポリイミドフィルムの片面に塗布した熱可塑性の接着剤層(Tg192℃)とを貼り付けた後は、アニール(約200℃)によりラミネートし積層フィルムにすることができるから、貼り付けた後のキュアは不要となる。また、積層フィルムのポリイミドフィルムの他の片面には、熱可塑性の接着剤層(Tg233℃)を有するから、この積層フィルムを、所定の形状に金型を用いて打ち抜いて配線基板に仕上げることができ、さらに、この配線基板をリードフレームのダイパッドに貼り付けた後のキュアも不要である。しかも、キュアによるアウトガスの発生や汚染もないので、ワイヤボンディング性の低下という影響は無くなる。
【0018】
本発明の実施の形態においては、配線基板とダイパッドを貼り付ける接着剤層のガラス転移温度(Tg)は180℃を超える温度が望まれる。接着剤のTgが180℃以上の温度が必要である根拠は、一般的にワイヤボンディングが180℃程度に近い温度で行われることが多いためである。もし、ガラス転移温度(Tg)が180℃未満のTgの接着剤を使用した場合、ワイヤボンディング時の温度によって接着剤の弾性率が低くなり、180℃程度に近い温度で行なうワイヤボンディングに支障を来したり、不可能になったりするためである。しかし、余りにも接着剤のTgが高すぎると(例えば250〜300℃以上)、配線基板をダイパッドに貼り付けるときの温度を高くする必要があり、貼り付けが困難になるので、接着剤のTgは適性な温度範囲に選定することが望まれる。
【0019】
本発明の実施の形態によると、Cu箔の片面に塗布した熱可塑性の接着剤層(Tg192℃)と、ポリイミドフィルムの片面に塗布した熱可塑性の接着剤層(Tg192℃)と、ポリイミドフィルムの他の片面に塗布した積層フィルムの熱可塑性の接着剤層(Tg233℃)は、いずれもガラス転移温度(Tg)が180℃を超えているので、ワイヤホンディングを行うときの温度(例えば180℃に近い温度)による影響は十分に避けられる。
【0020】
また、本発明の実施の形態において、フィルム絶縁層上に設けられた上側接着剤層は、ガラス転移温度(Tg)が180℃を超える熱可塑性の接着剤により構成し、リードフレームのダイパッドに接着される下側接着剤層は、ガラス転移温度(Tg)が200〜230℃を超える熱可塑性の接着剤によって構成する等、上側接着剤層と下側接着剤層とのガラス転移温度(Tg)を異なるように組み合わせるなどの選択も可能である。
【0021】
本発明の実施の形態において、配線基板の製造は、連続したテープに形成する方法ではなく、シート状に形成して個片に打ち抜いて、打ち抜き個片をリードフレームのダイパッドに貼り付けることもできる。また、配線基板をダイパッドに貼り付ける場合、ラミネートによって貼り付けることもできる。
【0022】
【実施例】
厚さ18μmのCu箔の片面に厚さ5μmの熱可塑性の接着剤層(Tg192℃)を塗布する。また、フィルム絶縁層として厚さ50μmのユーピレックス(宇部興産製、商品名)の片面には、厚さ5μmの熱可塑性の接着剤層(Tg192℃)を塗布し、ユーピレックスの反対側の片面には熱可塑性の接着剤層(Tg233℃)を塗布した。つぎにCu箔の接着剤層(Tg192℃)と、フィルム絶縁層の接着剤層(Tg192℃)の両者の接着剤層同士を、接着するように重ねてラミネータによってラミネートした。ラミネート後に両者の接着剤層の界面の接着力を上げるために、接着剤層のガラス転移温度(Tg192℃)以上の温度(約200℃)で加熱処理(アニール)して、積層フィルムを得た。
この積層フィルムを幅35mmにスリット後、両脇にスプロケットホールを打ち抜きによって形成し、積層フィルムのCu箔にレジスト塗布、配線パターン露光、現像、エッチング、NiとAuのめっきを順次行なって、連続した配線パターンが形成された配線基板用テープを製作した。めっきは電気めっきによって施こされ、Niめっきは厚さ15μm、Auめっきは厚さ1.1μmに仕上げられている。
一方のリードフレームは、厚さ0.125mmの42合金をエッチングによって製作した。ピン数は48ピンである。インナーリードの先端に厚さ3μmのAg電気めっきを行なった。
配線パターンが形成されている配線基板用テープを、金型によって所定の形状に打ち抜くと同時に、打ち抜きによって構成された配線基板を、加熱されたヒートブロック上にセットされたリードフレームのダイパッドの上に貼り付けて、所定の複合リードフレームを構成した。打ち抜かれた配線基板とダイパッドとの位置合わせは、予め配線基板用テープの両脇に形成されたスプロケットホールをガイドとして正確に行われた。
【0023】
また、実施例の複合リードフレームは、リードフレームのダイパッドに半導体チップを搭載し、半導体チップの電極と配線パターンの間、およびリードフレームのインナーリードと配線パターンとの間を結んで、それぞれワイヤホンディングを行なった。ボンディングワイヤは直径25μmのAu線を使用し、ワイヤボンディング温度は200℃である。(通常の生産ラインのワイヤボンディング温度は180℃に近い温度であるが、実施例では苛酷な試験とするためにワイヤボンディング温度は200℃で行なった。)
【0024】
【比較例】
比較のために、従来の技術により積層フィルムを製作した。厚さ25μmのエポキシ系熱硬化性接着剤フィルムをラミネートした厚さ50μmのポリイミドテープを、厚さ18μmのCu箔にラミネートし、100〜150℃で15hキュアして積層フィルムを得た。この積層フィルムの両脇にスプロケットホ―ルを打ち抜きによって形成したのち、積層フィルムのCu箔にレジスト塗布、配線パターン露光、現像、エッチング、NiとAuのめっきを順次行い、連続した配線パターンが形成されたテープを製作した。めっきは、電気めっきによって施こされ、Niめっきは厚さ1.5μm、Auめっきは厚さ1.1μmである。さらにポリイミドテープに厚さ20μmのエポキシ系熱硬化性接着剤フィルムをラミネートして配線基板用テープを得た。
つぎに、配線基板用テープを打ち抜くと同時に、リードフレームにダイパッドに貼り付けた。打ち抜き、貼付方法は実施例の場合と同じである。このあと配線基板が貼り付けられたリードフレームは100〜150℃で15hキュアして、所定の複合リードフレームを構成した。
また、複合リードフレームは、リードフレームのダイパッドに半導体チップを搭載し、半導体チップの電極と配線パターンの間、およびリードフレームのインナーリードと配線パターンとの間を結んで、それぞれ、ワイヤホンディングを行なった。ボンディングワイヤは直径25μmのAu線を使用し、ワイヤボンディング温度は180℃に近い温度である。なお。念のためにワイヤボンディング温度は200℃でも行なったが、評価結果は180℃ワイヤボンディング温度の場合と差異はなかった。
【0025】
表1は、実施例と比較例のワイヤボンディングの特性結果を示しており、ワイヤボンディングの不良率と、オージエピーク強度比(IAu/IC=数値の高い方が優れている)により、その優劣を表わしている。
オージエピーク強度比は、配線基板のポンディングパッド部をオージエ分析によって得られたCピーク強度(IC)とAuピーク強度(IAu)の比(IC/IAu)で示している。
表1を見ると、ワイヤボンディング特性は、比較例よりも実施例のリードフレームの方が優れている。また、ボンディングパッド部のオージエピーク強度比(IAu/IC)も、実施例よりも比較例のIC/IAuが低いことが判る。
Arプラズマクリーニングは、配線基板のボンディングパッドに実施した後にワイヤボンディングした結果で示している。Arプラズマクリーニングの有無では、比較例はArプラズマクリーニングによりボンディングパッド表面の汚染は除去されるが、ワイヤボンディング性が実施例よりも劣っている。これは配線基板とダイパッドの接着に用いた接着剤層の耐熱性が、実施例に比べて、比較例の方が低いことに起因している。
【0026】
【表1】
【0027】
【発明の効果】
本発明の複合リードフレームおよびそれを用いた半導体装置によると、配線パターンの接着、およびダイパッドへの接着には熱可塑性接着剤を使用したことにより、配線基板をダイパッドへ接着した後のキュア工程が不要になって工程の簡素化が図れるという効果がある。このため、キュア工程特有のアウトガスの発生は無く、配線パターンのめっき面は清浄に保持されるので、その後に行う配線パターンとインナーリード、および配線パターンと半導体チップの電極とのワイヤボンディングを強固に行うことができ、ワイヤボンディング性の低下が防止できるという効果がある。
【0028】
また、本発明の複合リードフレームおよびそれを用いた半導体装置によると、配線パターンの接着、およびダイパッドへの接着には、ガラス転移温度(Tg)が180℃を超える温度の熱可塑性接着剤を使用しているので、ワイヤホンディング(180℃に近い温度)時の熱可塑性接着剤への影響は回避され、結果的にワイヤボンディングによって接着性は劣化しないという効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態による複合リードフレームの構成を示す断面説明図。
【図2】本発明の実施の形態による複合リードフレームに使用される配線基板の構成を示す断面図。
【図3】本発明の実施の形態による複合リードフレームの製造工程を示す説明図。
【図4】本発明の実施の形態による半導体装置の構成の概要を示す平面説明図。
【図5】従来の技術による複合リードフレームの構成を示す断面説明図。
【図6】従来の技術による複合リードフレームの製造工程を示す説明図。
【符号の説明】
1 半導体チップ
2 電極
3 ボンディングワイヤ(Auワイヤ)
4 ボンディングワイヤ(Auワイヤ)
5 配線基板
6 配線パターン
7 熱可塑性の上側接着剤層
8 ポリイミドフィルム絶縁層
9 熱可塑性の下側接着剤層
10 リードフレーム
11 インナーリード
12 アウターリード
13 ダイパッド
15 配線基板
16 配線パターン
17 熱硬化性の上側接着剤層
18 ポリイミドフィルム絶縁層
19 熱硬化性の下側接着剤層
Claims (2)
- インナーリード、アウターリード、およびダイパッドを有するリードフレームと、
ポリイミドフィルムにより構成されるフィルム絶縁層を、前記ダイパッドに接着されるガラス転移温度(Tg)が200〜230℃を超える熱可塑性の接着剤により構成される下側接着剤層と、前記フィルム絶縁層上に形成されるガラス転移温度(Tg)が180℃を超える熱可塑性の接着剤により構成される上側接着剤層とで挟むことにより前記下側接着剤層と前記上側接着剤とのガラス転移温度(Tg)を異なるように組み合わせ、かつ前記下側接着剤層の前記ガラス転移温度(Tg)よりも低く前記上側接着剤層の前記ガラス転移温度(Tg)よりも高い温度でアニールすることによりラミネートして形成されると共に、前記上側接着剤層の上に形成された配線パターンを有する積層フィルムを金型で打ち抜いて形成された配線基板とを備え、
前記配線パターンは、Cu箔に配線パターンのエッチングをしたのちに施されたNiめっきおよびAuめっきを有していることを特徴とする複合リードフレーム。 - インナーリード、アウターリード、およびダイパッドを有するリードフレームと、
ポリイミドフィルムにより構成されるフィルム絶縁層を、前記ダイパッドに接着されるガラス転移温度(Tg)が200〜230℃を超える熱可塑性の接着剤により構成される下側接着剤層と、前記フィルム絶縁層上に形成されるガラス転移温度(Tg)が180℃を超える熱可塑性の接着剤により構成される上側接着剤層とで挟むことにより前記下側接着剤層と前記上側接着剤とのガラス転移温度(Tg)を異なるように組み合わせ、かつ前記下側接着剤層の前記ガラス転移温度(Tg)よりも低く前記上側接着剤層の前記ガラス転移温度(Tg)よりも高い温度でアニールすることによりラミネートして形成されると共に、前記上側接着剤層の上に形成された配線パターンを有する積層フィルムを金型で打ち抜いて形成された配線基板と、
前記リードフレームの前記ダイパッド上に搭載され、電極を有する半導体チップとを備え、
前記配線パターンは、Cu箔に配線パターンのエッチングをしたのちに施されたNiめっきおよびAuめっきを有し、
前記半導体チップの前記電極と前記配線基板の前記配線パターンとが、ボンディングワイヤにより接続され、
前記配線基板の前記配線パターンと前記リードフレームの前記インナーリードとが、ボンディングワイヤにより接続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14103999A JP4320841B2 (ja) | 1999-05-21 | 1999-05-21 | 複合リードフレームおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14103999A JP4320841B2 (ja) | 1999-05-21 | 1999-05-21 | 複合リードフレームおよびそれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000332187A JP2000332187A (ja) | 2000-11-30 |
JP4320841B2 true JP4320841B2 (ja) | 2009-08-26 |
Family
ID=15282827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14103999A Expired - Fee Related JP4320841B2 (ja) | 1999-05-21 | 1999-05-21 | 複合リードフレームおよびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4320841B2 (ja) |
-
1999
- 1999-05-21 JP JP14103999A patent/JP4320841B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000332187A (ja) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
JP4052915B2 (ja) | 回路装置の製造方法 | |
WO2013021750A1 (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
JP2004119726A (ja) | 回路装置の製造方法 | |
JP5003812B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
JP2004119727A (ja) | 回路装置の製造方法 | |
JP2003007918A (ja) | 回路装置の製造方法 | |
KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
JP4970388B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010080889A (ja) | リードフレーム及びその製造方法 | |
JPH10214921A (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
JP4086607B2 (ja) | 回路装置の製造方法 | |
JP4679000B2 (ja) | 板状体 | |
JP4320841B2 (ja) | 複合リードフレームおよびそれを用いた半導体装置 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP4663172B2 (ja) | 半導体装置の製造方法 | |
JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
JP2005123493A (ja) | 配線基板及び素子実装基板 | |
JP4605177B2 (ja) | 半導体搭載基板 | |
JP4073294B2 (ja) | 回路装置の製造方法 | |
JP2002299387A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JP2016025096A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090525 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |