CN107416758A - 一种mems器件及制备方法、电子装置 - Google Patents

一种mems器件及制备方法、电子装置 Download PDF

Info

Publication number
CN107416758A
CN107416758A CN201610349550.3A CN201610349550A CN107416758A CN 107416758 A CN107416758 A CN 107416758A CN 201610349550 A CN201610349550 A CN 201610349550A CN 107416758 A CN107416758 A CN 107416758A
Authority
CN
China
Prior art keywords
dielectric layer
interlayer dielectric
layer
wafer
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610349550.3A
Other languages
English (en)
Other versions
CN107416758B (zh
Inventor
伏广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610349550.3A priority Critical patent/CN107416758B/zh
Publication of CN107416758A publication Critical patent/CN107416758A/zh
Application granted granted Critical
Publication of CN107416758B publication Critical patent/CN107416758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种MEMS器件及制备方法、电子装置。所述方法包括：提供第一晶圆，在所述第一晶圆上堆叠形成有第一层间介电层和接合材料层；图案化所述接合材料层，以在所述第一晶圆上形成接合环并露出部分所述第一层间介电层；沉积第二层间介电层，以覆盖所述接合环和露出的所述第一层间介电层；图案化所述第二层间介电层和所述第一层间介电层，以在所述接合环的两侧形成阻挡侧墙，所述阻挡侧墙与所述接合环之间具有开口间隔。所述方法可以严格控制所述阻挡侧墙与所述接合环顶部表面的高度差，以获得更大的工艺余裕，以避免后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。

Description

一种MEMS器件及制备方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种MEMS器件及制备方法、电子装置。
背景技术
对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元。
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术。
其中，微电子机械系统(MEMS)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
在MEMS领域中，现有技术MEMS的制备过程以及封装过程通常包括Al-Ge键合的工艺，以实现上下两个晶圆的接合，在接合过程中所述Al-Ge会溢出，形成凸起的球缺陷，从而导致MEMS器件功能失效，同时会导致MEMS器件的可靠性降低。
为了解决该问题，现有的方法是在Al层的周围形成特殊的凸起结构，以防止所述Al-Ge合金的溢出，但是所述设置会导致后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。
因此需要对目前所述MEMS器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种MEMS器件的制备方法，所述方法包括：
提供第一晶圆，在所述第一晶圆上堆叠形成有第一层间介电层和接合材料层；
图案化所述接合材料层，以在所述第一晶圆上形成接合环并露出部分所述第一层间介电层；
沉积第二层间介电层，以覆盖所述接合环和露出的所述第一层间介电层；
图案化所述第二层间介电层和所述第一层间介电层，以在所述接合环的两侧形成阻挡侧墙，所述阻挡侧墙与所述接合环之间具有开口间隔。
可选地，所述阻挡侧墙的顶部表面与所述接合环的顶部表面的高度差为0.25um以上。
可选地，在沉积第二层间介电层之前还进一步包括蚀刻所述第一层间介电层至所述第一晶圆的步骤。
可选地，当所述第一层间介电层的厚度小于2000埃时，蚀刻所述接合材料层至所述第一层间介电层，所述第一层间介电层剩余的厚度为300-500埃。
可选地，所述接合材料层包括堆叠的Ge层和Al层、或堆叠的Ge层和Cu层；
其中，所述Ge层的厚度为500-1000埃，所述Al层的厚度为8000-10000埃。
可选地，在所述Al层或所述Cu层的下方还设置有TiN层，所述TiN层的厚度为350-400埃。
可选地，所述第二层间介电层的厚度为5000-7000埃。
可选地，图案化所述第二层间介电层的压力为70-90mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为140-160sccm，所述O2的气体流量为15-19sccm，所述C4F8的气体流量为12-18sccm。
可选地，图案化所述第二层间介电层的压力为160-200mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为400-600sccm，所述O2的气体流量为6-10sccm，所述CHF3的气体流量为30-50sccm。
可选地，所述方法还进一步包括：提供第二晶圆，以与所述第一晶圆接合为一体。
本发明还提供了一种MEMS器件，所述MEMS器件通过上述方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括上述的MEMS器件。
本发明为了解决现有技术中的问题，提供了一种MEMS器件的制备方法，在所述方法中在所述第一晶圆上形成有第一层间介电层和接合材料层；并根据所述第一层间介电层的厚度不同，选用不同的工艺，蚀刻部分或完全蚀刻去除所述接合环和所述侧墙之间的第一层间介电层，以严格控制所述阻挡侧墙与所述接合环顶部表面的高度差，以获得更大的工艺余裕，以避免后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。
本发明的MEMS器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述MEMS器件的制备工艺流程图；
图2a-2d示出了本发明所述MEMS器件的制备方法依次实施所获得结构的剖面示意图；
图3a-3e示出了本发明所述MEMS器件的制备方法依次实施所获得结构的剖面示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种MEMS器件的制备方法，其特征在于，所述方法包括：
提供第一晶圆，在所述第一晶圆上形成有第一层间介电层和接合材料层；
图案化所述接合材料层，以在所述第一晶圆上形成接合环并露出部分所述第一层间介电层；
沉积第二层间介电层，以覆盖所述接合环和露出的所述第一层间介电层；
图案化所述第二层间介电层，以在所述接合环的两侧形成阻挡侧墙，所述阻挡侧墙与所述接合环之间具有间隔。
其中，所述阻挡侧墙与所述接合环顶部表面的高度差S为0.25um以上，当所述阻挡侧墙与所述接合环顶部表面的高度差大于0.25um时既可以保证接合材料合金的溢出，又可以保证在晶圆接合之后的工艺中防止晶圆的脱落。
可选地，在本发明中由于所述接合材料层下方的所述第一介电层的厚度会影响所述阻挡侧墙与所述接合环顶部表面的高度差，因此当所述第一介电层的厚度不同时，需要执行不同的工艺，以保证所述阻挡侧墙与所述接合环顶部表面的高度差S大于0.25um。
例如，当所述第一层间介电层的厚度大于4000埃时，在沉积第二层间介电层之前还进一步包括蚀刻所述第一层间介电层至所述第一晶圆的步骤。
在该工艺过程中，所述晶圆被蚀刻损失的厚度为300-500埃，或者更少。
可选地，当所述第一层间介电层的厚度小于2000埃时，图案化所述接合材料层至所述第一层间介电层，其中，所述第一层间介电层剩余300-500埃。
可选地，在该过程中也可以蚀刻所述第一介电层至所述晶圆，所述晶圆被蚀刻损失的厚度为300-500埃，或者更少。
在本申请中为了克服所述接合材料的溢出和晶圆的脱落，将所述接合材料层做了改进，将目前工艺中由TIN-AlCu-TIN的叠层更换为Ge-AlCu-TIN的叠层。
此外，还对所述接合材料层的厚度做了进一步改进，目前工艺中叠层为TIN(375埃)-AlCu(9000埃)-TIN(375埃)，本申请中所述Ge层的厚度为500-1000埃，所述Al层的厚度为8000-10000埃，具体地，例如所述叠层为Ge(500-1000埃)-AlCu(9000埃)-TIN(375埃)。
可选地，图案化所述第二层间介电层的压力为70-90mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为140-160sccm，所述O2的气体流量为15-19sccm，所述C4F8的气体流量为12-18sccm。
进一步，图案化所述第二层间介电层的压力为80mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为150sccm，所述O2的气体流量为17sccm，所述C4F8的气体流量为15sccm，以用于对蚀刻所述第二层间介电层。
同时为了在蚀刻所述第二层间介电层的过程中减小对所述晶圆和所述接合材料层的损失，还可以设置压力为160-200mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为400-600sccm，所述O2的气体流量为6-10sccm，所述CHF3的气体流量为30-50sccm。
具体地，设置压力为180mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为500sccm，所述O2的气体流量为8sccm，所述CHF3的气体流量为40sccm。
本发明为了解决现有技术中的问题，提供了一种MEMS器件的制备方法，在所述方法中在所述第一晶圆上形成有第一层间介电层和接合材料层；并根据所述第一层间介电层的厚度不同，选用不同的工艺，蚀刻部分或完全蚀刻去除所述接合环和所述侧墙之间的第一层间介电层，以严格控制所述阻挡侧墙与所述接合环顶部表面的高度差，以获得更大的工艺余裕，以避免后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。
本发明的MEMS器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
实施例一
下面参考图1和图2a-2d对本发明的MEMS器件的制备方法做详细描述，图1示出了本发明所述MEMS器件的制备工艺流程图；图2a-2d示出了本发明所述MEMS器件的制备方法依次实施所获得结构的剖面示意图。
本发明提供一种MEMS器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供第一晶圆，在所述第一晶圆上堆叠形成有第一层间介电层和接合材料层；
步骤S2：图案化所述接合材料层，以在所述第一晶圆上形成接合环并露出部分所述第一层间介电层；
步骤S3：沉积第二层间介电层，以覆盖所述接合环和露出的所述第一层间介电层；
步骤S4：图案化所述第二层间介电层和所述第一层间介电层，以在所述接合环的两侧形成阻挡侧墙，所述阻挡侧墙与所述接合环之间具有开口间隔。
下面，对本发明的MEMS器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供第一晶圆201，在所述第一晶圆上形成有第一层间介电层202和接合材料层。
具体地，如图2a所示，其中所述第一晶圆201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述第一晶圆上可以形成有有源器件，例如CMOS及其互联结构，或者无源器件，或者MEMS器件等，并不局限于某一种。
其中，所述第一层间介电层202可以选用氧化物层，例如可以选用SiO2层。
在该实施例中，所述第一层间介电层的厚度小于2000埃但不仅仅局限于该厚度，本领域技术人员可以根据需要进行调整，以获得更好效果。
在该步骤中作为一种具体实施方式，沉积所述SiO2层时可以可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
在本申请中为了克服所述接合材料的溢出和晶圆的脱落，将所述接合材料层做了改进，将目前工艺中由TIN-AlCu-TIN的叠层更换为Ge-AlCu-TIN的叠层。
此外，还对所述接合材料层的厚度做了进一步改进，目前工艺中叠层为TIN(375埃)-AlCu(9000埃)-TIN(375埃)，本申请中所述Ge层204的厚度为500-1000埃，所述Al层203的厚度为8000-10000埃。
具体地，例如所述叠层为Ge(500-1000埃)-AlCu(9000埃)-TIN(375埃)。
执行步骤二，图案化所述接合材料层，以在所述第一晶圆上形成接合环并露出部分所述第一层间介电层。
具体地，如图2b所示，在该步骤中在所述接合材料层上形成有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层，或在所述掩膜层仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成接合环的图形，然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻接合材料层。
在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，可选地，在本发明所述N2的流量为30-300sccm，例如为50-100sccm。
在本发明中由于所述接合材料层下方的所述第一介电层的厚度会影响所述阻挡侧墙与所述接合环顶部表面的高度差，因此当所述第一介电层的厚度不同时，需要执行不同的工艺，以保证所述阻挡侧墙与所述接合环顶部表面的高度S差大于0.25um。
当所述第一层间介电层的厚度小于2000埃时，图案化所述接合材料层至所述第一层间介电层，其中，所述第一层间介电层剩余300-500埃。
可选地，在该过程中也可以蚀刻所述第一介电层至所述晶圆，所述晶圆被蚀刻损失的厚度为300-500埃，或者更少。
执行步骤三，沉积第二层间介电层205，以覆盖所述接合环和露出的所述第一层间介电层。
具体地，如图2c所示，在该步骤中所第二层间介电层205可以选用氧化物层，例如可以选用SiO2层。
在该实施例中，所述第二层间介电层205的厚度为5000-7000埃。
在该步骤中作为一种具体实施方式，沉积所述第二层间介电层205时可以可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
执行步骤四，图案化所述第二层间介电层和所述第一层间介电层，以在所述接合环的两侧形成阻挡侧墙，所述阻挡侧墙与所述接合环之间具有间隔。
具体地，如图2d所示，为了防止所述接合材料层溢出以及晶圆的脱落，在该步骤中图案化所述第二层间介电层，以去除所述接合材料层侧壁上的所述第二层间介电层，以在所述接合环的两侧形成开口或者凹槽，同时在所述接合环的两侧形成阻挡侧墙。
可选地，图案化所述第二层间介电层的压力为70-90mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为140-160sccm，所述O2的气体流量为15-19sccm，所述C4F8的气体流量为12-18sccm。
进一步，图案化所述第二层间介电层的压力为80mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为150sccm，所述O2的气体流量为17sccm，所述C4F8的气体流量为15sccm，以用于对蚀刻所述第二层间介电层。
同时为了在蚀刻所述第二层间介电层的过程中减小对所述晶圆和所述接合材料层的损失，还可以设置压力为160-200mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为400-600sccm，所述O2的气体流量为6-10sccm，所述CHF3的气体流量为30-50sccm。
具体地，设置压力为180mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为500sccm，所述O2的气体流量为8sccm，所述CHF3的气体流量为40sccm。
可选地，在该实施例中还可以将所述接合材料叠层中位于顶部的Ge层去除，以露出所述Al层203，以用于结合，当然所述Ge层也可以保留，可以根据实际需要进行选择。
至此，完成了本发明实施例的MEMS器件的制备方法的相关步骤的介绍。所述方法还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中的问题，提供了一种MEMS器件的制备方法，在所述方法中在所述第一晶圆上形成有第一层间介电层和接合材料层；并根据所述第一层间介电层的厚度不同，选用不同的工艺，蚀刻部分或完全蚀刻去除所述接合环和所述侧墙之间的第一层间介电层，以严格控制所述阻挡侧墙与所述接合环顶部表面的高度差，以获得更大的工艺余裕，以避免后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。
本发明的MEMS器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
实施例二
首先，执行步骤一，提供第一晶圆301，在所述第一晶圆上形成有第一层间介电层302和接合材料层。
具体地，如图3a所示，其中所述第一晶圆301可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述第一晶圆上可以形成有有源器件，例如CMOS及其互联结构，或者无源器件，或者MEMS器件等，并不局限于某一种。
其中，所述第一层间介电层302可以选用氧化物层，例如可以选用SiO2层。
在该实施例中，所述第一层间介电层的厚度大于4000埃但不仅仅局限于该厚度，本领域技术人员可以根据需要进行调整，以获得更好效果。
在该步骤中作为一种具体实施方式，沉积所述SiO2层时可以可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
在本申请中为了克服所述接合材料的溢出和晶圆的脱落，将所述接合材料层做了改进，将目前工艺中由TIN-AlCu-TIN的叠层更换为Ge-AlCu 3-TIN的叠层。
此外，还对所述接合材料层的厚度做了进一步改进，目前工艺中叠层为TIN(375埃)-AlCu(9000埃)-TIN(375埃)，本申请中所述Ge层304的厚度为500-1000埃，所述Al层303的厚度为8000-10000埃。
具体地，例如所述叠层为Ge(500-1000埃)-AlCu(9000埃)-TIN(375埃)。
执行步骤二，图案化所述接合材料层，以在所述第一晶圆上形成接合环并露出部分所述第一层间介电层。
具体地，如图3b所示，在该步骤中在所述接合材料层上形成有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层，或在所述掩膜层仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成接合环的图形，然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻接合材料层。
在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，可选地，在本发明所述N2的流量为30-300sccm，例如为50-100sccm。
在本发明中由于所述接合材料层下方的所述第一介电层的厚度会影响所述阻挡侧墙与所述接合环顶部表面的高度差，因此当所述第一介电层的厚度不同时，需要执行不同的工艺，以保证所述阻挡侧墙与所述接合环顶部表面的高度差S大于0.25um。
执行步骤三，蚀刻所述第一层间介电层至所述第一晶圆的步骤。
具体地，如图3c所示，在该步骤中由于所述第一层间介电层的厚度大于4000埃，为了保证所述阻挡侧墙与所述接合环顶部表面的高度差S大于0.25um时既可以保证接合材料合金的溢出，又可以保证在晶圆接合之后的工艺中防止晶圆的脱落。
在沉积第二层间介电层之前需要蚀刻所述第一层间介电层302至所述第一晶圆。
在该工艺过程中，所述晶圆被蚀刻损失的厚度为300-500埃，或者更少。
在该步骤中可以选用干法蚀刻或者湿法蚀刻，例如选用与所述晶圆和所述接合材料具有较大蚀刻选择比的方法。
执行步骤四，沉积第二层间介电层305，以覆盖所述接合环和露出的所述第一层间介电层。
具体地，如图3d所示，在该步骤中所第二层间介电层305可以选用氧化物层，例如可以选用SiO2层。
在该实施例中，所述第二层间介电层305的厚度为5000-7000埃。
在该步骤中作为一种具体实施方式，沉积所述第二层间介电层305时可以可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
执行步骤五，图案化所述第二层间介电层和所述第一层间介电层，以在所述接合环的两侧形成阻挡侧墙，所述阻挡侧墙与所述接合环之间具有间隔。
具体地，如图3e所示，为了防止所述接合材料层溢出以及晶圆的脱落，在该步骤中图案化所述第二层间介电层，以去除所述接合材料层侧壁上的所述第二层间介电层，以在所述接合环的两侧形成开口或者凹槽，同时在所述接合环的两侧形成阻挡侧墙。
可选地，图案化所述第二层间介电层的压力为70-90mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为140-160sccm，所述O2的气体流量为15-19sccm，所述C4F8的气体流量为12-18sccm。
进一步，图案化所述第二层间介电层的压力为80mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为150sccm，所述O2的气体流量为17sccm，所述C4F8的气体流量为15sccm，以用于对蚀刻所述第二层间介电层。
同时为了在蚀刻所述第二层间介电层的过程中减小对所述晶圆和所述接合材料层的损失，还可以设置压力为160-200mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为400-600sccm，所述O2的气体流量为6-10sccm，所述CHF3的气体流量为30-50sccm。
具体地，设置压力为180mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为500sccm，所述O2的气体流量为8sccm，所述CHF3的气体流量为40sccm。
可选地，在该实施例中还可以将所述接合材料叠层中位于顶部的Ge层去除，以露出所述Al层203，以用于结合，当然所述Ge层也可以保留，可以根据实际需要进行选择。
至此，完成了本发明实施例的MEMS器件的制备方法的相关步骤的介绍。所述方法还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中的问题，提供了一种MEMS器件的制备方法，在所述方法中在所述第一晶圆上形成有第一层间介电层和接合材料层；并根据所述第一层间介电层的厚度不同，选用不同的工艺，蚀刻部分或完全蚀刻去除所述接合环和所述侧墙之间的第一层间介电层，以严格控制所述阻挡侧墙与所述接合环顶部表面的高度差，以获得更大的工艺余裕，以避免后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。
本发明的MEMS器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
实施例三
本发明实施例提供一种MEMS器件，其采用前述实施例一或实施例二中的制造方法制备获得。所述半导体制备过程中在所述第一晶圆上形成有第一层间介电层和接合材料层；并根据所述第一层间介电层的厚度不同，选用不同的工艺，蚀刻部分或完全蚀刻去除所述接合环和所述侧墙之间的第一层间介电层，以严格控制所述阻挡侧墙与所述接合环顶部表面的高度差，以获得更大的工艺余裕，以避免后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。
实施例四
本发明的另一个实施例提供一种电子装置，其包括MEMS器件，该MEMS器件为前述实施例二中的MEMS器件，或根据实施例一所述的MEMS器件的制备方法所制得的MEMS器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述MEMS器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的MEMS器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
其中所述移动电话手机包括前述的MEMS器件，或根据实施例一所述的MEMS器件的制备方法所制得的MEMS器件，在所述MEMS器件制备过程中在所述第一晶圆上形成有第一层间介电层和接合材料层；并根据所述第一层间介电层的厚度不同，选用不同的工艺，蚀刻部分或完全蚀刻去除所述接合环和所述侧墙之间的第一层间介电层，以严格控制所述阻挡侧墙与所述接合环顶部表面的高度差，以获得更大的工艺余裕，以避免后续的CVD工艺中或研磨打薄工艺中引起晶圆的脱落。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种MEMS器件的制备方法，其特征在于，所述方法包括：
提供第一晶圆，在所述第一晶圆上堆叠形成有第一层间介电层和接合材料层；
图案化所述接合材料层，以在所述第一晶圆上形成接合环并露出部分所述第一层间介电层；
沉积第二层间介电层，以覆盖所述接合环和露出的所述第一层间介电层；
图案化所述第二层间介电层和所述第一层间介电层，以在所述接合环的两侧形成阻挡侧墙，所述阻挡侧墙与所述接合环之间具有开口间隔。
2.根据权利要求1所述的方法，其特征在于，所述阻挡侧墙的顶部表面与所述接合环的顶部表面的高度差为0.25um以上。
3.根据权利要求1所述的方法，其特征在于，在沉积第二层间介电层之前还进一步包括蚀刻所述第一层间介电层至所述第一晶圆的步骤。
4.根据权利要求1所述的方法，其特征在于，当所述第一层间介电层的厚度小于2000埃时，蚀刻所述接合材料层至所述第一层间介电层，所述第一层间介电层剩余的厚度为300-500埃。
5.根据权利要求1所述的方法，其特征在于，所述接合材料层包括堆叠的Ge层和Al层、或堆叠的Ge层和Cu层；
其中，所述Ge层的厚度为500-1000埃，所述Al层的厚度为8000-10000埃。
6.根据权利要求5所述的方法，其特征在于，在所述Al层或所述Cu层的下方还设置有TiN层，所述TiN层的厚度为350-400埃。
7.根据权利要求1所述的方法，其特征在于，所述第二层间介电层的厚度为5000-7000埃。
8.根据权利要求1所述的方法，其特征在于，图案化所述第二层间介电层的压力为70-90mtorr，功率为800-1600W，蚀刻气体包括Ar、O2和C4F8，其中，所述Ar的气体流量为140-160sccm，所述O2的气体流量为15-19sccm，所述C4F8的气体流量为12-18sccm。
9.根据权利要求1所述的方法，其特征在于，图案化所述第二层间介电层的压力为160-200mtorr，功率为200-400W，蚀刻气体包括Ar、O2和CHF3，其中，所述Ar的气体流量为400-600sccm，所述O2的气体流量为6-10sccm，所述CHF3的气体流量为30-50sccm。
10.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括：提供第二晶圆，以与所述第一晶圆接合为一体。
11.一种MEMS器件，其特征在于，所述MEMS器件通过权利要求1至10之一所述方法制备得到。
12.一种电子装置，其特征在于，所述电子装置包括权利要求11所述的MEMS器件。
CN201610349550.3A 2016-05-24 2016-05-24 一种mems器件及制备方法、电子装置 Active CN107416758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610349550.3A CN107416758B (zh) 2016-05-24 2016-05-24 一种mems器件及制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610349550.3A CN107416758B (zh) 2016-05-24 2016-05-24 一种mems器件及制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN107416758A true CN107416758A (zh) 2017-12-01
CN107416758B CN107416758B (zh) 2020-03-10

Family

ID=60422657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610349550.3A Active CN107416758B (zh) 2016-05-24 2016-05-24 一种mems器件及制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN107416758B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113336187A (zh) * 2020-02-14 2021-09-03 绍兴中芯集成电路制造股份有限公司 Mems器件封装方法及封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249744A1 (en) * 2005-05-07 2006-11-09 Samsung Electronics Co., Ltd. Submount for light emitting device
CN103420323A (zh) * 2012-04-25 2013-12-04 罗伯特·博世有限公司 微机械元件和微机械元件的制造方法
US20140103522A1 (en) * 2012-10-15 2014-04-17 Olympus Corporation Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate
CN103972159A (zh) * 2014-04-01 2014-08-06 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
CN104576410A (zh) * 2014-12-17 2015-04-29 江苏能华微电子科技发展有限公司 一种垂直结构功率半导体器件的衬底转移方法
CN104752239A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件、制备方法及封装方法
JP5848404B2 (ja) * 2014-06-17 2016-01-27 日本特殊陶業株式会社 配線基板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249744A1 (en) * 2005-05-07 2006-11-09 Samsung Electronics Co., Ltd. Submount for light emitting device
CN103420323A (zh) * 2012-04-25 2013-12-04 罗伯特·博世有限公司 微机械元件和微机械元件的制造方法
US20140103522A1 (en) * 2012-10-15 2014-04-17 Olympus Corporation Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate
CN104752239A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件、制备方法及封装方法
CN103972159A (zh) * 2014-04-01 2014-08-06 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
JP5848404B2 (ja) * 2014-06-17 2016-01-27 日本特殊陶業株式会社 配線基板及びその製造方法
CN104576410A (zh) * 2014-12-17 2015-04-29 江苏能华微电子科技发展有限公司 一种垂直结构功率半导体器件的衬底转移方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113336187A (zh) * 2020-02-14 2021-09-03 绍兴中芯集成电路制造股份有限公司 Mems器件封装方法及封装结构
CN113336187B (zh) * 2020-02-14 2024-05-24 绍兴中芯集成电路制造股份有限公司 Mems器件封装方法及封装结构

Also Published As

Publication number Publication date
CN107416758B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
TWI543280B (zh) 微機電系統元件的形成方法
US9731962B2 (en) MEMS device and fabrication method
US9884758B2 (en) Selective nitride outgassing process for MEMS cavity pressure control
US11945713B2 (en) Systems and methods for providing getters in microelectromechanical systems
CN104045050A (zh) 具有各向同性腔的mems集成压力传感器件及其制造方法
US10160642B2 (en) MEMS method and structure
CN102275865A (zh) 压力传感器及其制造方法
CN104054169B (zh) 凹进式底电极电容器及其组装方法
CN106957044B (zh) 一种mems器件及其制造方法和电子装置
CN107305840B (zh) 一种半导体器件及其制造方法和电子装置
CN106032267B (zh) 一种mems器件及其制作方法和电子装置
CN107416758A (zh) 一种mems器件及制备方法、电子装置
CN107644839A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN108074823A (zh) 一种半导体器件及其制作方法和电子装置
CN108117043A (zh) 一种半导体器件及制备方法、电子装置
CN105236347B (zh) 一种半导体器件及其制作方法和电子装置
CN107293513A (zh) 一种半导体器件及其制造方法和电子装置
CN106586946A (zh) 一种mems器件及其制备方法、电子装置
CN109711230A (zh) 一种半导体指纹传感器及其制作方法、电子装置
CN105845663B (zh) 一种半导体器件及其制作方法和电子装置
CN109308432A (zh) 一种半导体指纹传感器及其制作方法、电子装置
CN107304039A (zh) 一种半导体器件及其制作方法和电子装置
CN105084295B (zh) 一种半导体器件及其制作方法、电子装置
CN105084300B (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant