JP7352328B2 - 配線基板およびそれを用いた電子部品実装構造体 - Google Patents

配線基板およびそれを用いた電子部品実装構造体 Download PDF

Info

Publication number
JP7352328B2
JP7352328B2 JP2019135871A JP2019135871A JP7352328B2 JP 7352328 B2 JP7352328 B2 JP 7352328B2 JP 2019135871 A JP2019135871 A JP 2019135871A JP 2019135871 A JP2019135871 A JP 2019135871A JP 7352328 B2 JP7352328 B2 JP 7352328B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
insulating layer
conductor layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019135871A
Other languages
English (en)
Other versions
JP2021019166A (ja
Inventor
康平 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019135871A priority Critical patent/JP7352328B2/ja
Publication of JP2021019166A publication Critical patent/JP2021019166A/ja
Application granted granted Critical
Publication of JP7352328B2 publication Critical patent/JP7352328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、配線基板およびそれを用いた電子部品実装構造体に関する。
近年、大容量のデータを高速で通信可能な光通信網が拡大しており、このような光通信網を利用した種々の光通信機器が存在する。このような機器は、例えば特許文献1に記載されるように、基板に半導体チップが搭載され、光ファイバーが接続された構造を有している。
米国特許第8475056号明細書
本開示に係る配線基板は、コア基板と、コア基板に位置するビルドアップ層とを備え、ビルドアップ層は、コア基板側から順に位置する下層導体層、下層絶縁層、上層導体層及び上層絶縁層を有するとともに、表面に開口する窪みを有しており、窪みの底部が、複数の凹部又は複数の凸部を有した凹凸形状である。
本開示に係る電子部品実装構造体は、上記の配線基板に電子部品が実装されている。
本開示の一実施形態に係る配線基板に電子部品が実装された電子部品実装構造体の断面を示す模式図である。 (A)は、図1に記載された配線基板の斜視図であり、(B)は、(A)の領域Xの拡大説明図であり、(C)は、(A)の領域Xの他の形態の拡大説明図である。 図1に記載された配線基板の窪みの変形例を示す模式図である。 (A)は、本開示の他の実施形態に係る配線基板の斜視図であり、(B)は、(A)の領域Yの拡大説明図である。 本開示の他の実施形態に係る電子部品実装構造体の断面を示す模式図である。
配線基板に光ファイバーや電子部品などを接続する場合、光ファイバーや電子部品を固定するための樹脂が使用されることがある。しかし、このような固定樹脂は、例えば衝撃や応力などによって配線基板から剥離することがある。その結果、配線基板の信頼性が低下する。
本開示に係る配線基板は、窪みの底部が、複数の凹部又は複数の凸部を有した凹凸形状である。このような構造を有することによって、本開示に係る配線基板は、光ファイバーや電子部品などを固定するための樹脂と基板との接触面積が広くなり、光ファイバーや電子部品などの接合強度を向上させることができる。
本開示の一実施形態に係る配線基板を、図1および2に基づいて説明する。図1は、本開示の一実施形態に係る配線基板2に、電子部品3および光ファイバー4が実装された電子部品実装構造体1の断面を示す模式図である。
一実施形態に係る配線基板2は、コア基板21と、コア基板21の両面に積層されたビルドアップ層22とを含む。コア基板21は、絶縁層211を含んでいる。絶縁層211は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。絶縁層211の厚みは特に限定されず、例えば100μm以上1000μm以下である。
絶縁層211には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、絶縁層211には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。
絶縁層211の上面および下面には導体層222が位置している。さらに、絶縁層211には、コア基板21の上下面を電気的に接続するために、スルーホール導体が形成されている。スルーホール導体は、絶縁層211の上下面を貫通するスルーホール内に形成されている。スルーホール導体は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。スルーホール導体は、絶縁層211の両面に形成された導体層222に接続されている。スルーホール導体は、スルーホールの内壁面のみに形成されていてもよく、スルーホール内に充填されていてもよい。
コア基板21の両面には、ビルドアップ層22が積層されている。ビルドアップ層22は、絶縁層221と導体層222とが交互に積層された構造を有している。絶縁層221は、コア基板21側から順に位置する下層絶縁層221a、及び上層絶縁層221bを有している。導体層222は、コア基板側から順に位置する下層導体層222a、および上層導体層222bを有している。
ビルドアップ層22に含まれる絶縁層221は、コア基板21と同様、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。ビルドアップ層22に絶縁層221が2層以上存在する場合、それぞれの絶縁層221は、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。ビルドアップ層22に含まれる絶縁層221とコア基板21とは、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。
さらに、ビルドアップ層22に含まれる絶縁層221には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。ビルドアップ層22に含まれる絶縁層221の厚みは特に限定されず、例えば10μm以上100μm以下である。ビルドアップ層22に絶縁層221が2層以上存在する場合、それぞれの絶縁層221は同じ厚みを有していてもよく、異なる厚みを有していてもよい。
導体層222は、例えば銅箔や銅めっきから成る導体で形成されている。導体層222の厚みは特に限定されず、例えば5μm以上50μm以下である。
ビルドアップ層22に含まれる絶縁層221には、層間を電気的に接続するためのビアホール導体が形成されている。ビアホール導体は、ビルドアップ層22に含まれる絶縁層221の上下面を貫通するビアホール内に形成されている。ビアホール導体は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。ビアホール導体は、ビルドアップ層22に含まれる絶縁層221の両面に位置する導体層222に接続されている。ビアホール導体は、ビアホールの内壁面のみに形成されていてもよく、ビアホール内に充填されていてもよい。
一実施形態に係る配線基板2の両表面の一部には、ソルダーレジストが形成されている。ソルダーレジストは、例えば、アクリル変性エポキシ樹脂で形成されている。
図2(A)に示すように、一実施形態に係る配線基板2は、表面の一部に窪み23が位置している。図2(A)では、窪み23は、表面の周縁部に位置している。一実施形態に係る配線基板2において、窪み23の底部は、図2(B)に示すように、平面状の下層導体層222aの表面に、下層絶縁層221aが積層され、下層絶縁層221aの上部に上層導体層222bが積層された凸部を有している。なお、凸部の頂部の形態は特に限定されないが、図2(B)に示すように、頂部の形態が平坦な場合には、例えば窪み23に接続する光ファイバーや電子部品等の位置決めが容易になる点で有利である。
平面状の下層導体層222aは、ビルドアップ層22に含まれる導体層222の一部である。凸部を構成する下層絶縁層221aは、ビルドアップ層22に含まれる絶縁層221のうち、最もコア基板21側に位置する絶縁層221の一部である。凸部を構成する上層導体層222bは、ビルドアップ層22に含まれる導体層222のうち、下層絶縁層221aの上面に位置する導体層222の一部である。
図2(B)では、凸部の高さが同じである場合を示したが、図2(C)に示すように高さの異なる第1の凸部24aおよび第2の凸部24bが混在していても構わない。第2の凸部24bの下層導体層222aからの高さは、第1の凸部24aの下層導体層222aからの高さよりも高い。このように高さの異なる凸部がある場合、例えば窪み23に接続する光ファイバーや電子部品等の形状に対応することが可能になるため、位置決めがより容易になる点で有利である。
図2(B)では、窪み23において、上層導体層222bが存在しない部分の下層導体層222aの表面は露出している。しかし、図3に示すように、上層導体層222bが存在しない部分の下層導体層222aの表面は、必ずしも露出していなくてもよい。すなわち、上層導体層222bが存在しない部分の下層導体層222aの表面の少なくとも一部に、凸部よりも低い絶縁層221が存在していてもよい。このような構造によって、窪み23に固定樹脂5を充填した際に、固定樹脂5と樹脂で形成された絶縁層221とが接合する。すなわち、樹脂同士が接合するため、接合強度(固定力)がより向上する。
一実施形態に係る配線基板2を製造する方法は限定されない。例えば、一般的な手順でビルドアップ構造を有する配線基板を作製し、その後、レーザ加工などによって窪み23を形成すればよい。
本開示の一実施形態に係る電子部品実装構造体1は、本開示の一実施形態に係る配線基板2と電子部品3とが電気的に接続された構造を有している。一実施形態に係る電子部品実装構造体1は、一実施形態に係る配線基板2の窪み23に光ファイバー4が接続されている。
一実施形態に係る配線基板2に実装される電子部品3としては限定されず、例えば、半導体素子、コンデンサ、シリコンフォトニクスなどが挙げられる。一実施形態に係る電子部品実装構造体1には、例えば、半導体素子31およびシリコンフォトニクス32が含まれている。シリコンフォトニクス32は、光ファイバー4との間で光信号の授受を行う部材である。
一実施形態に係る電子部品実装構造体1では、光ファイバー4は、一実施形態に係る配線基板2に固定樹脂5で固定されている。固定樹脂5としては限定されず、光ファイバーや電子部品を配線基板に固定するために一般的に使用される樹脂が挙げられる。
一実施形態に係る配線基板2において、窪み23には、上述のように、平面状の下層導体層222aの表面に、頂面が平坦な複数の凸部を有する下層絶縁層221aが積層され、凸部の頂面に上層導体層222bが積層された構造を有している。このような構造を有することによって、光ファイバー4を固定するための固定樹脂5と配線基板2との接触面積、特に樹脂同士の立体的な接触面積が広くなり、光ファイバー4の接合強度を向上させることができる。
本開示の配線基板は、上述の一実施形態に限定されない。例えば、上述の配線基板2では、窪み23には、平面状の下層導体層222aの表面に、頂面が平坦な凸部を有する下層絶縁層221aが積層され、凸部の頂面に上層導体層222bが積層された構造を有している。
しかし、窪み23は、必ずしも上述のような構造を有していなくてもよい。例えば、本開示の配線基板において、窪みは、図4(A)および(B)に示すような構造であってもよい。具体的には、図4(A)および(B)に示す配線基板2’では、窪み23’には、平面状の下層導体層222a’と下層絶縁層221a’と複数の開口部を有する穴開き状の上層導体層222b’とが、コア基板21’側から順に積層され、下層絶縁層221a’が各々の開口部下方に凹部25を有している構造を有している。
窪み23’の底部が、上記の構造を有する場合、凹部25において、下層導体層222a’は露出していてもよく、下層導体層222a’の少なくとも一部は絶縁層221’によって被覆されていてもよい。下層導体層222a’の少なくとも一部が絶縁層221’によって被覆されている場合、上述のように、窪み23’に固定樹脂5を充填した際に、固定樹脂5と樹脂で形成された絶縁層221’とが接合する。すなわち、樹脂同士が接合するため、接合強度(固定力)がより向上する。なお、穴開き状の上層導体層222b’は、窪み23’に接続する光ファイバーや電子部品等の形状に応じて、凹凸形状を有していても構わない。
本開示の配線基板2’は、窪み23’が上記構造を有していても、光ファイバーや電子部品などを固定するための樹脂と基板との接触面積が広くなり、光ファイバーや電子部品などの接合強度を向上させることができる。
上述の配線基板2では、下層導体層222aは、コア基板21の上面に位置する導体層222の一部である。しかし、本開示の配線基板2において、下層導体層222aは、必ずしもコア基板21の上面に位置する導体層222の一部でなくてもよい。例えば、ビルドアップ層22の層数や配線基板2の大きさなどに応じて、ビルドアップ層22に含まれる絶縁層221の上面に位置する導体層222の一部を、下層導体層222aとしてもよい。
上述の配線基板2では、ビルドアップ層22は、絶縁層221および導体層222がそれぞれ3層交互に積層された構造を有している。しかし、本開示の配線基板2においてビルドアップ層22の層数は限定されない。ビルドアップ層22は、絶縁層221および導体層222がそれぞれ2層以上交互に積層された構造を有していればよい。
上述の図1に示す電子部品実装構造体1において、窪み23は、配線基板2の辺に沿った端部に形成されている。しかし、窪み23は、必ずしも配線基板2の辺に沿った端部に形成されていなくてもよい。例えば、図5に示す電子部品実装構造体10のように、窪み230は、配線基板20の中央付近に形成されていてもよい。
さらに、上述の図1に示す電子部品実装構造体1において、窪み23には光ファイバー4が接続されている。しかし、窪みには、必ずしも光ファイバーが接続されていなくてもよい。例えば、図5に示す電子部品実装構造体10のように、半導体素子、コンデンサ、シリコンフォトニクスなどの電子部品30が搭載されていてもよい。
1、10 電子部品実装構造体
2、20 配線基板
21 コア基板
211 絶縁層
22 ビルドアップ層
221 絶縁層
222 導体層
23、230 窪み
3、30 電子部品
4 光ファイバー
5 固定樹脂

Claims (8)

  1. コア基板と、該コア基板に位置するビルドアップ層とを備え、
    前記ビルドアップ層は、前記コア基板側から順に位置する下層導体層、下層絶縁層、上層導体層及び上層絶縁層を有するとともに、前記ビルドアップ層の表面に開口して底部に光ファイバーまたは電子部品を固定樹脂により固定する窪みを、少なくとも前記上層絶縁層を貫通して有しており、
    前記窪みの底部は、前記下層導体層の表面に位置する複数の凸部を有した凹凸形状であるとともに、
    前記複数の凸部は、それぞれ、前記下層導体層の表面から順に位置する前記下層絶縁層と前記上層導体層とを有する、
    配線基板。
  2. 前記複数の凸部の頂部は、平坦面であるとともに、互いに同一面上に位置している請求項に記載の配線基板。
  3. 前記複数の凸部は、少なくとも第1の凸部と第2の凸部とを有しており、
    前記第2の凸部の頂部の高さは、前記第1の凸部の頂部の高さよりも高い請求項に記載の配線基板。
  4. コア基板と、該コア基板に位置するビルドアップ層とを備え、
    前記ビルドアップ層は、前記コア基板側から順に位置する下層導体層、下層絶縁層、上層導体層及び上層絶縁層を有するとともに、前記ビルドアップ層の表面に開口して底部に光ファイバーまたは電子部品を固定樹脂により固定する窪みを、少なくとも前記上層絶縁層を貫通して有しており、
    前記窪みの底部は、前記上層導体層に開口する複数の凹部を有した凹凸形状であるとともに、
    前記複数の凹部の壁面は、それぞれ、前記ビルドアップ層の表面から順に位置する前記上層導体層と前記下層絶縁層とを有する
    配線基板。
  5. 前記複数の凹部の底面は、前記下層導体層である請求項に記載の配線基板。
  6. 前記窪みが、平面視した場合に、前記ビルドアップ層の表面の周縁部に位置している請求項1~のいずれかに記載の配線基板。
  7. 請求項1~のいずれかに記載の配線基板に、電子部品が実装されている電子部品実装構造体。
  8. 前記窪みに、光ファイバーが位置している請求項に記載の電子部品実装構造体。
JP2019135871A 2019-07-24 2019-07-24 配線基板およびそれを用いた電子部品実装構造体 Active JP7352328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019135871A JP7352328B2 (ja) 2019-07-24 2019-07-24 配線基板およびそれを用いた電子部品実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019135871A JP7352328B2 (ja) 2019-07-24 2019-07-24 配線基板およびそれを用いた電子部品実装構造体

Publications (2)

Publication Number Publication Date
JP2021019166A JP2021019166A (ja) 2021-02-15
JP7352328B2 true JP7352328B2 (ja) 2023-09-28

Family

ID=74563782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019135871A Active JP7352328B2 (ja) 2019-07-24 2019-07-24 配線基板およびそれを用いた電子部品実装構造体

Country Status (1)

Country Link
JP (1) JP7352328B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129385A (ja) 2006-11-22 2008-06-05 Shinko Electric Ind Co Ltd 光部品搭載用基板及び光モジュール
JP2014123592A (ja) 2012-12-20 2014-07-03 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP2016072398A (ja) 2014-09-29 2016-05-09 日本特殊陶業株式会社 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129385A (ja) 2006-11-22 2008-06-05 Shinko Electric Ind Co Ltd 光部品搭載用基板及び光モジュール
JP2014123592A (ja) 2012-12-20 2014-07-03 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP2016072398A (ja) 2014-09-29 2016-05-09 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP2021019166A (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
KR100982795B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
TWI526128B (zh) 多層基板及其製造方法
US20100155933A1 (en) Package for semiconductor devices
US20100224397A1 (en) Wiring board and method for manufacturing the same
US9554462B2 (en) Printed wiring board
US20110048775A1 (en) Printed wiring board and method for manufacturing the same
KR20110034027A (ko) 배선판 및 그 제조 방법
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20170309558A1 (en) Interposer and method for manufacturing interposer
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP7352328B2 (ja) 配線基板およびそれを用いた電子部品実装構造体
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP5523641B1 (ja) 配線基板
JP7203195B2 (ja) 光回路基板
WO2024071069A1 (ja) 配線基板およびそれを用いた実装構造体
JP6798895B2 (ja) 配線基板
JP4804374B2 (ja) 配線基板およびその製造方法
JP7379140B2 (ja) 配線基板
TW201507565A (zh) 配線基板
JP5036295B2 (ja) 半導体素子の実装構造体
JP2024017063A (ja) 配線基板
JP7449743B2 (ja) 配線基板
JP7431865B2 (ja) 配線基板
JP7133329B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R150 Certificate of patent or registration of utility model

Ref document number: 7352328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150