TWI590391B - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- TWI590391B TWI590391B TW104131582A TW104131582A TWI590391B TW I590391 B TWI590391 B TW I590391B TW 104131582 A TW104131582 A TW 104131582A TW 104131582 A TW104131582 A TW 104131582A TW I590391 B TWI590391 B TW I590391B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- opening
- resin insulating
- layer
- terminals
- Prior art date
Links
- 229920005989 resin Polymers 0.000 claims description 113
- 239000011347 resin Substances 0.000 claims description 113
- 239000004020 conductor Substances 0.000 claims description 57
- 230000003014 reinforcing effect Effects 0.000 claims description 27
- 229910000679 solder Inorganic materials 0.000 description 51
- 239000000758 substrate Substances 0.000 description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- 239000011810 insulating material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000007747 plating Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000005202 decontamination Methods 0.000 description 2
- 230000003588 decontaminative effect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RJGDLRCDCYRQOQ-UHFFFAOYSA-N anthrone Chemical compound C1=CC=C2C(=O)C3=CC=CC=C3CC2=C1 RJGDLRCDCYRQOQ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- -1 copper Chemical class 0.000 description 1
- 239000002552 dosage form Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
本發明係關於具備用以將IC晶片等電子零件覆晶連接之複數個端子的配線基板。
作為電腦的微處理器等使用的半導體積體電路元件(IC晶片)，一般係在底面具備多數個外部連接用端子。尤其，沿晶片底面的外周配置有多數個信號用端子之IC晶片，係稱為週邊(peripheral)型IC晶片。另一方面，在搭載IC晶片之配線基板的主面，形成有多數個用以將IC晶片側的端子以覆晶的形態連接之端子。近年來，隨著IC晶片側的端子愈來越高密度化，配線基板側的端子的數量也隨之増加，端子間的晶片也變窄。
作為用以將週邊型IC晶片覆晶連接之配線基板的具體例，以往已知有例如專利文獻1所揭示的構成等。在此配線基板中，相當於IC晶片的外形的矩形狀晶片搭載區域係設定在基板主面，以沿該晶片搭載區域的外周的方式配列有複數個信號用端子。複數個信號用端子係設置於帶狀配線導體的一部分。配線導體本體係由設置於基板主面上之作為最表層的樹脂絕緣層的阻銲劑層
所被覆，其大部分成為非露出的狀態。另一方面，複數個信號用端子係透過設置於阻銲劑層的同一開口部露出外部。亦即，於此等信號用端子，採用NSMD(Non Solder Mask Defined)構造。且，露出於外部的各端子和IC晶片側的端子(例如，銅柱構造的端子等)係呈對向配置，彼此透過銲料凸塊等而電性連接。
在將複數個信號用端子以窄間距配置於阻銲劑層所設置的的同一開口部內的情況，會有銲料流出鄰接的端子側，使端子間發生短路之虞。又，在僅細微的信號用端子的下面接著於基底的樹脂絕緣層的狀態，會有無法獲得充分的接著強度之情況。於是，以往有提案在開口部內的信號用端子間設置絕緣性補強部(參照例如專利文獻2)。在此配線基板中，成為藉由形成開口部內底面的補強部，支持信號用端子的下面及側面的一部分之構造。依此，藉由採用此構造，可防止端子間的短路，可提升端子的黏著強度，也可抑制在充填於IC晶片和配線基板之間的底部填料(underfill)形成空隙之情況。
[專利文獻1]日本特開2011-14644號公報
[專利文獻2]日本特開2013-239603號公報
上述之習知的配線基板中，一般是在晶片搭
載區域的外周部配列複數個信號用端子，另一方面，在中央部配置電源用端子、接地用端子。然而，若將上述的補強部一律適用於全部的端子，將配線基板側的端子和IC晶片側的端子經由銲料連接時會產生不良情況。亦即，電源用端子、接地用端子的所有表面中之與銲料連接的連接面積會受到限制，銲料無法充分地包圍住配線基板側之端子的側面。因此，無法充分地確保電源用端子、接地用端子與銲料的連接面積，會有電源供給到IC晶片的效率降低的虞慮。因此，會有無法將IC晶片的性能充分地引導出之可能性。
本發明係有鑑於上述課題而完成者，其目的在提供一種可一邊防止以窄間距配置之端子間的短路，一邊使對被覆晶連接的電子零件的電源供給效率提升之配線基板。
作為用以解決上述課題的手段(手段1)而言，有一種配線基板，係具有複數個樹脂絕緣層及複數個導體層分別交替積層而成的積層體，在複數個導體層中之最外層導體層的一部分，具有用以將電子零件覆晶連接的複數個端子，複數個前述端子從前述複數個樹脂絕緣層中之最外層的樹脂絕緣層露出，該配線基板的特徵為：含有電源用端子、接地用端子及信號用端子，作為複數個端子；在電子零件搭載區域內的最外層的樹脂絕緣層形成
有第1開口部和第2開口部，該第1開口部係使從前述電源用端子及前述接地用端子選擇的任一前述端子僅露出一個，該第2開口部係使至少包含前述信號用端子的前述端子露出複數個；構成前述最外層的樹脂絕緣層的一部分且高度與前述端子相同或高度比前述端子低的補強部，係形成前述第2開口部的內底面且覆蓋在前述第2開口部內露出之複數個前述端子所具有的側面；前述第1開口部係藉由前述最外層的樹脂絕緣層或比前述最外層的樹脂絕緣層靠內層側的前述樹脂絕緣層的表面，形成內底面；在前述第1開口部內露出的前述端子中之由第1開口部的內底面突出之部分的高度，大於在前述第2開口部內露出的前述端子中之由前述第2開口部的內底面突出之部分的高度。
因此，根據手段1記載的發明，比較在第1開口部內露出的端子(即，電源用端子或接地用端子)和在第2開口部內露出的端子時，關於從內底面突出之部分的高度，前者的端子係大於後者的端子。因此，在第1開口部內露出的電源用端子或接地用端子比起在第2開口部內露出的端子，露出面積相對地變大，銲料可充分地包圍住電源用端子或接地用端子的側面。因此，電源用端子或接地用端子與銲料連接的面積會増加，可使電源供給至被覆晶連接的電子零件之效率提升。又，在第2開口部內露出之後者的端子，其側面係被補強部所覆蓋，所
以比起在第1開口部內露出的電源用端子或接地用端子，露出面積相對較小，因此，即便以窄間距配置，亦可防止端子間的短路。
此處，位在第1開口部內的端子較佳為，該端子的所有表面中與比最外層的樹脂絕緣層靠內層側的樹脂絕緣層接觸之下面以外的部分，係在第1開口部內露出。根據此構成，位在第1開口部內的端子(即，電源用端子或接地用端子)，其上面及側面整體成為露出的狀態。因此，銲料可充分地包圍住該端子側面整體，電源用端子或接地用端子與銲料連接的面積會更進一步地增加。結果，可確實地提升電源供給效率。
上述手段1的配線基板，係具有複數個樹脂絕緣層及複數個導體層分別交替積層而成的積層體之所謂的有機配線基板。有機配線基板的優點，與例如陶瓷配線基板等比較，容易達成配線的高密度化。
作為構成積層體的樹脂絕緣層，亦可使用例如以熱硬化性樹脂為主體的增設材來形成。作為形成樹脂絕緣層之材料的具體例，可列舉：環氧樹脂、酚樹脂、胺基甲酸酯樹脂、矽酮樹脂、聚醯亞胺樹脂等的熱硬化性樹脂。此外，亦可使用：此等樹脂與玻璃纖維(玻璃織布、玻璃不織布)、聚醯胺纖維等有機纖維之複合材料；或在連續多孔質PTFE等的立體網狀氟系樹脂基材，含浸有環氧樹脂等熱硬化性樹脂而成的樹脂-樹脂複合材料等。又，積層體中的最外層樹脂絕緣層係藉由例如具有感光性的樹脂絕緣材料形成，具體而言亦可藉由阻銲
劑材等形成。
構成積層體的導體層，係可使用銅、銅合金、銀、金、白金、鎳、鈦、鋁、鉻等的各種導電金屬來形成，惟作為有機配線基板的導體層，較佳為以銅為主體而構成者。形成導體層的方法，係可採用減去法、半加成處理法，全加成法等周知的方法。具體而言，可適用例如銅箔蝕刻，無電解鍍銅或電解鍍銅等方法。此外，也可藉由濺鍍或CVD等方法形成薄膜後再進行蝕刻來形成導體層，亦可藉由導電性糊膏等的印刷來形成導體層。
作為電子零件，只要是可覆晶連接於配線基板上的構成即可，可列舉例如，沿晶片底面的外周配置有多個連接端子之週邊型IC晶片、在晶片底面的整個區域配置有多個連接端子之區域型IC晶片等。又，作為IC晶片，係可列舉作為電腦的微處理器使用的IC晶片、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等IC晶片。此外，只要在晶片底面具有複數個端子之構成，亦可使用IC晶片以外的電子零件。
複數個導體層中的最外層導體層，係具有用以將電子零件覆晶連接於其一部分的複數個端子。此等複數個端子，係包含電源用端子、接地用端子及信號用端子。複數個端子係以在平面視圖成為例如正方形、長方形、橢圓形、圓形的方式形成。將端子形狀設為長方形時，亦可配列成複數個端子的長邊彼此平行。
在電子零件搭載區域內的最外層樹脂絕緣層，形成有用以使複數個端子露出的複數個開口部(第1開口部及第2開口部)。第1開口部係使選擇自電源用端子及接地用端子的任一端子僅露出一個。另一方面，第2開口部係使至少包含信號用端子的端子露出複數個。第2開口部內的端子亦可全部為信號用端子，其數量並無限定，可設定為例如數個至數十個左右。第1開口部及第2開口部亦可配置在電子零件搭載區域內的任意位置，例如，第2開口部亦可配置在電子零件搭載區域的外周部，第1開口部亦可配置在電子零件搭載區域的中央部。
第2開口部的內底面係藉由用以補強位於第2開口部內的端子之補強部形成。補強部係覆蓋在第2開口部內露出之複數個端子的側面的一部分或全部。又，補強部係以構成最外層樹脂絕緣層的一部分，且高度與位於第2開口部內的端子相同或高度比該端子低的方式形成。
第1開口部的內底面亦可藉由最外層樹脂絕緣層的表面形成，或者亦可藉由比最外層樹脂絕緣層靠內層側的樹脂絕緣層的表面形成。
在積層體的表面露出之複數個端子的上面，藉由鍍敷、濺鍍等的最表面處理形成有被覆金屬層。例如，在構成複數個端子主體的導電金屬為銅或銅合金之情況，亦可藉由最表面處理，形成由銅或銅合金以外的金屬所構成的被覆金屬層(鎳層、鉻層、鈀層、金層、錫層、銲料層等)。
在此，位於第1開口部內之端子的高度亦可與位於第2開口部內之端子的高度大致相等，亦可例如比位於第2開口部內之端子的高度高且比第1開口部之開口緣的高度低。附帶一提，「端子的高度」係指僅構成端子主體之導電金屬部分的高度，被覆金屬層之部分的厚度不包含在內。更具體來說，「端子的高度」係指，以最比外層樹脂絕緣層靠內層側之樹脂絕緣層的表面的高度為基準時迄至到達構成端子主體之導電金屬部分的最上端為止之高度。
以下，將在第1開口部內露出的端子中從第1開口部的內底面突出之部分的高度，簡稱為「第1開口部內之端子的突出高度(h1)」。另一方面，以下，將在第2開口部內露出的端子中從第2開口部的內底面突出之部分的高度，簡稱為「第2開口部內之端子的突出高度(h2)」。且，在手段1中，第1開口部內之端子的突出高度，係比第2開口部內之端子的突出高度高(即，h1>h2)。因此，位於第2開口部內的電源用端子或接地用端子比起位於第1開口部內的端子，露出外部的露出面積會相對地變大，成為銲料可充分地包圍住於該端子側面之構造。
此外，當補強部中與端子接觸之部分的厚度有偏差不均時，換言之，當與端子接觸之部分的內底面高度有偏差不均時，上述h1、h2係指，以與端子接觸的部分中位於最內層側之部位的內底面高度為基準時迄至導電金屬部分的最上端為止之高度。
10、10A、10B、10C‧‧‧配線基板
21、22、23、26、27、28‧‧‧樹脂絕緣層
24‧‧‧(最外層之)導體層
31‧‧‧作為積層體之第1增設層
32‧‧‧作為積層體之第2增設層
41‧‧‧第1開口部
42‧‧‧第2開口部
51‧‧‧作為電子零件之IC晶片
54‧‧‧作為電子零件搭載區域之晶片搭載區域
61‧‧‧作為端子之信號用端子
62‧‧‧作為端子之電源用端子
63‧‧‧作為端子之接地用端子
64‧‧‧補強部
h1‧‧‧(由第1開口部的內底面突出的部分之)高度
h2‧‧‧(由第2開口部的內底面突出的部分之)高度
S1‧‧‧(第1開口部之)內底面
S2‧‧‧(第2開口部之)內底面
圖1係顯示將本發明具體化之實施形態的有機配線基板之示意平面圖。
圖2係圖1之配線基板的A-A線之示意剖面圖。
圖3係顯示覆晶連接有IC晶片之上述配線基板的主要部分放大剖面圖。
圖4係顯示在上述配線基板的製造方法中，開孔加工後的狀態之主要部分示意剖面圖。
圖5係顯示在上述配線基板的製造方法中，形成有通孔導體及導體層之狀態的主要部分示意剖面圖。
圖6係顯示在上述配線基板的製造方法中，通路孔形的狀態之主要部分示意剖面圖。
圖7係顯示在上述配線基板的製造方法中，內層導體層之圖案化後的狀態之主要部分示意剖面圖。
圖8係顯示在上述配線基板的製造方法中，最外層導體層之圖案化後的狀態之主要部分示意剖面圖。
圖9係顯示在上述配線基板的製造方法中，形成有樹脂絕緣材料層的狀態之主要部分示意剖面圖。
圖10係顯示在上述配線基板的製造方法中，第一次曝光步驟的態樣之主要部分示意剖面圖。
圖11係顯示在上述配線基板的製造方法中，第一次曝光步驟的態樣之主要部分示意剖面圖。
圖12係顯示在上述配線基板的製造方法中，第二次曝光步驟的態樣之主要部分示意剖面圖。
圖13係顯示在上述配線基板的製造方法中，第二次
顯影步驟後的態樣之主要部分示意剖面圖。
圖14係顯示在上述配線基板的製造方法中，第二次顯影步驟後的態樣之要部示意平面圖。
圖15係顯示其他實施形態的有機配線基板之主要部分放大剖面圖。
圖16係顯示其他實施形態的有機配線基板之主要部分放大剖面圖。
圖17係顯示其他實施形態的有機配線基板之主要部分放大剖面圖。
以下，依據圖1~圖14，詳細說明將本發明具體化成作為配線基板的有機配線基板。
如圖1~圖3等所示，本實施形態的有機配線基板10係具有週邊構造的配線基板，具有成為IC晶片搭載面的基板主面11和位於其相反側的基板背面12。此有機配線基板10具備有：矩形板狀的芯基板13；形成於芯基板13的芯主面14(圖2中為上面)上之第1增設層31；和形成於芯基板13的芯背面15(圖2中為下面)上之第2增設層32。
本實施形態的芯基板13係藉由例如在作為補強材的玻璃布中含浸環氧樹脂而成的樹脂絕緣材(玻璃環氧材)所構成。在芯基板13中，以貫穿芯主面14及芯背面15的方式形成有複數個通孔導體16。通孔導體16的內部係以例如環氧樹脂等的閉塞體17填埋。又，在芯基板
13的芯主面14及芯背面15上，形成有由銅所構成的導體層19的圖案。此等導體層19係與通孔導體16電性連接。
形成於芯基板13的芯主面14上的第1增設層31，是具有積層有由熱硬化性樹脂(環氧樹脂)所構成的複數個樹脂絕緣層21、22、23、和由銅所構成的複數個導體層24的構造之積層體。樹脂絕緣層21、22是由具有熱硬化性的樹脂絕緣材料(例如環氧樹脂)所構成。在第1增設層31中，最外層的導體層24，係在晶片搭載區域(電子零件搭載區域)54內的既定部位具有用以將作為電子零件的IC晶片51進行覆晶連接的複數個端子(具體而言，為信號用端子61、電源用端子62及接地用端子63)。本實施形態中，第1增設層31中之最外層的樹脂絕緣層23係成為由具有感光性的樹脂絕緣材料所構成的阻銲劑層(樹脂絕緣層23)。複數個端子61~63係設置在位於阻銲劑層(樹脂絕緣層23)的正下方之樹脂絕緣層22的上面。又，在樹脂絕緣層21、22，分別形成有通路孔33及填充通路導體34。各通路導體34係與各導體層19、24、複數個端子61~63電性連接。
如圖1、圖14等所示，於阻銲劑層(樹脂絕緣層23)，對應於矩形IC晶片51的外形而設定有矩形晶片搭載區域54。緊接著晶片搭載區域54的外周緣之內側位置，分別形成有沿著晶片搭載區域54的各邊延伸之細長矩形的第2開口部42。又，在比此等第2開口部42更靠晶片搭載區域54的中心的位置，形成有複數個矩形第1開口部41。也就是說，本實施形態中，第2開口部42配置於晶片搭載區域54的外周部，第1開口部41配置於晶片搭載區域54
的中央部。
如圖14等所示，第2開口部42係使配置成等間隔的複數個信號用端子61露出。此等信號用端子61係在平面視圖中構成長方形狀，並且設置在最外層的導體層24中之配線導體部的前端。在複數個第1開口部41中，約半數的第1開口部41僅使一個電源用端子62露出，剩餘的第1開口部41僅使一個接地用端子63露出。因此，第1開口部41之一個份量的開口面積係比第2開口部42之一個份量的開口面積小得多。又，位於鄰接的兩個第1開口部41內的端子62、63的間距，係比在第2開口部42內鄰接的兩個信號用端子61的間距大。此外，在阻銲劑層(樹脂絕緣層23)的正下方且在第1開口部41的周圍，配置有廣面積導體部65。此廣面積導體部65係與接地用端子63電性連接。
如圖1~圖3、圖14等所示，第2開口部42係藉由補強部64形成有內底面S2。本實施形態的補強部64係構成阻銲劑層(樹脂絕緣層23)的一部分，且形成為高度比位在第2開口部42內的信號用端子61稍微低。各補強部64在平面視圖中構成長方形狀，並且配置在鄰接的信號用端子61間的空間。此外，各信號用端子61所具有之側面的大部分係被此等補強部64所覆蓋。另一方面，在第1開口部41，未特別設置有上述的補強部64。因此，藉由在第1開口部41內使比阻銲劑層(樹脂絕緣層23)靠內層側的樹脂絕緣層22的表面露出，而形成有內底面S1。
圖3中，以h1顯示在第1開口部41內露出之電源用端子62或接地用端子63的突出高度，以h2顯示在第2開口部42內露出之信號用端子61的突出高度。在本實施
形態的情況，第1開口部41內的端子62、63的突出高度h1明顯比第2開口部42內的端子61的突出高度h2還高(即，h1>h2)。附帶一提，本實施形態中，複數個端子61~63的高度係分別相等。突出高度h1是電源用端子62或接地用端子63的高度的1倍，突出高度h2是信號用端子61的高度的0.1倍~0.3倍左右。也就是說，關於電源用端子62或接地用端子63，該端子62、63的所有表面中之與內層側的樹脂絕緣層22接觸的下面以外的部分，係成為在第1開口部41內露出的狀態。因此，可將電源用端子62及接地用端子63理解為具有NSMD構造的端子。
如圖3所示，可使用例如具有銅柱(pillar)構造的連接端子52之IC晶片，作為搭載於本實施形態的配線基板10上的IC晶片51。此外，除了銅柱構造以外，亦可將具有鍍Au凸塊構造、Au柱形凸塊(stud)構造的連接端子52的IC晶片51覆晶連接。IC晶片51側的連接端子52係經由銲料53連接於配線基板10側的複數個端子61~63。
形成於芯基板13的芯背面15上之第2增設層32，係具有與上述第1增設層31大致相同的構造。亦即，第2增設層32係具有積層有樹脂絕緣層26、27、28、和導體層24的構造。在第2增設層32中，作為最外層的導體層24，係形成有用以與母板(省略圖示)連接的複數個外部連接端子45。又，樹脂絕緣層26、27也形成有通路孔33及通路導體34。各通路導體34係與導體層19、24、外部連接端子45電性連接。再者，第2增設層32中的最外層樹脂絕緣層28係成為阻銲劑層28。在阻銲劑層28的既定部
位，設有用以使外部連接端子45露出的開口部47。又，在外部連接端子45中，於開口部47內露出的下面，係被未圖示的鍍敷層(例如，鎳-金鍍敷層)所覆蓋。在該外部連接端子45的下面，配設有可對未圖示的母板電性連接的複數個銲料凸塊49。有機配線基板10係藉由各銲料凸塊49安裝於未圖示的母板上。
接著，依據圖4~圖14，說明本實施形態的有機配線基板10的製造方法。
首先，準備在由玻璃環氧構成的基材兩面貼附銅箔而形成的貼銅積層板。
接著，使用鑽孔機進行開孔加工，於既定位置事先形成貫穿貼銅積層板71的表背面之貫穿孔72(參照圖4)。接著，藉由對貼銅積層板71的貫穿孔72內面進行無電解鍍銅及電解鍍銅，而在貫穿孔72內形成通孔導體16。
然後，以絕緣樹脂材料(環氧樹脂)填埋通孔導體16的空洞部並使其硬化，而形成閉塞體17。接著，將貼銅積層板71的銅箔和形成於該銅箔上的鍍銅層，藉由例如減去法(subtractive)而圖案化。結果，如圖5所示，獲得形成有導體層19及通孔導體16的芯基板13。
接著，藉由進行增設步驟，而在芯基板13的芯主面14上形成第1增設層31，且也在芯基板13的芯背面15上形成第2增設層32。
詳言之，在芯基板13的芯主面14及芯背面15上，配置由環氧樹脂所構成的片狀樹脂絕緣層21、26，並將樹脂絕緣層21、26貼附於其上。然後，藉由使用例
如準分子雷射、UV雷射、CO2雷射等實施雷射加工，而在樹脂絕緣層21、26的既定位置形成通路孔33(參照圖6)。接著，進行使用過錳酸鉀溶液等的蝕刻液來去除各通路孔33內的污跡(smear)之除污(desmear)步驟。此外，除污步驟，除了使用蝕刻液的處理以外，也可以進行例如藉由O2電漿的電漿清洗(plasma ashing)的處理。
在除污步驟後，藉由依照以往周知的方法進行無電解鍍銅及電解鍍銅，而在各通路孔33內形成通路導體34。其次，藉由依照以往周知的手法(例如半加成處理法)進行蝕刻，而在樹脂絕緣層21、26上形成導體層24的圖案(參照圖7)。
關於其他的樹脂絕緣層22、27及導體層24，也是依照與上述樹脂絕緣層21、26及導體層24同樣的方法形成，而積層於樹脂絕緣層21、26上。
此外，在此，形成樹脂絕緣層22上的導體層24(參照圖8)。又，作為樹脂絕緣層27上的導體層24，係形成複數個外部連接端子45。
接著，在樹脂絕緣層22上，其後塗布會成為阻銲劑層(樹脂絕緣層23)的感光性樹脂絕緣材料，而形成樹脂絕緣材料層66(參照圖9)，該樹脂絕緣材料層66係將一部分形成有端子61~63的導體層24整體地被覆。此處，作為感光性樹脂絕緣材料，可選擇例如以感光性環氧樹脂為主體的阻銲劑材料。於此情況，阻銲劑材料可為能塗布的液狀物，亦可為能黏貼的薄膜狀物。在使用薄膜狀阻銲劑材的情況，為了確保表面的平坦性，較佳
為將黏貼後的阻銲劑材於其厚度方向按壓(press)後再進行曝光及顯影。
其次，在樹脂絕緣材料層66上，配置於玻璃基板的既定部位形成有光通過部82的第1光罩81。藉由在該狀態下以習知的一般條件經由第1光罩81照射紫外線83，而對樹脂絕緣材料層66進行部分曝光(參照圖10)。藉由這樣的第1次曝光步驟，紫外線83會碰到第1光罩81的光通過部82的正下方之區域，樹脂絕緣材料層66中的該區域會選擇性地感光。
然後，針對未曝光部分設定殘留3μm~12μm左右的厚度量之條件，使用專用的顯影液將樹脂絕緣材料層66顯影(參照圖11)。藉由此第1次的顯影步驟，形成屬最外層樹脂絕緣層的阻銲劑層(樹脂絕緣層23)，並一體地形成構成阻銲劑層(樹脂絕緣層23)的一部分的補強部64。結果，補強部64構成內底面S2的第2開口部42被形成於阻銲劑層(樹脂絕緣層23)。然而，在此時間點，阻銲劑層(樹脂絕緣層23)還處在不完全硬化狀態。又，第1開口部41也是藉由與補強部64相同高度的樹脂部分68(阻銲劑層(樹脂絕緣層23)的一部分)，形成有內底面S1。
接著，在阻銲劑層(樹脂絕緣層23)上，配置於玻璃基板的既定部位(即，對應於第2開口部42的部位)形成有光通過部82的第2光罩84。藉由在該狀態下以習知的一般條件經由第2光罩84照射紫外線83，而進行部分曝光(參照圖12)。藉由這樣的第2次曝光步驟，紫外線83會碰到第2光罩84的光通過部82的正下方之區域，阻銲劑層(樹脂絕緣層23)中的該區域會選擇性地感光。
然後，使用上述專用的顯影液進行第2次顯影，將阻銲劑層(樹脂絕緣層23)的樹脂部分68完全地去除以使比阻銲劑層(樹脂絕緣層23)更靠內層側的樹脂絕緣層22的上面露出，而完成作為最外層樹脂絕緣層的阻銲劑層(樹脂絕緣層23)(參照圖13、圖14)。然後，進一步藉由熱或紫外線將阻銲劑層(樹脂絕緣層23)固化(cure)後，依需要在端子61~63的表面上進行鎳-金鍍敷等的最表面處理。經由以上的步驟，藉此完成在第2開口內42具有補強部64，另一方面在第1開口部41內不具有補強部64的有機配線基板10。
因此，根據本實施形態，可獲得以下的功效。
(1)如上所述，在本實施形態的有機配線基板10中，第1開口部41內的端子62、63的突出高度h1明顯比第2開口部42內的端子61的突出高度h2高(即，h1>h2)。所以，比起信號用端子61，電源用端子62或接地用端子63的露出面積相對地變大。依此，在進行IC晶片51的覆晶連接時，銲料53可充分地包圍住於該端子62、63的側面全體。因此，電源用端子62或接地用端子63與銲料53的連接面積會增加，可確實地使對經覆晶連接的IC晶片51供給電源的效率提升。又，關於在第2開口部42內露出的信號用端子61，藉由配置補強部64，可使露出面積相對地變小。結果，即使信號用端子61是以窄間距配置，也可防止該等端子61間的短路。
此外，本發明的實施形態亦可變更如下。
‧上述實施形態中，是採用在第2開口部內42具有補強部64，另一方面在第1開口部41內不具有補強部
64的構成。因此，第1開口部41的內底面S1係藉由比阻銲劑層(樹脂絕緣層23)更靠內層側之樹脂絕緣層22的表面形成。又，位在第1開口部41內的電源用端子62或接地用端子63，係除下面以外其餘的部分(即，上面全體及側面全體)皆露出。相對地，亦可作成例如像圖15所示的其他實施形態的有機配線基板10A那樣的構成。亦即，在此有機配線基板10A的情況下，於第1開口部41內殘留有阻銲劑層(樹脂絕緣層23)的一部分作為樹脂部分68。因此，第1開口部41的內底面S1係藉由阻銲劑層(樹脂絕緣層23)的表面形成。關於第1開口部41內的電源用端子62或接地用端子63的突出高度h1，則與上述實施形態同樣比第2開口部42內的信號用端子61的突出高度h2還高。
‧在上述圖15的實施形態中，第2開口內42之補強部64的厚度及第1開口部41內之樹脂部分68的厚度係分別形成均一，但亦可作成為例如像圖16所示之其他實施形態的有機配線基板10B那樣的構成。亦即，在此有機配線基板10B中，補強部64的厚度有些偏差不均，在內底面S2有高低差。因此，關於內底面S2，圖16中有標示P2的部位係位於最內層側，以該部位為基準而標示h2。樹脂部分68的厚度也有些偏差不均，在內底面S1有高低差。因此，關於內底面S1，圖16中有標示P1的部位係位於最內層側，以該部位為基準而標示h1。
‧上述實施形態中，位於第1開口部41內之電源用端子62或接地用端子63的高度，係與位於第2開口部42內之信號用端子61的高度相同。相對地，亦可像例如圖17所示之其他實施形態的有機配線基板10C所示，使位
於第1開口部41內之電源用端子62及接地用端子63的高度比位於第2開口部42內之信號用端子61的高度還高。在此有機配線基板10C中，藉由對電源用端子62及接地用端子63實施鍍銅，可比原來的構成更增加高度。其中，電源用端子62及接地用端子63的上面係形成為比第1開口部41的開口緣的高度還低。
‧在上述實施形態中，藉由在樹脂絕緣層22的表面設有具感光性的樹脂絕緣材料之後，藉由進行兩次部分的曝光及顯影，而形成有具有補強部64的阻銲劑層(樹脂絕緣層23)。然而，作為最外層的樹脂絕緣層之阻銲劑層(樹脂絕緣層23)的形成方法，可適當地變更。例如，亦可採用在樹脂絕緣層22的表面塗布熱硬化性樹脂絕緣材料並使其熱硬化之後，再機械式地研磨至各端子61~63的表面露出為止之方法。於此情況，除了採用噴砂(sand blast)處理等的研磨加工，來取代機械式研磨外，亦可採用乾蝕刻處理。再者，亦可採用使用雷射曝光機的直接(direct)曝光法。
‧上述實施形態的有機配線基板10中，雖然在第2開口部42內露出的複數個端子全部為信號用端子61，但是並不限定於此。例如，亦可為在第2開口部42內露出的複數個端子中，含有信號用端子61以外之端子(即，電源用端子62、接地用端子63)。
‧上述實施形態的有機配線基板10雖為具有芯基板13的配線基板，但不侷限於此，本發明亦可適用於不具有芯的無芯配線基板。
‧上述實施形態之有機配線基板10的形態雖為BGA(球柵格陣列)，但不僅限定於BGA，本發明亦可適用於例如PGA(針柵陣列)、LGA(連接盤平面柵格陣列)等的配線基板。
其次，除了申請專利範圍所記載的技術思想外，由前述實施形態所掌握的技術思想係列舉如下。
(1)如請求項1或2之配線基板，其特徵為：前述第2開口部係配置於前述電子零件搭載區域的外周部，前述第1開口部係配置於前述電子零件搭載區域的中央部。
(2)如請求項1或2之配線基板，其特徵為：在前述第1開口部的周圍，配置有與前述電源用端子或前述接地用端子電性連接之廣面積導體部。
(3)如請求項1或2之配線基板，其特徵為：在前述第1開口部內露出的前述端子具有NSMD構造。
(4)如請求項1或2之配線基板，其特徵為：前述第1開口部的開口面積係比前述第2開口部的開口面積小。
(5)如請求項1或2之配線基板，其特徵為：前述積層體為增設積層配線體。
(6)如請求項1或2之配線基板，其特徵為：鄰接的兩個位在前述第1開口部內之前述端子的間距係大於在前述第2開口部內鄰接的兩個前述端子的間距。
(7)如請求項1或2之配線基板，其特徵為：位在前述第1開口部內之前述端子的高度，係與位在前述第2開口部內之前述端子的高度大致相等。
(8)如請求項1或2之配線基板，其特徵為：位在前述
第1開口部內之前述端子的高度，係高於位在前述第2開口部內之前述端子的高度且低於前述第1開口部的開口緣的高度。
10‧‧‧配線基板
11‧‧‧基板主面
12‧‧‧基板背面
13‧‧‧芯基板
14‧‧‧芯主面
16‧‧‧通孔導體
17‧‧‧閉塞體
19‧‧‧導體層
21、22、23 26、27、28‧‧‧樹脂絕緣層
24‧‧‧(最外層之)導體層
31‧‧‧作為積層體之第1增設層
32‧‧‧作為積層體之第2增設層
33‧‧‧通路孔
34‧‧‧通路導體
41‧‧‧第1開口部
45‧‧‧外部連接端子
47‧‧‧開口部
49‧‧‧銲料凸塊
61‧‧‧作為端子之信號用端子
62‧‧‧作為端子之電源用端子
63‧‧‧作為端子之接地用端子
64‧‧‧補強部
65‧‧‧廣面積導體部
S1‧‧‧(第1開口部之)內底面
S2‧‧‧(第2開口部之)內底面
Claims (2)
- 一種配線基板，係具有複數個樹脂絕緣層及複數個導體層分別交替積層而成的積層體，在前述複數個導體層中之最外層導體層的一部分，具有用以將電子零件覆晶連接的複數個端子，複數個前述端子從前述複數個樹脂絕緣層中之最外層樹脂絕緣層露出，該配線基板的特徵為：含有電源用端子、接地用端子及信號用端子，作為複數個前述端子；在電子零件搭載區域內的最外層樹脂絕緣層形成有第1開口部和第2開口部，該第1開口部係使選擇自前述電源用端子及前述接地用端子的任一前述端子僅露出一個，該第2開口部係使至少包含前述信號用端子的前述端子露出複數個；構成前述最外層樹脂絕緣層的一部分且高度與前述端子相同或高度比前述端子低的補強部，係形成前述第2開口部的內底面且覆蓋在前述第2開口部內露出之複數個前述端子所具有的側面；前述第1開口部係藉由前述最外層樹脂絕緣層或比前述最外層樹脂絕緣層靠內層側的前述樹脂絕緣層的表面，形成內底面；在前述第1開口部內露出的前述端子中之由第1開口部的內底面突出之部分的高度，大於在前述第2開口部內露出的前述端子中之由前述第2開口部的內底面突出之部分的高度。
- 如請求項1之配線基板，其中位在前述第1開口部內的前述端子之底面以外的表面係在前述第1開口部內露出，位在前述第1開口部內的前述端子之前述底面，係與比前述最外層樹脂絕緣層靠內層側的前述樹脂絕緣層接觸。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014199366A JP5873152B1 (ja) | 2014-09-29 | 2014-09-29 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201622077A TW201622077A (zh) | 2016-06-16 |
| TWI590391B true TWI590391B (zh) | 2017-07-01 |
Family
ID=55362199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104131582A TWI590391B (zh) | 2014-09-29 | 2015-09-24 | 配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9578743B2 (zh) |
| JP (1) | JP5873152B1 (zh) |
| KR (1) | KR101811923B1 (zh) |
| TW (1) | TWI590391B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016012702A (ja) * | 2014-06-30 | 2016-01-21 | ファナック株式会社 | ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法 |
| KR102473417B1 (ko) * | 2016-04-27 | 2022-12-02 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP7142604B2 (ja) * | 2019-05-15 | 2022-09-27 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP7352328B2 (ja) * | 2019-07-24 | 2023-09-28 | 京セラ株式会社 | 配線基板およびそれを用いた電子部品実装構造体 |
| KR20210129410A (ko) * | 2020-04-20 | 2021-10-28 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| US11551939B2 (en) * | 2020-09-02 | 2023-01-10 | Qualcomm Incorporated | Substrate comprising interconnects embedded in a solder resist layer |
| US11545425B2 (en) * | 2020-10-08 | 2023-01-03 | Qualcomm Incorporated | Substrate comprising interconnects embedded in a solder resist layer |
| KR20220053878A (ko) * | 2020-10-23 | 2022-05-02 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| TWI777570B (zh) * | 2021-05-21 | 2022-09-11 | 嘉雨思科技股份有限公司 | 訊號傳輸電路封裝結構 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5091469B2 (ja) * | 2006-12-05 | 2012-12-05 | 京セラＳｌｃテクノロジー株式会社 | 配線基板およびその製造方法 |
| JP5339928B2 (ja) * | 2009-01-15 | 2013-11-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2011009514A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2011014644A (ja) | 2009-06-30 | 2011-01-20 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP5363384B2 (ja) * | 2010-03-11 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6081044B2 (ja) * | 2010-09-16 | 2017-02-15 | 富士通株式会社 | パッケージ基板ユニットの製造方法 |
| JP5587123B2 (ja) * | 2010-09-30 | 2014-09-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8697492B2 (en) * | 2010-11-02 | 2014-04-15 | Tessera, Inc. | No flow underfill |
| JP2013149948A (ja) * | 2011-12-20 | 2013-08-01 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| JP5341227B1 (ja) | 2012-05-16 | 2013-11-13 | 日本特殊陶業株式会社 | 配線基板 |
| KR20140027731A (ko) * | 2012-08-27 | 2014-03-07 | 삼성전기주식회사 | 솔더 레지스트 형성 방법 및 패키지용 기판 |
| JP2014072372A (ja) * | 2012-09-28 | 2014-04-21 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
| JP5592459B2 (ja) | 2012-11-07 | 2014-09-17 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP6266907B2 (ja) * | 2013-07-03 | 2018-01-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP2015018979A (ja) * | 2013-07-12 | 2015-01-29 | イビデン株式会社 | プリント配線板 |
-
2014
- 2014-09-29 JP JP2014199366A patent/JP5873152B1/ja active Active
-
2015
- 2015-09-18 US US14/858,409 patent/US9578743B2/en active Active
- 2015-09-24 TW TW104131582A patent/TWI590391B/zh not_active IP Right Cessation
- 2015-09-24 KR KR1020150135693A patent/KR101811923B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160037783A (ko) | 2016-04-06 |
| JP2016072398A (ja) | 2016-05-09 |
| JP5873152B1 (ja) | 2016-03-01 |
| US9578743B2 (en) | 2017-02-21 |
| US20160095216A1 (en) | 2016-03-31 |
| TW201622077A (zh) | 2016-06-16 |
| KR101811923B1 (ko) | 2017-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI590391B (zh) | 配線基板 | |
| TWI520664B (zh) | Wiring substrate and manufacturing method thereof | |
| JP5026400B2 (ja) | 配線基板及びその製造方法 | |
| US8835773B2 (en) | Wiring board and method of manufacturing the same | |
| US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
| US10720392B2 (en) | Wiring substrate | |
| US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
| JP5941735B2 (ja) | 配線基板の製造方法及び配線基板 | |
| TWI598010B (zh) | 配線基板及其製造方法 | |
| JP5848404B2 (ja) | 配線基板及びその製造方法 | |
| JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
| KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
| TWI566648B (zh) | Wiring board | |
| JP2003209359A (ja) | コア基板およびその製造方法 | |
| JP2004095582A (ja) | コア基板およびその製造方法 | |
| JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP2005011918A (ja) | 配線基板及びその製造方法 | |
| JP2005108939A (ja) | 印刷配線板、半導体装置、及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |