JPH08288293A - 半導体装置及びその製造方法並びにその実装構造 - Google Patents
半導体装置及びその製造方法並びにその実装構造Info
- Publication number
- JPH08288293A JPH08288293A JP11406695A JP11406695A JPH08288293A JP H08288293 A JPH08288293 A JP H08288293A JP 11406695 A JP11406695 A JP 11406695A JP 11406695 A JP11406695 A JP 11406695A JP H08288293 A JPH08288293 A JP H08288293A
- Authority
- JP
- Japan
- Prior art keywords
- resin sealing
- semiconductor device
- sealing film
- wafer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000011347 resin Substances 0.000 claims abstract description 55
- 229920005989 resin Polymers 0.000 claims abstract description 55
- 238000007789 sealing Methods 0.000 claims abstract description 41
- 229910000679 solder Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims 1
- 229920000647 polyepoxide Polymers 0.000 claims 1
- 239000009719 polyimide resin Substances 0.000 claims 1
- 238000004528 spin coating Methods 0.000 abstract description 7
- 239000003566 sealing material Substances 0.000 description 10
- 239000008393 encapsulating agent Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 回路基板上に実装する半導体チップの封止を
実装前に行うことにより、封止を実装後に行った場合の
問題点を解決する。 【構成】 上面に突起電極１２が設けられたウェーハ１
１の上面にスピンコートにより樹脂封止膜１６を突起電
極１２の上部が露出するように被覆させる。次に、樹脂
封止膜１６を加熱して硬化させる。次に、ウェーハ１１
をダイシングストリート１３に沿ってダイシングして個
々のチップに分割すると、図２において一部を拡大して
示すような半導体装置１７が得られる。
実装前に行うことにより、封止を実装後に行った場合の
問題点を解決する。 【構成】 上面に突起電極１２が設けられたウェーハ１
１の上面にスピンコートにより樹脂封止膜１６を突起電
極１２の上部が露出するように被覆させる。次に、樹脂
封止膜１６を加熱して硬化させる。次に、ウェーハ１１
をダイシングストリート１３に沿ってダイシングして個
々のチップに分割すると、図２において一部を拡大して
示すような半導体装置１７が得られる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置及びその製
造方法並びにその実装構造に関する。
造方法並びにその実装構造に関する。
【０００２】
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体装置（突起電極を有する半導体チップ）の実装技術
では、図４に示すように、半導体チップ１の下面に設け
られた突起電極２を回路基板３の上面に設けられた接続
パッド４にボンディングすることにより、半導体チップ
１を回路基板３上に搭載し、次いで外周雰囲気からの汚
染や破損から半導体チップ１の下面（突起電極形成面）
を保護するために、ディスペンサー５を用いてエポキシ
系の熱硬化性樹脂からなる樹脂封止材６を半導体チップ
１の周囲にサイドポッティングして、毛細管現象を利用
することにより、図５に示すように、サイドポッティン
グされた樹脂封止材６を半導体チップ１と回路基板３と
の間に入り込ませている。
導体装置（突起電極を有する半導体チップ）の実装技術
では、図４に示すように、半導体チップ１の下面に設け
られた突起電極２を回路基板３の上面に設けられた接続
パッド４にボンディングすることにより、半導体チップ
１を回路基板３上に搭載し、次いで外周雰囲気からの汚
染や破損から半導体チップ１の下面（突起電極形成面）
を保護するために、ディスペンサー５を用いてエポキシ
系の熱硬化性樹脂からなる樹脂封止材６を半導体チップ
１の周囲にサイドポッティングして、毛細管現象を利用
することにより、図５に示すように、サイドポッティン
グされた樹脂封止材６を半導体チップ１と回路基板３と
の間に入り込ませている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の実装方法では、次のような問題
があった。第１に、サイドポッティングと毛細管現象の
利用による封止では、図６に示すように、樹脂封止材６
が半導体チップ１と回路基板３との間にある程度までし
か入り込まない場合が生じることがあり、この結果半導
体チップ１の底面中央部と回路基板３との間に気泡７が
残存することになる。このような現象が生じた場合に
は、気泡７中の水分や不純物が半導体チップ１内に入り
込み、半導体チップ１内の配線が腐食したりする等の問
題が生じることになる。このような現象は樹脂封止材６
の粘度が高いほど生じやすく、したがって使用できる樹
脂封止材の粘度に制約を受けるという問題もあった。第
２に、半導体チップ１の突起電極形成面側の構造は、図
示していないが、一般的に、パッシベーション膜に形成
された開口部を介して露出された接続パツド上に下地金
属層を介して突起電極が形成された構造となっている。
この場合、パッシベーション膜の厚さは１〜２μｍ程度
とかなり薄いので、パッシベーション膜に傷が付きやす
く、したがって半導体チップ１の取り扱いにかなりの注
意を払う必要があるという問題があった。第３に、回路
基板３上に搭載した半導体チップ１ごとにディスペンサ
ー５を用いて樹脂封止材６をサイドポッティングしてい
るので、封止に時間がかかるという問題があった。第４
に、樹脂封止材６をサイドポッティングした後、樹脂封
止材６を加熱して硬化させているが、この加熱により、
回路基板３やそれに搭載された他の搭載部品（図示せ
ず）に熱ストレスが加わり、回路基板３やそれに搭載さ
れた他の搭載部品を損傷することがあるという問題があ
った。この発明の目的は、樹脂封止材の粘度に関係なく
気泡が残存しないように封止することができ、また半導
体チップの取り扱いにあまり注意を払う必要がないよう
にすることができ、また封止を短時間で行うことがで
き、さらに回路基板やそれに搭載された他の搭載部品が
樹脂封止材を加熱して硬化させる際の熱ストレスにより
損傷しないようにすることができる半導体装置及びその
製造方法並びにその実装方法を提供することにある。
このような半導体装置の実装方法では、次のような問題
があった。第１に、サイドポッティングと毛細管現象の
利用による封止では、図６に示すように、樹脂封止材６
が半導体チップ１と回路基板３との間にある程度までし
か入り込まない場合が生じることがあり、この結果半導
体チップ１の底面中央部と回路基板３との間に気泡７が
残存することになる。このような現象が生じた場合に
は、気泡７中の水分や不純物が半導体チップ１内に入り
込み、半導体チップ１内の配線が腐食したりする等の問
題が生じることになる。このような現象は樹脂封止材６
の粘度が高いほど生じやすく、したがって使用できる樹
脂封止材の粘度に制約を受けるという問題もあった。第
２に、半導体チップ１の突起電極形成面側の構造は、図
示していないが、一般的に、パッシベーション膜に形成
された開口部を介して露出された接続パツド上に下地金
属層を介して突起電極が形成された構造となっている。
この場合、パッシベーション膜の厚さは１〜２μｍ程度
とかなり薄いので、パッシベーション膜に傷が付きやす
く、したがって半導体チップ１の取り扱いにかなりの注
意を払う必要があるという問題があった。第３に、回路
基板３上に搭載した半導体チップ１ごとにディスペンサ
ー５を用いて樹脂封止材６をサイドポッティングしてい
るので、封止に時間がかかるという問題があった。第４
に、樹脂封止材６をサイドポッティングした後、樹脂封
止材６を加熱して硬化させているが、この加熱により、
回路基板３やそれに搭載された他の搭載部品（図示せ
ず）に熱ストレスが加わり、回路基板３やそれに搭載さ
れた他の搭載部品を損傷することがあるという問題があ
った。この発明の目的は、樹脂封止材の粘度に関係なく
気泡が残存しないように封止することができ、また半導
体チップの取り扱いにあまり注意を払う必要がないよう
にすることができ、また封止を短時間で行うことがで
き、さらに回路基板やそれに搭載された他の搭載部品が
樹脂封止材を加熱して硬化させる際の熱ストレスにより
損傷しないようにすることができる半導体装置及びその
製造方法並びにその実装方法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、半導体チップと、この半導体チップの
一の面に設けられた突起電極と、前記半導体チップの一
の面に前記突起電極の上部が露出するように被覆された
樹脂封止膜とを具備したものである。請求項４記載の発
明に係る半導体装置の製造方法は、一の面に突起電極が
設けられたウェーハの一の面にスピンコートにより樹脂
封止膜を前記突起電極の上部が露出するように被覆し、
次いで前記樹脂封止膜を加熱して硬化させ、次いで前記
ウェーハをダイシングして個々のチップに分割するよう
にしたものである。請求項６記載の発明に係る半導体装
置の実装構造は、請求項１記載の半導体装置を前記突起
電極を介して回路基板上に実装したものである。
る半導体装置は、半導体チップと、この半導体チップの
一の面に設けられた突起電極と、前記半導体チップの一
の面に前記突起電極の上部が露出するように被覆された
樹脂封止膜とを具備したものである。請求項４記載の発
明に係る半導体装置の製造方法は、一の面に突起電極が
設けられたウェーハの一の面にスピンコートにより樹脂
封止膜を前記突起電極の上部が露出するように被覆し、
次いで前記樹脂封止膜を加熱して硬化させ、次いで前記
ウェーハをダイシングして個々のチップに分割するよう
にしたものである。請求項６記載の発明に係る半導体装
置の実装構造は、請求項１記載の半導体装置を前記突起
電極を介して回路基板上に実装したものである。
【０００５】
【作用】請求項４記載の発明によれば、ウェーハの一の
面にスピンコートにより樹脂封止膜を突起電極の上部が
露出するように被覆しているので、樹脂封止材の粘度に
関係なく気泡が残存しないように封止することができ、
またウェーハの状態における全てのチップを一度に封止
することができるので、封止を短時間で行うことができ
る。また、請求項４記載の発明によれば、ウェーハの状
態で樹脂封止膜を加熱して硬化させているので、請求項
６記載の発明のように、半導体装置を回路基板上に実装
する場合、回路基板やそれに搭載された他の搭載部品が
樹脂封止膜を加熱して硬化させる際の熱ストレスにより
損傷しないようにすることができる。さらに、請求項４
記載の発明によれば、封止した後にウェーハをダイシン
グして個々のチップに分割することにより、請求項１記
載の発明のように、樹脂封止膜を備えた半導体装置を得
ることができ、したがって半導体チップの取り扱いにあ
まり注意を払う必要がないようにすることができる。
面にスピンコートにより樹脂封止膜を突起電極の上部が
露出するように被覆しているので、樹脂封止材の粘度に
関係なく気泡が残存しないように封止することができ、
またウェーハの状態における全てのチップを一度に封止
することができるので、封止を短時間で行うことができ
る。また、請求項４記載の発明によれば、ウェーハの状
態で樹脂封止膜を加熱して硬化させているので、請求項
６記載の発明のように、半導体装置を回路基板上に実装
する場合、回路基板やそれに搭載された他の搭載部品が
樹脂封止膜を加熱して硬化させる際の熱ストレスにより
損傷しないようにすることができる。さらに、請求項４
記載の発明によれば、封止した後にウェーハをダイシン
グして個々のチップに分割することにより、請求項１記
載の発明のように、樹脂封止膜を備えた半導体装置を得
ることができ、したがって半導体チップの取り扱いにあ
まり注意を払う必要がないようにすることができる。
【０００６】
【実施例】図１及び図２はそれぞれこの発明の一実施例
における半導体装置の各製造工程を示したものである。
そこで、これらの図を順に参照しながら、この実施例に
おける半導体装置の構造についてその製造方法と併せ説
明する。
における半導体装置の各製造工程を示したものである。
そこで、これらの図を順に参照しながら、この実施例に
おける半導体装置の構造についてその製造方法と併せ説
明する。
【０００７】まず、図１に示すように、ウェーハ１１上
に突起電極１２が形成されたものを用意する。突起電極
１２ははんだ突起あるいは金や銅等の金属突起上にはん
だ層が設けられたものからなり、高さは２０〜１００μ
ｍ程度となっている。なお、ウェーハ１１上の格子状の
線はダイシングストリート１３を示す。そして、ディス
ペンサー１４を用いてポリイミドあるいはエポキシ系の
熱硬化性樹脂からなる樹脂封止材１５をウェーハ１１の
上面中央部にポッティングし、次いでウェーハ１１を高
速回転させると、図２に示すように、ウェーハ１１の上
面に樹脂封止膜１６が突起電極１２の上部が露出するよ
うに被覆される。
に突起電極１２が形成されたものを用意する。突起電極
１２ははんだ突起あるいは金や銅等の金属突起上にはん
だ層が設けられたものからなり、高さは２０〜１００μ
ｍ程度となっている。なお、ウェーハ１１上の格子状の
線はダイシングストリート１３を示す。そして、ディス
ペンサー１４を用いてポリイミドあるいはエポキシ系の
熱硬化性樹脂からなる樹脂封止材１５をウェーハ１１の
上面中央部にポッティングし、次いでウェーハ１１を高
速回転させると、図２に示すように、ウェーハ１１の上
面に樹脂封止膜１６が突起電極１２の上部が露出するよ
うに被覆される。
【０００８】このように、ウェーハ１１の上面にスピン
コートにより樹脂封止膜１６を突起電極１２の上部が露
出するように被覆させているので、樹脂封止材１５の粘
度に関係なく気泡が残存しないように封止することがで
き、またウェーハ１１の状態における全てのチップを一
度に封止することができるので、封止を短時間で行うこ
とができる。
コートにより樹脂封止膜１６を突起電極１２の上部が露
出するように被覆させているので、樹脂封止材１５の粘
度に関係なく気泡が残存しないように封止することがで
き、またウェーハ１１の状態における全てのチップを一
度に封止することができるので、封止を短時間で行うこ
とができる。
【０００９】次に、図示しないオーブン等を用いて加熱
し、樹脂封止膜１６を硬化させる。次に、突起電極１２
上に樹脂封止材１５が付着している場合には、酸素プラ
ズマ処理あるいは紫外線オゾン処理を行うことにより突
起電極１２上に付着している樹脂封止材１５を除去す
る。この場合、樹脂封止膜１６の表面も若干除去され
る。そして、この状態における樹脂封止膜１６の厚さが
突起電極１２の高さ２０〜１００μｍ程度の半分程度つ
まり１０〜５０μｍ程度となるようにする。次に、ウェ
ーハ１１をダイシングストリート１３に沿って図示しな
いダイシングブレードによってダイシングして個々のチ
ップに分割すると、図２において一部を拡大して示すよ
うな半導体装置１７が得られる。
し、樹脂封止膜１６を硬化させる。次に、突起電極１２
上に樹脂封止材１５が付着している場合には、酸素プラ
ズマ処理あるいは紫外線オゾン処理を行うことにより突
起電極１２上に付着している樹脂封止材１５を除去す
る。この場合、樹脂封止膜１６の表面も若干除去され
る。そして、この状態における樹脂封止膜１６の厚さが
突起電極１２の高さ２０〜１００μｍ程度の半分程度つ
まり１０〜５０μｍ程度となるようにする。次に、ウェ
ーハ１１をダイシングストリート１３に沿って図示しな
いダイシングブレードによってダイシングして個々のチ
ップに分割すると、図２において一部を拡大して示すよ
うな半導体装置１７が得られる。
【００１０】このようにして得られた半導体装置１７で
は、半導体チップ１８の上面に突起電極１２が設けら
れ、半導体チップ１８の上面に樹脂封止膜１６が突起電
極１２の上部が露出するように被覆された構造となって
いる。この場合、既に説明したように、スピンコートに
より樹脂封止膜１６を気泡が残存しないように被覆する
ことができる上、樹脂封止膜１６の厚さが１０〜５０μ
ｍ程度と比較的厚いので、外周雰囲気からの汚染や破損
から半導体チップ１８の上面（突起電極形成面）を十分
に保護することができる。したがって、半導体チップ１
８の取り扱いにあまり注意を払う必要がないようにする
ことができる。
は、半導体チップ１８の上面に突起電極１２が設けら
れ、半導体チップ１８の上面に樹脂封止膜１６が突起電
極１２の上部が露出するように被覆された構造となって
いる。この場合、既に説明したように、スピンコートに
より樹脂封止膜１６を気泡が残存しないように被覆する
ことができる上、樹脂封止膜１６の厚さが１０〜５０μ
ｍ程度と比較的厚いので、外周雰囲気からの汚染や破損
から半導体チップ１８の上面（突起電極形成面）を十分
に保護することができる。したがって、半導体チップ１
８の取り扱いにあまり注意を払う必要がないようにする
ことができる。
【００１１】次に、図３は半導体装置１７を回路基板１
９上に実装した状態を示したものである。この実装構造
では、半導体チップ１８の下面に設けられた突起電極１
２を回路基板１９の上面に設けられた接続パッド２０に
ボンディングすることにより、半導体装置１７を回路基
板１９上に実装している。この場合、突起電極１２はそ
の高さの半分程度を樹脂封止膜１６の下方に突出されて
いるので、半導体チップ１８の下面に樹脂封止膜１６が
予め被覆されていても、突起電極１２を回路基板１９の
接続パツド２０に良好にボンディングすることができ
る。また、樹脂封止膜１６は既に加熱されて硬化してい
るので、この実装の段階で樹脂封止膜１６を加熱して硬
化させる必要はなく、したがって回路基板１９やそれに
搭載された他の搭載部品（図示せず）が樹脂封止膜１６
を加熱して硬化させる際の熱ストレスにより損傷しない
ようにすることができる。
９上に実装した状態を示したものである。この実装構造
では、半導体チップ１８の下面に設けられた突起電極１
２を回路基板１９の上面に設けられた接続パッド２０に
ボンディングすることにより、半導体装置１７を回路基
板１９上に実装している。この場合、突起電極１２はそ
の高さの半分程度を樹脂封止膜１６の下方に突出されて
いるので、半導体チップ１８の下面に樹脂封止膜１６が
予め被覆されていても、突起電極１２を回路基板１９の
接続パツド２０に良好にボンディングすることができ
る。また、樹脂封止膜１６は既に加熱されて硬化してい
るので、この実装の段階で樹脂封止膜１６を加熱して硬
化させる必要はなく、したがって回路基板１９やそれに
搭載された他の搭載部品（図示せず）が樹脂封止膜１６
を加熱して硬化させる際の熱ストレスにより損傷しない
ようにすることができる。
【００１２】
【発明の効果】以上説明したように、請求項４記載の発
明によれば、ウェーハの一の面にスピンコートにより樹
脂封止膜を突起電極の上部が露出するように被覆してい
るので、樹脂封止材の粘度に関係なく気泡が残存しない
ように封止することができ、またウェーハの状態におけ
る全てのチップを一度に封止することができるので、封
止を短時間で行うことができる。また、請求項４記載の
発明によれば、ウェーハの状態で樹脂封止膜を加熱して
硬化させているので、請求項６記載の発明のように、半
導体装置を回路基板上に実装する場合、回路基板やそれ
に搭載された他の搭載部品が樹脂封止膜を加熱して硬化
させる際の熱ストレスにより損傷しないようにすること
ができる。さらに、請求項４記載の発明によれば、封止
した後にウェーハをダイシングして個々のチップに分割
することにより、請求項１記載の発明のように、樹脂封
止膜を備えた半導体装置を得ることができ、したがって
半導体チップの取り扱いにあまり注意を払う必要がない
ようにすることができる。
明によれば、ウェーハの一の面にスピンコートにより樹
脂封止膜を突起電極の上部が露出するように被覆してい
るので、樹脂封止材の粘度に関係なく気泡が残存しない
ように封止することができ、またウェーハの状態におけ
る全てのチップを一度に封止することができるので、封
止を短時間で行うことができる。また、請求項４記載の
発明によれば、ウェーハの状態で樹脂封止膜を加熱して
硬化させているので、請求項６記載の発明のように、半
導体装置を回路基板上に実装する場合、回路基板やそれ
に搭載された他の搭載部品が樹脂封止膜を加熱して硬化
させる際の熱ストレスにより損傷しないようにすること
ができる。さらに、請求項４記載の発明によれば、封止
した後にウェーハをダイシングして個々のチップに分割
することにより、請求項１記載の発明のように、樹脂封
止膜を備えた半導体装置を得ることができ、したがって
半導体チップの取り扱いにあまり注意を払う必要がない
ようにすることができる。
【図１】この発明の一実施例における半導体装置の製造
に際し、ウェーハの上面中央部に樹脂封止材をポッティ
ングした状態の一部を拡大して示す斜視図。
に際し、ウェーハの上面中央部に樹脂封止材をポッティ
ングした状態の一部を拡大して示す斜視図。
【図２】図１に続く工程であって、スピンコートにより
ウェーハの上面に樹脂封止膜を突起電極の上部が露出す
るように被覆させた状態の一部を拡大して示す斜視図。
ウェーハの上面に樹脂封止膜を突起電極の上部が露出す
るように被覆させた状態の一部を拡大して示す斜視図。
【図３】半導体装置を回路基板上に実装した状態の断面
図。
図。
【図４】従来の半導体装置の実装に際し、樹脂封止材を
サイドポッティングした状態の断面図。
サイドポッティングした状態の断面図。
【図５】従来の半導体装置を回路基板上に実装した状態
の断面図。
の断面図。
【図６】従来の半導体装置の実装方法の問題点の１つを
説明するために示す断面図。
説明するために示す断面図。
１１ ウェーハ １２ 突起電極 １３ ダイシングストリート １６ 樹脂封止膜 １７ 半導体装置 １８ 半導体チップ １９ 回路基板
Claims (6)
- 【請求項１】 半導体チップと、この半導体チップの一
の面に設けられた突起電極と、前記半導体チップの一の
面に前記突起電極の上部が露出するように被覆された樹
脂封止膜とを具備することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の発明において、前記樹脂
封止膜の厚さは前記突起電極の高さの半分程度であるこ
とを特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の発明において、
前記突起電極ははんだ突起あるいは金や銅等の金属突起
上にはんだ層が設けられたものからなり、前記樹脂封止
膜はポリイミドあるいはエポキシ系樹脂からなることを
特徴とする半導体装置。 - 【請求項４】 一の面に突起電極が設けられたウェーハ
の一の面にスピンコートにより樹脂封止膜を前記突起電
極の上部が露出するように被覆し、次いで前記樹脂封止
膜を加熱して硬化させ、次いで前記ウェーハをダイシン
グして個々のチップに分割することを特徴とする半導体
装置の製造方法。 - 【請求項５】 請求項４記載の発明において、前記樹脂
封止膜を加熱して硬化させた後、酸素プラズマ処理ある
いは紫外線オゾン処理を行うことにより前記突起電極上
に付着している樹脂を除去することを特徴とする半導体
装置の製造方法。 - 【請求項６】 請求項１〜３のいずれかに記載の半導体
装置を前記突起電極を介して回路基板上に実装したこと
を特徴とする半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11406695A JP3468386B2 (ja) | 1995-04-17 | 1995-04-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11406695A JP3468386B2 (ja) | 1995-04-17 | 1995-04-17 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11285398A Division JP3468406B2 (ja) | 1998-04-09 | 1998-04-09 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288293A true JPH08288293A (ja) | 1996-11-01 |
| JP3468386B2 JP3468386B2 (ja) | 2003-11-17 |
Family
ID=14628185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11406695A Expired - Lifetime JP3468386B2 (ja) | 1995-04-17 | 1995-04-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468386B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198169B1 (en) | 1998-12-17 | 2001-03-06 | Shinko Electric Industries Co., Ltd. | Semiconductor device and process for producing same |
| US6344696B2 (en) | 1997-10-03 | 2002-02-05 | Nec Corporation | Chip size package semiconductor device and method of forming the same |
| US6478562B1 (en) | 1999-09-14 | 2002-11-12 | Apic Yamada Corp. | Resin molding machine |
| KR100425946B1 (ko) * | 2002-02-20 | 2004-04-01 | 주식회사 칩팩코리아 | 플립 칩 패키지의 금 스터드 범프 형성방법 |
| KR100520080B1 (ko) * | 2003-07-18 | 2005-10-12 | 삼성전자주식회사 | 반도체칩 표면실장방법 |
-
1995
- 1995-04-17 JP JP11406695A patent/JP3468386B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344696B2 (en) | 1997-10-03 | 2002-02-05 | Nec Corporation | Chip size package semiconductor device and method of forming the same |
| US6555416B2 (en) | 1997-10-03 | 2003-04-29 | Nec Corporation | Chip size package semiconductor device and method of forming the same |
| US6198169B1 (en) | 1998-12-17 | 2001-03-06 | Shinko Electric Industries Co., Ltd. | Semiconductor device and process for producing same |
| US6380061B1 (en) | 1998-12-17 | 2002-04-30 | Shinko Electric Industries Co., Ltd. | Process for fabricating bump electrode |
| US6478562B1 (en) | 1999-09-14 | 2002-11-12 | Apic Yamada Corp. | Resin molding machine |
| KR100425946B1 (ko) * | 2002-02-20 | 2004-04-01 | 주식회사 칩팩코리아 | 플립 칩 패키지의 금 스터드 범프 형성방법 |
| KR100520080B1 (ko) * | 2003-07-18 | 2005-10-12 | 삼성전자주식회사 | 반도체칩 표면실장방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3468386B2 (ja) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| JPH11121507A (ja) | 半導体装置およびその製造方法 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| US6207477B1 (en) | Semiconductor device having a ball grid array and a fabrication process thereof | |
| US6399425B1 (en) | Method of encapsulating semiconductor devices utilizing a dispensing apparatus with rotating orifices | |
| JP2006190987A (ja) | パッケージ構造とその製造方法 | |
| US20090206480A1 (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| JP3501360B2 (ja) | ポリマ補強カラム・グリッド・アレイ | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| US6207478B1 (en) | Method for manufacturing semiconductor package of center pad type device | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP3468386B2 (ja) | 半導体装置の製造方法 | |
| JP3468406B2 (ja) | 半導体装置の実装方法 | |
| JP2004363250A (ja) | 半導体装置の製造方法 | |
| JP2003234430A (ja) | 半導体装置およびその製造方法 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JP3741670B2 (ja) | 半導体装置の製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP2003309227A (ja) | 半導体装置およびその製造方法 | |
| US20230064066A1 (en) | Wafer-level backside layer for semiconductor apparatus | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| KR100456815B1 (ko) | 반도체 패키지 및 이것의 반도체 칩 부착방법 | |
| JPH05326618A (ja) | 半導体装置 | |
| JP2001060641A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |