JP2008091408A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008091408A
JP2008091408A JP2006267711A JP2006267711A JP2008091408A JP 2008091408 A JP2008091408 A JP 2008091408A JP 2006267711 A JP2006267711 A JP 2006267711A JP 2006267711 A JP2006267711 A JP 2006267711A JP 2008091408 A JP2008091408 A JP 2008091408A
Authority
JP
Japan
Prior art keywords
resin
substrate
connection terminal
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006267711A
Other languages
English (en)
Inventor
Naoki Sakota
直樹 迫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006267711A priority Critical patent/JP2008091408A/ja
Publication of JP2008091408A publication Critical patent/JP2008091408A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

【課題】高信頼性のある樹脂封止をした半導体装置を提供する。
【解決手段】第1の基板2を第2の基板3に実装し、さらに半導体チップ1を第1の基板2上に実装した半導体装置において、少なくとも第1の基板2と半導体チップ1とが対向する領域に無機充填材料を含有する第1の樹脂9が塗布され硬化され、少なくとも第2の基板3と第1の基板2とが接合された領域の周囲に第1の樹脂9より無機充填材料の含有量が少ないか、無機充填材料を含有しない第2の樹脂10が半導体チップ1とは接しないように塗布され硬化されている。
【選択図】図1

Description

本発明は、半導体チップが高密度に実装された半導体装置に関するものであり、特に、第1の基板であるインターポーザを第2の基板であるキャリアテープに実装し、さらに半導体チップを第1の基板上に実装し、樹脂封止した半導体装置およびその製造方法に関するものである。
液晶表示装置等の電子機器においては、高画質・高鮮明な画質はもとより、軽くて薄い高機能を有するものが要求されている。これを実現するためには、電子機器を構成している電子部品、具体的には高性能な小型半導体パッケージの開発が必要である。半導体メーカでは、半導体パッケージ内の半導体チップの回路素子のさらなる高集積化を検討している。この高集積化を実現した半導体チップは、チップサイズが縮小化されていることもあって、最終的には多端子、狭電極間ピッチの半導体チップとなる。
また、高集積化した半導体チップを基板に高密度で実装し、しかも高信頼性を実現できる実装技術が要望されている。この要望に対し、液晶表示装置等の電子機器に採用されているTCP(Tape Carrier Package)という実装構造がある。
この実装構造では、一般に、キャリアテープに形成したフライングリードと半導体チップのバンプが、金と錫で共晶接続されている。
また、TCPを用いた新たな実装構造として、特許文献1には、図15に示すように、半導体チップ101の金バンプ102とキャリアテープ103の配線104とを加熱して加圧することによって接続し、半導体チップ101の金バンプ105と他の半導体チップ106の金バンプ107をNCP(Non-Conductive Paste)108を介して接続した後、他の半導体チップ106の周囲に樹脂109をポッティングし、硬化させる構造が記載されている。
また他の小型パッケージ構造として、特許文献2には、図16に示すように、基板111の開口部に大径の半導体チップ112を対向させ、該大径の半導体チップ112の金バンプ113と基板111の配線114を電気的に接続し、大径の半導体チップ112に小径の半導体チップ115を対向させた状態で開口部内に嵌め込み、小径の半導体チップ115を金バンプ116を介して大径の半導体チップ112に電気的に接続し、1種類の樹脂117を各接続部に個別に充填した構造が記載されている。
特許文献1ならびに特許文献2に記載の半導体装置において、半導体チップはともにシリコンからなる材料、すなわち線膨張係数が同一の材料で構成されている。この場合、半導体チップ同士を接続している接続部に加わるせん断歪は温度変化に対して同一であり、接合部のストレスは非常に小さいので、接続信頼性を向上させる封止樹脂は必ずしも必要ではなかった。しかし、半導体チップへの耐衝撃性と、線膨張係数が異なる半導体チップと基板との接続部の保護に樹脂が必要という両面から、半導体チップ同士の間隙にも樹脂が充填されているのが一般的である。
接続信頼性を向上させる樹脂封止構造として、特許文献3には、基板の表面端部に凹所を設けて半導体チップを載置し、その他の表面には配線パターンを形成し、半導体チップと配線パターンとをワイヤボンディングした後、ポッティングした樹脂を流れ止める枠を設け、耐湿性を向上させる構造が提案されている。
特開2002−222830号公報 特開2001−308258号公報 特開昭63−287043号公報
特許文献1及び特許文献2は、ともに半導体チップを基板に高密度に実装する有効な構造と方法を記載しているが、ともに接続信頼性に大きく関与する封止樹脂に関しては詳細に言及していない。
特許文献1及び特許文献2に記載されているような1種類の封止樹脂にて封止した半導体装置で温度サイクル試験を実施した場合、温度変化により封止樹脂が伸縮し、封止樹脂と接触している面、すなわち封止樹脂と半導体チップとの界面での封止樹脂の剥離や半導体チップと半導体チップとの接合部の剥離が発生するといった問題が見られた。さらに深刻な場合は半導体チップ自体のクラックが早期に発生するといった問題が見られた。
この対策として、封止樹脂の最適化が考えられるが、半導体チップと半導体チップとの接合部に適した封止樹脂として、無機充填材料であるフィラを含有した樹脂を使用すると、フィラが含有されていない封止樹脂に比べ粘度が高くなる。その結果、半導体チップと半導体チップの接合部以外の接合部、すなわち半導体チップと基板との接合部までの広い範囲に封止樹脂が濡れ広がるまでに時間を要し、作業効率が悪いといった問題があった。
また半導体チップと半導体チップとの接合部の信頼性が確保できたとしても、半導体チップと基板との接合部の信頼性が確保できるといった確証もなく、適した封止樹脂を選定するまで多大な時間を要していた。
特許文献1の半導体装置の構造では、NCP108により半導体チップ101と他の半導体チップ106の接合部の信頼性は良好である。しかしその一方、封止樹脂109が半導体チップ101と他の半導体チップ106の両者に接触しているため、温度サイクル試験を実施した場合、封止樹脂109の伸縮に対し剛性体である半導体チップ101が追従できず、ダイシング等により最もダメージを受けている半導体チップ101,106の端部にクラックが発生するという現象が見られ、半導体チップの配線が断線するという問題があった。
特許文献2の半導体装置の構造では、1種類の封止樹脂117にて大径半導体チップ112と小径半導体チップ115との接続部ならびに大径半導体チップ112と基板111との接続部を個別に封止し、なおかつ封止樹脂117が大径半導体チップ112と小径半導体チップ115と基板111に接していないので、上述した半導体チップ112,115の端部にクラックが発生するという現象は回避できる。しかし、実際には大径半導体チップ112と基板111との接続部保護のために注入した封止樹脂117の塗布量のバラツキにより小径半導体チップ115にまで濡れ広がり接してしまうことがあった。その結果、封止樹脂117自体のクラック、剥がれ等が見られ、そのクラックから水分等が浸入し、長期信頼性が確保できないという問題があった。
特許文献3の半導体装置の構造では、樹脂流れ止め枠内に熱硬化性樹脂を塗布し、樹脂硬化し、さらに封止キャップを接着する樹脂膜を熱硬化性樹脂全面に塗布するという工程を経て、完成した半導体装置が示してある。この半導体装置は、耐環境性の保護をするのに多く工程を経過する必要があり、工程数が多く、多大な時間を要し効率的ではないといった問題があった。
本発明は、上記従来技術における問題点に鑑みてなされたものであり、その目的は、狭電極間ピッチの半導体チップを基板に実装することができる構造、すなわち第1の基板であるインターポーザを第2の基板であるキャリアテープに実装し、さらに半導体チップを第1の基板上に実装した構造において、高信頼性を実現する樹脂封止構造を有する半導体装置およびその製造方法を提供することである。
前記課題を解決するために本発明に係る半導体装置は、
第1の接続端子および第2の接続端子が設けられた第1の基板と、
前記第1の基板の第1の接続端子に接合された接続端子が設けられた半導体チップと、
前記第1の基板の第2の接続端子に接合された接続端子が設けられた第2の基板と、
少なくとも前記第1の基板と前記半導体チップとが対向する領域に塗布され硬化され、無機充填材料を含有する第1の樹脂と、
少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に前記半導体チップとは接しないように塗布され硬化され、前記第1の樹脂より無機充填材料の含有量が少ないか、無機充填材料を含有しない第2の樹脂とを具備する。
また、本発明に係る他の半導体装置は、
第1の接続端子および第2の接続端子が設けられた第1の基板と、
前記第1の基板の第1の接続端子に接合された接続端子が設けられた半導体チップと、
前記第1の基板の第2の接続端子に接合された接続端子が設けられた第2の基板と、
少なくとも前記第1の基板と前記半導体チップとが対向する領域に塗布され硬化された第1の樹脂と、
少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に前記半導体チップとは接しないように塗布され硬化され、前記第1の樹脂より粘度が低く、かつ、線膨張係数が大きい第2の樹脂とを具備する。
前記第1の樹脂と前記第2の樹脂との間に、第1の基板に接し半導体チップの周囲を取り囲む枠形状で垂直方向に接続端子の高さと同等以上の高さを有する樹脂流れ止めが形成されていることが好ましい。
前記第1の樹脂の無機充填材料に含有される無機フィラの平均粒径は0.2〜0.35μmであることが好ましい。
第1の樹脂の線膨張係数は接続端子の線膨張係数の4倍以下であることが好ましい。
前記第1の基板は前記半導体チップと同一材料からなり、前記第1の基板と前記半導体チップの接続端子は金からなることが好ましい。
本発明に係る半導体装置の製造方法は、
前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
少なくとも前記第1の基板と前記半導体チップとが対向する領域に、無機充填材料を含有する第1の樹脂を塗布し硬化する工程と、
少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に、前記第1の樹脂より無機充填材料の含有量が少ないか、無機充填材料を含有しない第2の樹脂を前記半導体チップとは接しないように塗布し硬化する工程とからなる。
本発明に係る半導体装置の他の製造方法は、
前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
少なくとも前記第1の基板と前記半導体チップとが対向する領域に、無機充填材料を含有する第1の樹脂を塗布し硬化する工程と、
少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に、前記第1の樹脂より粘度が低く、かつ、線膨張係数が大きい第2の樹脂を前記半導体チップとは接しないように塗布し硬化する工程とからなる。
本発明に係る樹脂流れ止めを用いた半導体装置の製造方法は、
第1の基板上に形成した第1の接続端子と第2の接続端子との間に、前記第1の接続端子と前記第2の接続端子に接しない一定幅で前記接続端子と同等以上の高さを有する枠形状の樹脂流れ止めを形成する工程と、
前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
前記樹脂流れ止めの第1の接続端子側に第1の樹脂を、前記樹脂流れ止めの第2の接続端子側に、前記第1の樹脂より無機充填材料の含有量が少ないか、無機充填材料を含有しない第2の樹脂を同時に塗布する工程と、
前記第1の樹脂と前記第2の樹脂を硬化する工程とからなる。
本発明に係る樹脂流れ止めを用いた半導体装置の他の製造方法は、
第1の基板上に形成した第1の接続端子と第2の接続端子との間に、前記第1の接続端子と前記第2の接続端子に接しない一定幅で前記接続端子と同等以上の高さを有する枠形状の樹脂流れ止めを形成する工程と、
前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
前記樹脂流れ止めの第1の接続端子側に第1の樹脂を、前記樹脂流れ止めの第2の接続端子側に、前記第1の樹脂より粘度が低く、かつ、線膨張係数が大きい第2の樹脂を同時に塗布する工程と、
前記第1の樹脂と前記第2の樹脂を硬化する工程とからなる。
本発明の半導体装置によれば、第1の基板と半導体チップとが対向する領域、すなわち線膨張係数が同等の部材間に無機充填材料を含有している第1の樹脂を配置しているため、樹脂の線膨張係数を低下させることができる。すなわち第1の樹脂の線膨張係数が半導体チップの線膨張係数(例えば、シリコンの場合は、3.5ppm/K、GaAsの場合は6.86ppm/K)に近づくため、温度変化に対する樹脂部に発生する引張歪み又は圧縮歪みを緩和することができ、半導体チップと第1の基板との接合部の信頼性を確実に確保することができる。
また、第2の基板と第1の基板とが接合された領域の周囲に、半導体チップと接しないように、第1の樹脂より無機充填材料が少ないか、無機充填材料を含有しない第2の樹脂を配置しているため、第1の樹脂では塗布時間を要していた広い樹脂塗布範囲でも樹脂が濡れ広がりやすく作業効率が良い。
また、第1の樹脂より無機充填材料の含有量が少ないか、無機充填材料を含有しない、すなわち第1の樹脂に比べ粘度が低く、かつ、線膨張係数が大きい第2の樹脂が半導体チップと接しないように配置しているため、広い樹脂塗布範囲でも容易に樹脂が濡れ広がりやすく作業効率が向上する。さらに、線膨張係数が大きい第2の樹脂が、剛性体である半導体チップと剛性体である第1の基板とに接して配置されていないため、熱ストレスを受けた場合でも、樹脂界面で剥離が発生しない。したがって、樹脂自体のクラック及び半導体チップ端面のクラックを防止することができ、半導体装置の信頼性寿命を著しく向上させることができる。
さらに、第1の基板上に樹脂流れ止めを形成しているため、樹脂流れ止めにより樹脂注入時に第1の樹脂と第2の樹脂を使用しても両者が混合することはなく同時注入が可能になり、工程数の増加を抑制することができる。
以下、本発明の実施の形態を添付図面に従って説明をする。なお、実施形態を説明する全図において、同一の機能を有するものは同一の符号を付して、その繰り返しの説明は省略する。
<半導体装置の第1実施形態>
図1は、本発明の第1実施形態の半導体装置の断面図である。
図1に示すように、本発明の半導体装置は、半導体チップ1が第1の基板2を介して第2の基板3に接続されている。各接続部は異なる樹脂9,10にて封止されている。
半導体チップ1は、液晶パネルのコモン電極およびセグメント電極を駆動する液晶ドライバーICである。半導体チップ1の接続端子4には金バンプが形成されている。
第1の基板2には、半導体チップ1と接続するための第1の接続端子5と、第2の基板3と接続するための第2の接続端子6が形成されている。各接続端子5,6には、金バンプが形成されている。第1の基板2は半導体チップ1と同一材料からなっている。すなわち第1の基板2はシリコンからなっている。
半導体チップ1の接続端子4と第1の基板2の接続端子5,6の金バンプは公知技術である電解メッキ法にて形成され、たとえば平均で12μmの高さであり、半導体チップ1又は第1の基板2の少なくとも一方に形成されていればよい。半導体チップ1と第1の基板2の裏面研磨は特に行わなくてもよいし、半導体チップ1、第1の基板2の割れや取り扱いを考慮した程度の裏面研磨を行ってもよい。
第2の基板3は、キャリアテープからなり、第1の基板2に接続するための配線7と、他の基板(図示せず)に接続するための端子(図示せず)が形成されている。さらに、第2の基板3には半導体チップ1が搭載される範囲に打抜き穴8が設けられている。第2の基板3上の配線7は、この打抜き穴8から露出しないように形成されている。また第2の基板3の配線7の端子部分以外は、ソルダーレジスト(図示せず)の被膜によって保護されている。具体的には、第2の基板3は、ポリイミド等の有機材料からなる基材であり、配線7としてはCu配線パターンがパターニングされている。前記Cu配線パターン上には、第1の基板2の第2の接続端子6である金バンプと接続するために、錫メッキもしくは金メッキが施されている。さらに前記Cu配線パターンは、基材の周縁部から相互に平行となるように引き出されて、一方の引出し部は異方導電性膜等を介し液晶パネル(図示せず)の電極に接続され、他方の引出し部は電源や画像データ信号が伝送されるプリント基板(図示せず)の電極に接続される。
少なくとも前記半導体チップ1と前記第1の基板2とが対向する領域には、第1の樹脂9が塗布充填され硬化されている。
また、少なくとも前記第2の基板3と前記第1の基板2とが接続された領域の周囲に、前記半導体チップ1とは接しないように第2の樹脂10が塗布充填され硬化されている。
前記第1の樹脂9と第2の樹脂10は、以下に説明するように、無機充填材料の含有率、粘度、線膨張係数が異なる樹脂である。
前記第1の樹脂9は、半導体チップ1と第1の基板2の間の隙間に気泡を巻き込むことなく流動するような低粘度を有することが望ましい。半導体チップ1と第1の基板2の間の隙間は、20μm程度であり、コストの観点から金バンプの高さを低くした場合には、10μm程度である。このような狭い隙間に気泡を巻き込むことなく流動するような第1の樹脂9の粘度は、9Pa・s程度である。
また、第1の樹脂9には、温度サイクル試験の温度変化に追従できる柔軟性が望まれるため、無機充填材料としてシリカを50重量%含有した樹脂が望ましい。さらに狭間隙に注入するため、フィラであるシリカの平均粒径は0.2〜0.35μmであることが望ましい。
さらに、第1の樹脂9は、半導体チップ1と第1の基板2の同一材料からなる接続端子4,5の接合部の高信頼性を得るため、接続端子4,5の線膨張係数の4倍以下の線膨張係数を有することが望ましい。具体的には、接続端子4,5が金バンプである場合、金バンプの線膨張係数が14ppm/Kであるから、第1の樹脂9の熱膨張係数は56ppm/K以下であることが望ましい。
接続端子4,5の線膨張係数の4倍以上の線膨張係数を使用すると、温度ストレスに対する接合信頼性等の不良が発生する。表1は、温度サイクル試験の結果を示す。この温度サイクル試験では、線膨張係数の異なる3種類の樹脂A,B,Cを使用した半導体装置のサンプルをそれぞれ20個用意し、各サンプルに−40℃/125℃の温度変化を与えて接合部の導通性と樹脂クラックの有無を調べた。樹脂A(接続端子の線膨張係数の38/14=2.7倍)では1000サイクルでも総てのサンプルにつき接合部の導通性は良好であり、樹脂クラックはみられなかった。樹脂B(接続端子の線膨張係数の60/14=4.3倍)では300サイクルで樹脂クラックが発生し、500サイクルで20サンプル中18個は導通性が良好であったが、2個に導通不良が見られた。樹脂C(接続端子の線膨張係数の82/14=5.6)では100サイクルで樹脂クラックが発生し、30サイクルで20サンプル中10は導通性が良好であったが、残り10個に導通不良が見られた。この結果、第1の樹脂9は、接続端子4,5の線膨張係数の4倍以下の線膨張係数を有することが望ましいことが分かった。
Figure 2008091408
第1の樹脂9としては、無機充填材料を含有し、無溶剤型の熱硬化性樹脂を使用することができる。例えば、フェノール系エポキシ樹脂の中で、ビスフェノール型エポキシ樹脂と、酸無水物硬化剤とイミダゾール硬化触媒との混合物、またはポリイミド樹脂、アクリル樹脂等が挙げられる。また、無機充填材料としては、シリカ、石英、および溶解シリカ等を使用することができる。具体的には、第1の樹脂9は長瀬チバ製の型番XS−8443−14などが候補としてあげられる。
第2の樹脂10は、第1の基板2であるシリコンと第2の基板3であるキャリアテープの広範囲の接合部を保護するため、第1の樹脂9より粘度が低いことが望ましい。第2の樹脂10が第1の樹脂より粘度が低いことで、第2の基板3であるキャリアテープへの樹脂の回り込みが良く、塗布領域のコントロールが容易で、封止作業を短時間で終えることができる。
また、第2の基板3であるキャリアテープは柔軟性があり、温度サイクル試験の温度変化に対し第2の基板3自体が変形するため、接合部の歪は小さい。よって、第2の樹脂10は、耐衝撃性を確保できればよい。したがって、樹脂のコストを優先させ、無機充填材料の含有量が少ないか、含有しないことにより、無機充填材料を含有している第1樹脂9より線膨張係数が大きいことが望ましい。例えば、第2の樹脂10は、粘度が0.45Pa・s程度であり、線膨張係数が80ppm/K程度の樹脂で構わない。具体的には、第2の樹脂10は長瀬チバ製の型番8461Cなどが候補としてあげられる。
以上の構成からなる半導体装置は、各接合部が第1の樹脂9と第2の樹脂10により封止され、機械的強度保持や良好な耐候性が実現されている。
また、小型で、半導体配線間隔レベルでの微細ピッチで、多ピンの安定した接続を得ることが可能となる。
さらに、第2の基板3上に実装するチップ部品の機能を第1の基板2に盛り込む設計をすることにより、第2の基板3に占める実装面積が大幅に削減可能となり、製品の小型化に大きく貢献できる。
<半導体装置の第2実施形態>
図2は、本発明の第2実施形態の半導体装置の断面図、図3はその平面図である。
この半導体装置は、第1の基板2上の第1の接続端子5と第2の接続端子6との間に、前記第1の接続端子5と第2の接続端子6に接しない一定幅の樹脂流れ止め11が形成されている。この樹脂流れ止め11は、図2に示すように、第1の接続端子5を取り囲むような枠形状を有し、前記第1の接続端子5及び第2の接続端子6の高さと同等以上の高さを有している。なお樹脂流れ止め11の位置は、図12に示ように、半導体チップ1の厚みをTとすると、前記半導体チップ1の端面から第2の接続端子6の方向にT/2の位置に形成するのが望ましい。この位置に形成することにより、後述するように、第1の樹脂9を塗布した場合、半導体チップ1の側面1aを第1の樹脂9で覆うことが可能となる。
第1の樹脂9は前記樹脂流れ止め11によって第2の接続端子6に向かって流れるのが防止されている。また、前記樹脂流れ止め11により、半導体チップ1の側面1aを第1の樹脂9が覆うことが可能となる。
また、第2の樹脂10は、樹脂流れ止め11により、半導体チップ1とは接触しないようになっている。たとえ、第2の樹脂10が樹脂流れ止め11を越えても、半導体チップ1の側面1aが第1の樹脂9に覆われていれば、第2の樹脂10が半導体チップ1と接触することはない。
<半導体装置の第3実施形態>
図4は、本発明の第3実施形態の半導体装置の断面図である。
この半導体装置は、第2の樹脂10が樹脂流止め11を越えて第1の樹脂9に接しているが、半導体チップ1には接していない。第2の樹脂10が半導体チップ1に接していると、温度サイクル試験にて半導体チップ1の側面1aで樹脂クラック、もしくは半導体チップ1の側面1aにてクラックが発生する。しかし、この第3実施形態の半導体装置は第1の樹脂9が半導体チップ1の側面1aを覆っているため、第2の樹脂10が半導体チップ1に接することがない。
次に前記構成からなる半導体装置の製造方法を説明する。
<半導体装置の製造方法の第1実施形態>
図1に示す半導体装置の製造方法では、まず、図5に示すように、公知技術であるバンプメッキ工程により、第1の基板2上に、半導体チップと接続する第1の接続端子5と第2の基板3と接続する第2の接続端子6を形成する。第1の接続端子5と第2の接続端子6は、共に金からなり、矩形形状であり、例えば30μm×50μm×12μm高のバンプである。
そして、図6に示すように、第1の基板2の第2の接続端子6の金バンプと第2の基板3の配線7とを、インナーリードボンダーによって電気的に接続する。また、図7に示ように、半導体チップ1の接続端子4の金バンプと第1の基板2の第1の接続端子5の金バンプとを、フリップチップボンダーによって電気的に接続する。そのボンディング条件は、例えば温度450℃、時間が2sec、圧力はmmあたり150〜200Nである。
続いて、図8に示ように、ディスペンサ12を用いて、第1の樹脂9を第1の基板2上に接続した半導体チップ1の周囲に塗布し、毛細管現象を利用し、前記半導体チップ1と第1の基板2との間隙に注入充填し硬化する。この後、図9に示ように、ディスペンサ13を用いて、第1の基板2と第2の基板3との接続部周囲に第2の樹脂10を塗布し、硬化する。このとき、第2の樹脂10が半導体チップ1と接しないようにする。なお、第1の樹脂9が半導体チップ1の側面1aを覆っていれば、第2の樹脂10が半導体チップ1と接することはない。なお硬化は、キュア炉によって、たとえば125℃で20分程度プリキュアをし、さらに125℃で3時間程度ポストキュアする。
<半導体装置の製造方法の第2実施形態>
図2,3に示す半導体装置の製造方法では、まず、図10(a)に示ように、第1実施形態と同様に、公知技術であるバンプメッキ工程により、第1の基板2上に、半導体チップと接続する第1の接続端子5と第2の基板3と接続する第2の接続端子6を形成する。第1の接続端子5と第2の接続端子6は、共に金からなり、矩形形状であり、例えば30μm×50μm×12μm高のバンプである。
次に、図10(b)に示すように、第1の基板2上にバンプメッキ用レジスト14を全面塗布、硬化させる。そして、図10(c)に示すように、矩形の樹脂流れ止め用マスク15を介して、前記バンプメッキ用レジスト14の一部を残すように露光する。続いて、図10(d)に示ように、バンプメッキ用レジスト14を現像して、露光したバンプメッキ用レジスト14を除去すると、図11に示ように樹脂流れ止め11が形成される。
なお、ここでは、樹脂流れ止め11をバンプメッキ用レジスト14の露光現像により形成した工程を説明したが、露光現像工程をせず、ディスペンサ等の描画装置により樹脂流れ止めを描画し、硬化させてもよい。
その他の樹脂流れ止めの形成方法としては、バンプメッキ工程用のレジスト露光時に、バンプパターンと樹脂流れ止め用のパターンを形成したマスクを介し露光現像する。露光現像後、樹脂流れ止め用のパターン開口のみにスクリーン印刷法を用い、第1の樹脂を前記樹脂流れ止め用のパターンに充填し、第1の樹脂をプリキュアし、樹脂流れ止めを形成してもよい。バンプメッキ工程時にはバンプ形成位置しか開口されていないので、樹脂流れ止めパターン部にはメッキされない。その後、バンプメッキ用レジストを溶剤にて除去することにより、バンプと樹脂流れ止めを同時に形成することができる。
前記樹脂流れ止め11を形成した後、図12に示ように、第1の基板2の第2の接続端子6の金バンプと第2の基板3の配線7とを、インナーリードボンダーによって電気的に接続する。また図13に示ように、半導体チップ1の接続端子4の金バンプと第1の基板2の第1の接続端子5の金バンプとを、フリップチップボンダーによって電気的に接続する。そのボンディング条件は、たとえば温度450℃、時間が2sec、圧力はmmあたり150〜200Nである。
前記接続工程の後、図14に示ように、第1の基板2と半導体チップ1とが対向する領域に第1の樹脂9を充填するとともに、第1の基板と第2の基板との接合部を保護する領域に第2の樹脂10を充填する。具体的には、樹脂流れ止め11の第1の接続端子5側に第1の樹脂9を塗布し、前記樹脂流れ止め11の第2の接続端子6側に第2の樹脂10を、同時にディスペンサ2台12,13により同時に各樹脂を塗布し、硬化する。なお硬化は、キュア炉によって、たとえば125℃で20分程度プリキュアをし、さらに125℃で3時間程度ポストキュアする。
<半導体装置の製造方法の第3実施形態>
図4に示す半導体装置の製造方法は、前述した第2実施形態の半導体装置の製造方法と同様であるので、説明を省略する。
半導体チップ1をインターポーザである第1の基板2にフェイスダウン方式で接続させるには本実施例で説明した熱圧着接続方法の他に様々な方式があるが、この接続方式については限定されるものではない。フェイスダウン方式の一つとして、例えば、超音波を併用して接続してもよい。
本発明は上記実施の形態に限定されるものではなく、第2の樹脂が同じ部材間に接しない構造であれば種々変形可能である。
なお、本実施の形態においては、第1の樹脂が半導体チップの側面を覆っている例について説明したが、第1の樹脂が半導体チップの裏面を覆っても、同じような効果が得られる。
その他にも本発明の趣旨を逸脱しない範囲で、種々変形実施可能であるのは言うまでもない。
本発明の第1実施形態に係る半導体装置の断面図である。 本発明の第2実施形態に係る半導体装置の断面図である。 図2の平面図である。 本発明の第3実施形態に係る半導体装置の断面図である。 本発明の半導体装置の第1実施形態の製造方法による第1の基板の状態を示す断面図である。 本発明の半導体装置の第1実施形態の製造方法により第1の基板を第2の基板に接続した状態の断面図である。 本発明の半導体装置の第1実施形態の製造方法により第1の基板に半導体チップを接続した状態の断面図である。 本発明の半導体装置の第1実施形態の製造方法により第1樹脂の充填する状態を示す断面図である。 本発明の半導体装置の第1実施形態の製造方法により第2樹脂の充填する状態を示す断面図である。 本発明の半導体装置の第2実施形態の製造方法により第1の基板に樹脂流れ止めを形成する状態を示す断面図。 本発明の半導体装置の第2実施形態の製造方法により樹脂流れ止めを形成した第1の基板の平面図である。 本発明の半導体装置の第2実施形態の製造方法により第1の基板を第2の基板に接続した状態の断面図である。 本発明の半導体装置の第2実施形態の製造方法により第1の基板に半導体チップを接続した状態の断面図である。 本発明の半導体装置の第2実施形態の製造方法により第1樹脂と第2の樹脂を充填する状態を示す断面図である。 従来の半導体装置の構造を示す断面図である。 従来の他の半導体装置の構造を示す断面図である。
符号の説明
1 半導体チップ
2 第1の基板
3 第2の基板
4 接続端子
5 第1の接続端子
6 第2の接続端子
7 配線
8 打抜き穴
9 第1の樹脂
10 第2の樹脂
11 樹脂流れ止め

Claims (10)

  1. 第1の接続端子および第2の接続端子が設けられた第1の基板と、
    前記第1の基板の第1の接続端子に接合された接続端子が設けられた半導体チップと、
    前記第1の基板の第2の接続端子に接合された接続端子が設けられた第2の基板と、
    少なくとも前記第1の基板と前記半導体チップとが対向する領域に塗布され硬化され、無機充填材料を含有する第1の樹脂と、
    少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に前記半導体チップとは接しないように塗布され硬化され、前記第1の樹脂より無機充填材料の含有量が少ないか、無機充填材料を含有しない第2の樹脂とを具備することを特徴とする半導体装置。
  2. 第1の接続端子および第2の接続端子が設けられた第1の基板と、
    前記第1の基板の第1の接続端子に接合された接続端子が設けられた半導体チップと、
    前記第1の基板の第2の接続端子に接合された接続端子が設けられた第2の基板と、
    少なくとも前記第1の基板と前記半導体チップとが対向する領域に塗布され硬化された第1の樹脂と、
    少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に前記半導体チップとは接しないように塗布され硬化され、前記第1の樹脂より粘度が低く、かつ、線膨張係数が大きい第2の樹脂とを具備することを特徴とする半導体装置。
  3. 前記第1の樹脂と前記第2の樹脂との間に、第1の基板に接し半導体チップの周囲を取り囲む枠形状で垂直方向に接続端子の高さと同等以上の高さを有する樹脂流れ止めが形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第1の樹脂の無機充填材料に含有される無機フィラの平均粒径は0.2〜0.35μmであることを特徴とする請求項1に記載の半導体装置。
  5. 第1の樹脂の線膨張係数は接続端子の線膨張係数の4倍以下であることを特徴とする請求項2に記載の半導体装置。
  6. 前記第1の基板は前記半導体チップと同一材料からなり、前記第1の基板と前記半導体チップの接続端子は金からなることを特徴とする請求項1から5のいずれかに記載の半導体装置。
  7. 前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
    前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
    少なくとも前記第1の基板と前記半導体チップとが対向する領域に、無機充填材料を含有する第1の樹脂を塗布し硬化する工程と、
    少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に、前記第1の樹脂より無機充填材料の含有量が少ないか、無機充填材料を含有しない第2の樹脂を前記半導体チップとは接しないように塗布し硬化する工程と、
    からなることを特徴とする半導体装置の製造方法。
  8. 前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
    前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
    少なくとも前記第1の基板と前記半導体チップとが対向する領域に、無機充填材料を含有する第1の樹脂を塗布し硬化する工程と、
    少なくとも前記第2の基板と前記第1の基板とが接合された領域の周囲に、前記第1の樹脂より粘度が低く、かつ、線膨張係数が大きい第2の樹脂を前記半導体チップとは接しないように塗布し硬化する工程と、
    からなることを特徴とする半導体装置の製造方法。
  9. 第1の基板上に形成した第1の接続端子と第2の接続端子との間に、前記第1の接続端子と前記第2の接続端子に接しない一定幅で前記接続端子と同等以上の高さを有する枠形状の樹脂流れ止めを形成する工程と、
    前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
    前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
    前記樹脂流れ止めの第1の接続端子側に第1の樹脂を、前記樹脂流れ止めの第2の接続端子側に、前記第1の樹脂より無機充填材料の含有量が少ないか、無機充填材料を含有しない第2の樹脂を同時に塗布する工程と、
    前記第1の樹脂と前記第2の樹脂を硬化する工程と
    からなることを特徴とする半導体装置の製造方法。
  10. 第1の基板上に形成した第1の接続端子と第2の接続端子との間に、前記第1の接続端子と前記第2の接続端子に接しない一定幅で前記接続端子と同等以上の高さを有する枠形状の樹脂流れ止めを形成する工程と、
    前記第1の基板の第1の接続端子と半導体チップとを電気的に接続する工程と、
    前記第1の基板の第2の接続端子と第2の基板の接続端子と電気的に接続する工程と、
    前記樹脂流れ止めの第1の接続端子側に第1の樹脂を、前記樹脂流れ止めの第2の接続端子側に、前記第1の樹脂より粘度が低く、かつ、線膨張係数が大きい第2の樹脂を同時に塗布する工程と、
    前記第1の樹脂と前記第2の樹脂を硬化する工程と
    からなることを特徴とする半導体装置の製造方法。
JP2006267711A 2006-09-29 2006-09-29 半導体装置およびその製造方法 Pending JP2008091408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006267711A JP2008091408A (ja) 2006-09-29 2006-09-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267711A JP2008091408A (ja) 2006-09-29 2006-09-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008091408A true JP2008091408A (ja) 2008-04-17

Family

ID=39375300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267711A Pending JP2008091408A (ja) 2006-09-29 2006-09-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008091408A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021347A (ja) * 2008-07-10 2010-01-28 Oki Semiconductor Co Ltd 多層チップ型半導体装置及びその製造方法
JP2019087692A (ja) * 2017-11-09 2019-06-06 トヨタ自動車株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021347A (ja) * 2008-07-10 2010-01-28 Oki Semiconductor Co Ltd 多層チップ型半導体装置及びその製造方法
JP2019087692A (ja) * 2017-11-09 2019-06-06 トヨタ自動車株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
WO1998033212A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
JP2005064362A5 (ja)
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP3622435B2 (ja) 半導体装置とその製造方法
US20100052163A1 (en) Semiconductor device, method of manufacturing same and method of repairing same
KR20080030897A (ko) 반도체 장치, 반도체 패키지 및 이들의 제조 방법
KR20000076871A (ko) 반도체장치
JP2009130363A (ja) 高信頼半導体装置の生産方法及びシステム
KR20030090481A (ko) 비도전성 접착제로 ic 칩을 기판에 본딩하는 방법과형성된 조립물
JP2013069942A (ja) 半導体装置及びその製造方法
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
JP2008091408A (ja) 半導体装置およびその製造方法
JP2009049115A (ja) 半導体装置及びその製造方法
JP4688443B2 (ja) 半導体装置の製造方法
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
JP2003297977A (ja) 電子部品の製造方法
JP2012124333A (ja) 半導体装置および半導体装置の製造方法
JP4331179B2 (ja) 半導体装置
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法
JP3714127B2 (ja) 半導体装置の製造方法