KR20080030897A - 반도체 장치, 반도체 패키지 및 이들의 제조 방법 - Google Patents

반도체 장치, 반도체 패키지 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20080030897A
KR20080030897A KR1020060121657A KR20060121657A KR20080030897A KR 20080030897 A KR20080030897 A KR 20080030897A KR 1020060121657 A KR1020060121657 A KR 1020060121657A KR 20060121657 A KR20060121657 A KR 20060121657A KR 20080030897 A KR20080030897 A KR 20080030897A
Authority
KR
South Korea
Prior art keywords
protrusion
electrode pad
pad
conductive liquid
junction structure
Prior art date
Application number
KR1020060121657A
Other languages
English (en)
Other versions
KR101328551B1 (ko
Inventor
이인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/858,078 priority Critical patent/US7675171B2/en
Priority to DE102007047247A priority patent/DE102007047247A1/de
Priority to TW096136764A priority patent/TW200818360A/zh
Priority to JP2007259037A priority patent/JP2008091926A/ja
Publication of KR20080030897A publication Critical patent/KR20080030897A/ko
Application granted granted Critical
Publication of KR101328551B1 publication Critical patent/KR101328551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/131 - H01L2224/13191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치, 반도체 패키지 및 이들의 제조 방법을 제공한다. 반도체 기판과 상기 반도체 기판 상에 형성된 전극 패드 및 상기 전극 패드 상에 형성된 접합구조물을 포함한다. 상기 패드 표면에 대해 수직으로 돌기가 신장되어 있다. 상기 돌기는 상기 접합구조물 내부로 신장될 수 있고, 상기 돌기 내부에는 전도성 액체가 채워질 수 있다. 상기 구조물이 형성된 반도체 기판은 접합 패드가 형성된 회로 기판에 결합되어 반도체 패키지가 구성된다. 상기 돌기는 솔더 볼에 크랙이 발생되거나 진행되는 것을 억제하고, 돌기 내의 전도성 액체에 의해 크랙이 패치될 수 있다.
반도체칩, 패키지, 돌기

Description

반도체 장치, 반도체 패키지 및 이들의 제조 방법{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF}
도 1은 반도체 장치에 형성된 솔더 볼을 나타낸 도면.
도 2는 크랙이 발생된 솔더 볼을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 도면.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 패키지의 형성 방법을 설명하기 위한 도면.
도 5는 반도체 기판과 회로기판이 결합된 반도체 패키지의 부분 단면도.
도 6 및 도 7은 각각 본 발명의 변형례에 따른 반도체 장치의 단면도.
도 8 내지 도 11은 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 12는 본 발명에 따른 반도체 패키지의 크랙에 대한 저항성을 설명하기 위한 도면.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더 구체적으로는 반도체 장치, 반도체 패키지 및 이들의 제조 방법에 관한 것이다.
전자 제품의 소형화 추세에 맞추어, 반도체 패키지의 소형화 역시 꾸준히 진행되어 오고 있다. 이러한 반도체 패키지의 소형화를 위해 제시된 구조 중 반도체 칩을 직접 기판에 실장하는 형태의 플립 칩 (Flip Chip) 및 웨이퍼 단계에서 외부 단자를 형성한 다음 개별 반도체 칩으로 절단 되는 웨이퍼 레벨 패키지(Wafer Label Package)가 칩 사이즈 패키지로서 각광 받고 있다.
도 1은 최근의 반도체 패키지에 사용되는 솔더 범프가 형성된 반도체 장치를 나타낸 도면이다.
도 1을 참조하면, 대표적인 반도체 칩의 솔더 범프 구조에서, 반도체 칩(101) 상에 전극 패드(102)가 형성되어 있고, 상기 전극패드(102)의 일부분이 노출된 오프닝을 가지는 페시베이션층(104) 및 절연층(103)이 상기 반도체 칩(101)의 표면을 덮는다. 상기 절연층(103) 및 상기 패시베이션층(104)의 오프닝에 UMB(Under Bump Metal; 107)이 형성되어 있고, 상기 UMB(107) 상에 솔더 볼(105)가 형성되어 있다.
상기 구조의 반도체 칩(101)이 인쇄회로기판에 결합되는 플립 칩 패키지, 칩 사이즈 패키지 또는 웨이퍼 레벨 패키지 기술에 대표적으로 적용되고 있으며, 이 밖에도 다양한 형태의 솔더 범프 구조가 제안되고 있다. 예컨대, 전극 패드와 솔더 볼의 위치가 다른 경우 전극 패드와 솔더 볼을 전기적으로 연결하는 재배선을 포함하는 구조, 전극 패드에 직접 솔더 볼이 형성된 구조 등이 제안되었다.
도 2는 회로 기판에 결합된 반도체 칩에서 솔더 범프에 크랙이 발생된 것을 나타낸 도면이다.
도 2를 참조하면, 반도체 칩(101)과 PCB 등의 회로기판(109)는 열 팽창률에 있어서 차이가 있다. 따라서, 온도 변화에 의해 반도체 칩(101)과 회로 기판(109)의 열 팽창 정도의 차이 만큼의 전단력(stress)이 솔더 볼(105)에 가해진다. 솔더 볼(105)는 전단력에 대한 어느 정도의 저항성을 가지지만, 온도 변화가 큰 경우 크랙이 발생될 수 있다. 크랙은 주로 전극 패드(102) 주변 또는 접합 패드(108)의 주변에서 발생되지만 솔더 볼(105)의 중앙부분에서도 발생되어 전달될 수 있다.
크랙의 발생은 솔더 범프 구조에 전기적 접촉 불량 등의 치명적 결함 원인이 될 수 있기 때문에 크랙의 발생 및 전달을 막을 수 있는 솔더 범프 구조에 대한 연구가 계속되고 있다.
본 발명이 이루고자 하는 기술적 과제는 크랙의 발생을 억제할 수 있는 솔더 범프 구조를 가지는 반도체 장치 및 반도체 패키지, 그리고 이들의 제조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 크랙에 의한 솔더 범프 구조의 전기적 접촉 불량을 억제할 수 있는 구조의 반도체 장치 및 반도체 패키지, 그리고 이들의 제조 방법을 제공하는데 있다.
상기 기술적 과제들을 달성하기 위하여 접합구조물 내에 돌기를 가지는 반도체 장치를 제공한다. 이 장치는 반도체 기판과 상기 반도체 기판 상에 형성된 전극 패드 및 상기 전극 패드 상에 형성된 접합구조물을 포함한다. 상기 패드 표면에 대해 수직으로 돌기가 신장되어 있다. 상기 돌기는 상기 접합구조물 내부로 신장될 수 있고, 상기 돌기 내부에는 전도성 액체가 채워질 수 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 반도체 패키지를 제공한다. 이 패키지는 반도체 기판과 상기 반도체 기판의 일면에 대향하여 접합된 회로 기판을 포함한다.
상기 반도체 기판의 일면에 전극 패드가 형성되어 있고, 상기 회로 기판에는 접합 패드가 배치되어 있다. 상기 접합 패드는 상기 반도체 기판의 일면에 대향하며, 상기 전극 패드에 대응된 위치에 배치될 수 있다. 상기 전극 패드와 상기 접합 패드는 접합 구조물에 의해 연결된다. 상기 접합구조물 내부에는 상기 패드 표면에 대해 수직으로 돌기가 신장되어 있다. 상기 돌기의 내부에는 전도성 액체가 채워진 것을 특징이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 접합구조물을 포함하는 반도체 장치의 제조 방법을 제공한다. 이 방법은 반도체 기판에 전극 패드를 형성하고, 상기 전극 패드 표면으로부터 수직으로 신장된 돌기를 형성하는 것을 포함한다. 상기 돌기 내에 전도성 액체을 채운다. 상기 전도성 액체는 상기 전극 패드 상에 상기 돌기를 형성한 다음 상기 돌기 내에 채워질 수 있다. 이와 달리, 전도성 액체가 채워진 돌기를 상기 전극 패드 상에 결합할 수도 있으며, 상기 돌기는 접합구조물 형성 전 또는 후에 상기 전극 패드 상에 결합할 수 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 패키지 제조 방법을 제공 한다. 이 방법은 반도체 기판에 전극 패드를 형성하고, 상기 패드 표면으로부터 수직으로 신장된 돌기를 형성하는 것을 포함한다. 상기 돌기 내에 전도성 액체를 채운다. 상기 패드 상에 상기 돌기를 감싸는 접합구조물을 형성한다. 접합 패드를 갖는 회로 기판을 형성한다. 상기 접합 패드는 상기 전극 패드에 대응된 위치에 형성되어 상기 전극 패드에 대향한다. 상기 전극 패드에 상기 접합구조물을 접합하여 상기 반도체 기판과 상기 회로 기판을 전기적으로 연결한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 도면이다.
도 3을 참조하면, 본 발명에 따른 반도체 장치(100)에서 접합 구조는 통상의 반도체 장치와 유사한 구조를 가진다. 그러나, 접합구조물 내에 크랙 발생을 억제하고 접촉불량을 막을 수 있는 구조물을 포함하는 것이 본 발명의 특징 중 하나이다. 본 실시예에서는 접합구조물로서 솔더 볼이 사용되었다.
도시된 것과 같이, 반도체 기판(10)의 일면에는 전극 패드(12)가 형성되어 있고, 솔드 볼(20)과 상기 전극 패드(12)의 점착(wetting)을 위해 상기 전극 패드(12) 상에 UBM(18)이 형성될 수 있다. 상기 반도체 기판(10) 상에 상기 전극 패드(12)의 일부분이 노출된 오프닝을 가지는 패시베이션층(14) 및 절연층(16)이 형성되어 있을 수도 있다. 상기 UBM(18)은 상기 패시베이션층(14) 및 상기 절연층(16)의 오프닝에 형성되어 상기 전극 패드(12)에 연결될 수 있다.
상기 절연층(16)은 폴리이미드막으로 형성될 수 있으며, 상기 UBM(18)은 구리, 크롬, 니켈 및 금 중 선택된 하나 또는 이들 중 둘 이상의 화합물로 형성될 수 있다. 본 발명에서, 상기 솔더 볼(20)이 형성되는 하부층은 도시된 것에 국한되지 않고 통상의 기술 범위에서 다양하게 변형될 수 있다.
상기 전극 패드(12) 상에 상기 전극 패드 표면에 대해 수직으로 신장된 돌기(22)가 형성되어 있다. 상기 돌기(22)는 UBM(18) 상에 형성될 수 있으며, 상기 솔더 볼(20) 내에서 신장되어 있을 수 있다.
상기 돌기(22)는 내부가 비어 있는 구조를 가지고, 상기 돌기의 내부에는 전도성 액체(24)가 채워진다. 상기 전도성 액체(24)는 예컨대, 금속 페이스트, 나노 금속 졸 및 나노 잉크와 같은 유동성을 가지는 전도성 물질일 수 있다. 상기 전도성 액체(24)는 공기와 접하는 부분이 고형화될 수 있는 물질일 수 있다. 따라서, 실시예에 따라 돌기의 일 단부 또는 양 단부에 고형화된 전도성 액체(24a)가 존재할 수 있다.
상기 돌기(22)는 도시된 것과 같이 단부가 개방된 실린더 구조를 가질 수 있 으며, 상기 개방된 단부 부근에서 상기 전도성 액체(24)가 고형화되어 상기 돌기(22) 내부에서 상기 전도성 액체는 유동성을 유지할 수 있다. 상기 돌기(22)은 상기 솔더 볼(20)에 삽입되어 상기 솔더 볼(20)에 의해 지지되거나, 상기 전극 패드(12) 또는 상기 UBM(18)에 결합될 수도 있다. 도시하지는 않았지만, 상기 전극(12) 또는 상기 UBM(18)에는 홈이 형성되어 상기 돌기(22)의 일부분이 상기 홈 내부에 삽입될 수도 있다.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 패키지의 형성 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 도 3에서 소개된 반도체 장치(100)는 회로기판(50)에 결합될 수 있다. 상기 회로기판(50)에는 다층의 배선층이 형성되어 있을 수 있으며, 상기 반도체 장치(100)에 결합되는 면에는 상기 반도체 장치의 전극 패드(12)에 대응되는 위치에 접합 패드(52)가 형성될 수 있다. 상기 접합 패드(52)는 상기 회로기판(50) 상에 인쇄되거나 전사된 전도성이 우수한 금속이다.
도시된 것과 같이, 상기 솔더 볼(20)이 상기 접합 패드(52)에 결합되어 상기 반도체 장치(100)와 상기 회로기판이 전기적으로 연결된다. 상기 접합 패드(52)에는 상기 돌기(22)에 대응되는 위치에 홈(54)가 형성되어 있을 수 있고, 상기 홈(54)에 상기 돌기(22)가 삽입되어 반도체 기판과 인쇄회로이 전단력에 대한 내성을 가질 수 있다. 상기 홈(54)는 상기 접합 패드(52)의 소정 깊이로 형성되거나, 상기 접합 패드(52)를 관통하는 쓰루 홀일 수도 있다.
도 5는 반도체 기판과 회로기판이 결합된 반도체 패키지의 부분 단면도이다.
도 5를 참조하면, 솔더 볼(20) 및 돌기(22)를 가지는 반도체 장치(100)는 인쇄회로 기판(50)에 결합된다. 상기 솔더 볼(20)은 온도 및/또는 압력에 의해 찌그러지면서 상기 전극 패드(12)와 상기 접합 패드(52)를 전기적으로 연결된다. 상기 솔더 볼(20) 내에는 상기 전극 패드(12)의 면으로부터 수직으로 신장된 돌기(22)가 형성되어 반도체 기판과 회로 기판을 지지한다. 상기 돌기(22)는 상기 접합 패드(52)에 형성된 홈(54) 내에 삽입되어 고정될 수 있다. 또한, 도시하지는 않았지만 상기 돌기(22)는 상기 전극 패드(12)또는 상기 UBM(18)에 삽입되어 있거나 결합되어 있을 수도 있다. 상기 돌기(22)가 상기 반도체 기판 또는 상기 회로 기판에 고정되는 것으로도 상기 솔더 볼(20)에 전단력에 대한 저항성을 제공할 수 있다.
도 6 및 도 7은 각각 본 발명의 변형례에 따른 반도체 장치의 단면도이다.
도 6을 참조하면, 전극 패드(12) 상에 신장된 돌기(22)의 단부(22a) 상기 솔더 볼(20)보다 높이 돌출되어 있을 수 있다. 상기 돌기(22)의 돌출부는 회로 기판에 결합될 때 가이드 역할을 하여 회로 기판의 홈에 삽입될 수 있다. 상기 돌출된 부분의 전도성 액체(24a)는 공기와 접하여 고형화될 수 있고, 상기 돌기(22) 내부의 전도성 액체는 유동성이 유지될 수 있다.
도 7을 참조하면, 상기 전극 패드(12) 상에는 복수개의 돌기(22b)가 신장되어 있을 수 있다. 각각의 돌기들(22)은 내부가 빈 구조를 가지며, 상기 돌기들의 내부에 전도성 액체(24)가 채워질 수 있다.
도 8 내지 도 11은 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면들이다.
도 8을 참조하면, 상기 돌기(22)는 전극 패드(12)가 형성된 기판 상에 형성될 수 있다. 예컨대, 상기 돌기(22)는 전극 패드(12) 상에 직접 형성되거나, UBM(18) 상에 형성될 수 있다. 상기 전극 패드(12) 또는 상기 UBM(18)에 홈을 형성하여 상기 돌기(22)의 일부를 삽입하여 고정할 수도 있다.
본 발명의 일 실시예에서, 상기 돌기(22)는 파이프 형상을 가질 수 있으며, 파이프 라인 내부에 전도성 액체(24)를 채우고 상기 파이프 라인을 소정의 길이로 절단하여 상기 돌기(22)를 제작할 수 있다. 이 때, 파이프 라인의 절단 부분에 노출된 부분의 전도성 액체(24a)는 공기와 접하여 고형화될 수 있다. 소정의 길이로 절단된 돌기(22)를 상기 전극 패드(12) 상부에 결합하여 도시된 것과 같은 구조를 얻을 수 있다.
도 9에 도시된 것과 같이 본 발명의 다른 실시예에서, 상기 돌기(22)는 상기 전극 패드(12) 상부에 속이 빈 파이프 형상으로 형성될 수 있다. 상기 돌기(22)의 내부에 전도성 액체(24)를 주입하여 내부에 전도성 액체가 채워진 돌기를 형성할 수 있다. 이 실시예에서도 상기 돌기(22)의 개방된 단부에서 전도성 액체가 고형화될 수 있다.
도 10을 참조하면, 전도성 액체(24)가 채워진 돌기(22)가 형성된 반도체 기판 상에 솔더 페이스트(20a)을 인쇄하고, 상기 솔더 페이스트(20a)에 열을 가하여 솔더 볼을 만들 수 있다.
도 11을 참조하면, 본 발명의 또 다른 실시예에서, 상기 돌기(22)는 솔더 볼(20)이 형성된 이후에 상기 솔더 볼(20) 내에 삽입될 수 있다. 즉, 통상의 기술 을 적용하여 솔더 볼(20)을 형성한 후, 상기 솔더 볼(20) 내에 돌기(22)를 삽입함으로써 상기 전극 패드 표면으로부터 수직으로 신장된 돌기(22)를 가지는 반도체 장치를 제조할 수 있다. 이 때, 온도 조건을 조절하여 솔더 볼(20)의 손상없이 상기 돌기(22)를 상기 솔더 볼(20) 내에 삽입할 수 있다.
도 12는 본 발명에 따른 반도체 패키지의 크랙에 대한 저항성을 설명하기 위한 도면이다.
도 12를 참조하면, 온도 변화에 의해 반도체 칩과 회로 기판의 열 팽창 정도의 차이 만큼의 전단력이 솔더 볼(20)에 가해진다. 본 발명의 실시예들에서 상기 돌기(22)는 그 자체로 전단력에 대한 저항성을 솔더 볼(20)에 제공한다. 그러나, 강한 전단력이 상기 솔더 볼(20)에 가해질 때, 상기 솔더 볼(20)에 크랙(28)이 발생될 수 있다. 이 때, 상기 돌기(22)에 의해 일차적으로 크랙(28)의 진행이 저지될 수 있고, 강한 전단력에 의해 상기 돌기(22)에도 크랙이 발생된 경우, 상기 돌기(22)의 크랙 부분을 통해 상기 크랙 사이에 전도성 액체(24s)가 스며든다. 종래에는 크랙의 발생으로 인해 접합이 불량해져 저항이 증가하는 문제가 있었으나, 본 발명의 경우 크랙이 전도성 액체에 의해 패치됨으로써 저항의 증가가 억제될 수 있고, 전도성 액체가 고형화됨에 따라 솔더 볼의 결합력이 회복될 수 있다.
본 발명의 실시예들에 있어서, 반도체 칩과 회로 기판을 연결하는 결합구조물로서 솔더 볼을 예시하였으나, 결합구조물은 솔더 볼에 국한되지 않고 다양한 솔더 범프 구조를 가질 수도 있다. 또한, 전극 패드 상에 돌기가 형성되는 것 이외의 구성은 통상의 반도체 칩 및 반도체 패키지 구조와 동일할 수도 있으며, 주지 또는 공지된 통상의 기술 범위 내에서 결합 구조물 하부 구조는 다양하게 변형될 수도 있다.
상술한 것과 같이 본 발명에 따르면, 반도체 칩과 회로기판의 팽창계수 차이 또는 외부 압력에 의해 솔더 볼에 전단력이 가해질 때, 돌기에 의해 크랙 발생이 억제되거나 크랙의 진행이 저지될 수 있다.
또한, 강한 스트레스에 의해 돌기까지 손상되더라도 돌기의 손상부위를 통해 전도성 액체가 크랙 사이로 침투하여 저항의 증가를 막을 수 있다.
더 나아가, 전도성 액체의 고형화에 의해 크랙이 패치되어 솔더 볼의 결합력이 회복될 수도 있다.

Claims (25)

  1. 반도체 기판;
    상기 반도체 기판 상에 형성된 전극 패드;
    상기 전극 패드 상에 형성된 접합구조물;
    상기 접합구조물 내부로 상기 패드 표면에 대해 수직으로 신장된 돌기를 포함하되, 상기 돌기 내부에 전도성 액체가 채워진 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 전도성 액체는 금속이 함유된 액체인 것을 특징으로 하는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 전도성 액체는 공기와 접촉될 때 고형화되는 물질인 것을 특징으로 하는 반도체 장치.
  4. 청구항 1에 있어서,
    상기 돌기의 일 단부는 상기 접합구조물 상부로 노출되고, 적어도 상기 노출된 단부에서 상기 전도성 액체는 고형화된 것을 특징으로 하는 반도체 장치.
  5. 청구항 1에 있어서,
    상기 접합구조물은 솔드 볼 또는 솔드 범프인 것을 특징으로 하는 반도체 장치.
  6. 청구항 1에 있어서,
    상기 돌기는 상기 접합구조물 상부로 돌출된 것을 특징으로 하는 반도체 장치.
  7. 청구항 1에 있어서,
    상기 돌기는 상기 전극 패드에 직접 연결된 것을 특징으로 하는 반도체 장치.
  8. 반도체 기판;
    상기 반도체 기판의 일면에 형성된 전극 패드;
    상기 반도체 기판의 일면에 대향하며, 상기 전극 패드에 대응된 위치에 접합 패드가 배치된 회로 기판;
    상기 전극 패드와 상기 접합 패드를 연결하는 접합 구조물; 및
    상기 접합구조물 내부로 상기 패드 표면에 대해 수직으로 신장된 돌기를 포함하되, 상기 돌기의 내부에 전도성 액체가 채워진 것을 특징으로 하는 반도체 패키지.
  9. 청구항 8에 있어서,
    상기 접합 패드에서 상기 돌기에 대응되는 위치에 형성된 홈을 더 포함하되, 상기 돌기는 상기 홈에 삽입된 것을 특징으로 하는 반도체 패키지.
  10. 청구항 8에 있어서,
    상기 접합 패드를 관통하는 쓰루 홀을 더 포함하되, 상기 돌기는 상기 쓰루 홀에 삽입된 것을 특징으로 하는 반도체 패키지.
  11. 청구항 8에 있어서,
    상기 전도성 액체는 금속이 함유된 액체인 것을 특징으로 하는 반도체 장치.
  12. 청구항 8에 있어서,
    적어도 상기 접합 패드를 향하는 돌기의 단부에서 상기 전도성 액체는 고형화된 것을 특징으로 하는 반도체 장치.
  13. 청구항 8에 있어서,
    상기 접합구조물은 솔드 볼 또는 솔드 범프인 것을 특징으로 하는 반도체 장치.
  14. 청구항 8에 있어서,
    상기 돌기는 상기 패드에 결합된 것을 특징으로 하는 반도체 장치.
  15. 반도체 기판에 전극 패드를 형성하는 단계;
    상기 전극 패드 표면으로부터 수직으로 신장된 돌기를 형성하는 단계;
    상기 돌기 내에 전도성 액체를 채우는 단계;
    상기 전극 패드 상에 상기 돌기를 감싸는 접합구조물을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  16. 청구항 15에 있어서,
    상기 전극 패드 상에 상기 접합구조물을 형성하는 단계 이후에,
    상기 접합구조물에 도전성 액체가 채워진 돌기를 삽입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 청구항 15에 있어서,
    상기 접합구조물을 형성하는 단계는,
    상기 돌기가 형성된 전극 패드 상에 솔더 페이스트를 인쇄하는 단계; 및
    상기 솔더 페이스트를 가열하여 상기 돌기를 감싸는 솔더 볼을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 반도체 기판에 전극 패드를 형성하는 단계;
    상기 패드 표면으로부터 수직으로 신장된 돌기를 형성하는 단계;
    상기 돌기 내에 전도성 액체를 채우는 단계;
    상기 패드 상에 상기 돌기를 감싸는 접합구조물을 형성하는 단계;
    상기 전극 패드에 대응된 위치에 형성되어 상기 전극 패드에 대향하는 접합 패드를 갖는 회로 기판을 제공하는 단계;
    상기 전극 패드에 상기 접합구조물을 접합하여 상기 반도체 기판과 상기 회로 기판을 전기적으로 연결하는 단계를 포함하는 반도체 패키지 제조 방법.
  19. 청구항 18에 있어서,
    상기 접합 패드에서 상기 돌기에 대응되는 위치에 홈을 형성하는 단계를 더 포함하되,
    상기 돌기는 상기 홈 내에 삽입되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  20. 청구항 18에 있어서,
    상기 접합 패드를 관통하는 쓰루 홀을 형성하는 단계를 더 포함하되,
    상기 돌기는 상기 쓰루 홀 내에 삽입되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  21. 반도체 기판;
    상기 반도체 기판 상에 형성된 전극 패드;
    상기 전극 패드 상에 형성된 접합구조물;
    상기 접합구조물 내부로 상기 패드 표면에 대해 수직으로 신장된 돌기;
    상기 돌기 내부에 채워진 전도성 액체; 및
    상기 전극 패드에 인접한 부분에서, 상기 접합구조물 및 상기 돌기에 연속적으로 발생된 크랙을 포함하되,
    상기 전도성 액체는 상기 크랙으로 스며들어 고형화된 것을 특징으로 하는 반도체 장치.
  22. 반도체 기판;
    상기 반도체 기판의 일면에 형성된 전극 패드;
    상기 반도체 기판의 일면에 대향하며, 상기 전극 패드에 대응된 위치에 접합 패드가 배치된 회로 기판;
    상기 전극 패드와 상기 접합 패드를 연결하는 접합 구조물; 및
    상기 접합구조물 내부로 상기 패드 표면에 대해 수직으로 신장된 돌기;
    상기 돌기 내부에 채워진 전도성 액체; 및
    상기 접합구조물 및 상기 돌기에 연속적으로 발생된 크랙을 포함하되,
    상기 전도성 액체는 상기 크랙으로 스며들어 고형화된 것을 특징으로 하는 반도체 장치.
  23. 청구항 22에 있어서,
    상기 크랙은 상기 전극 패드에 인접한 부분에 발생된 것을 특징으로 하는 반도체 장치.
  24. 청구항 22에 있어서,
    상기 크랙은 상기 접합 패드에 인접한 부분에 발생된 것을 특징으로 하는 반도체 장치.
  25. 청구항 22에 있어서,
    상기 크랙은 상기 접합 패드에 인접한 부분 및 상기 전극 패드에 인접한 부분에 각각 발생된 것을 특징으로 하는 반도체 장치.
KR1020060121657A 2006-10-02 2006-12-04 반도체 장치 KR101328551B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/858,078 US7675171B2 (en) 2006-10-02 2007-09-19 Semiconductor package and fabricating method thereof
DE102007047247A DE102007047247A1 (de) 2006-10-02 2007-09-26 Halbleiterbauelement und Herstellungsverfahren
TW096136764A TW200818360A (en) 2006-10-02 2007-10-01 Semiconductor package and fabricating method thereof
JP2007259037A JP2008091926A (ja) 2006-10-02 2007-10-02 半導体パッケージ及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060097307 2006-10-02
KR1020060097307 2006-10-02

Publications (2)

Publication Number Publication Date
KR20080030897A true KR20080030897A (ko) 2008-04-07
KR101328551B1 KR101328551B1 (ko) 2013-11-13

Family

ID=39532771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121657A KR101328551B1 (ko) 2006-10-02 2006-12-04 반도체 장치

Country Status (4)

Country Link
US (1) US7675171B2 (ko)
KR (1) KR101328551B1 (ko)
CN (1) CN101207100A (ko)
TW (1) TW200818360A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US9245834B2 (en) 2012-03-16 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of forming compliant conductive interconnect structure in flipchip package
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
TWI488274B (zh) * 2012-12-06 2015-06-11 Powertech Technology Inc 中空柱狀凸塊製程
US9768142B2 (en) 2013-07-17 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming bonding structures
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
US20160315040A1 (en) * 2015-04-23 2016-10-27 Mk Electron Co., Ltd. Core for reverse reflow, semiconductor package, and method of fabricating semiconductor package
US9808829B2 (en) * 2015-09-04 2017-11-07 Apple Inc. Methods for applying a coating over laser marking
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
CN108061209A (zh) * 2017-10-30 2018-05-22 江阴市恒润环锻有限公司 一种可用于法兰外圆裂纹监测的法兰
CN107894445A (zh) * 2017-10-30 2018-04-10 江阴市恒润重工股份有限公司 一种可用于法兰端面裂纹监测的法兰
EP3489994B1 (en) * 2017-11-28 2020-08-26 Mitsubishi Electric R & D Centre Europe B.V. Device and a method and a system for allowing the restoration of an interconnection of a die of a power module
KR20210026546A (ko) * 2019-08-30 2021-03-10 삼성전자주식회사 반도체 패키지 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918110A (ja) * 1995-06-27 1997-01-17 Matsushita Electric Works Ltd Ｂｇａ型集積回路の実装構造及びその製法
KR20020000692A (ko) * 2000-06-28 2002-01-05 박종섭 웨이퍼 레벨 패키지
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR100553562B1 (ko) 2003-09-23 2006-02-22 삼성전자주식회사 솔더 범프 구조 및 그 제조 방법
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
KR100576156B1 (ko) * 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
KR100568006B1 (ko) 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
KR100630684B1 (ko) 2004-06-08 2006-10-02 삼성전자주식회사 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
JP4509673B2 (ja) 2004-07-01 2010-07-21 株式会社フジクラ 電子部品及びその製造方法、並びに電子装置
US20060091184A1 (en) * 2004-10-28 2006-05-04 Art Bayot Method of mitigating voids during solder reflow
KR100727466B1 (ko) 2005-02-07 2007-06-13 주식회사 잉크테크 유기 은 착체 화합물, 이의 제조방법 및 이를 이용한박막형성방법

Also Published As

Publication number Publication date
CN101207100A (zh) 2008-06-25
US20080224308A1 (en) 2008-09-18
US7675171B2 (en) 2010-03-09
TW200818360A (en) 2008-04-16
KR101328551B1 (ko) 2013-11-13

Similar Documents

Publication Publication Date Title
KR101328551B1 (ko) 반도체 장치
US9698072B2 (en) Low-stress dual underfill packaging
KR20110109848A (ko) 반도체장치 및 반도체장치의 제조방법
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
KR100323194B1 (ko) 반도체장치 및 그 제조방법
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
KR101058685B1 (ko) 패키지 기판 및 이의 제조 방법
JP2009105209A (ja) 電子装置及びその製造方法
US20100213609A1 (en) Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure
JP2000068328A (ja) フリップチップ実装用配線基板
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4085572B2 (ja) 半導体装置及びその製造方法
TWI378546B (en) Substrate and package for micro bga
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP2006196734A (ja) 半導体装置及びその製造方法
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP2004055660A (ja) 配線基板及び半導体装置
JP2004087922A (ja) 半導体パッケージ用基板とその製造方法
JP2008091408A (ja) 半導体装置およびその製造方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 7