JP2008091926A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2008091926A
JP2008091926A JP2007259037A JP2007259037A JP2008091926A JP 2008091926 A JP2008091926 A JP 2008091926A JP 2007259037 A JP2007259037 A JP 2007259037A JP 2007259037 A JP2007259037 A JP 2007259037A JP 2008091926 A JP2008091926 A JP 2008091926A
Authority
JP
Japan
Prior art keywords
container
semiconductor device
external terminal
electrode pad
conductive liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007259037A
Other languages
English (en)
Inventor
In Lee
仁 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060121657A external-priority patent/KR101328551B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008091926A publication Critical patent/JP2008091926A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】外部端子を媒介して回路ボードと電気的及び物理的に連結した半導体チップパッケージ及びその製造方法を提供する。
【解決手段】本発明の実施形態に従う半導体装置は、基板と、前記基板上に配置された電極パッドと、前記電極パッド上に配置された外部端子と、前記電極パッドから前記外部端子に延長されたコンテナと、前記コンテナの内部に配置された伝導性液体とを含む。前記伝導性液体は、空気に露出されると、凝固する。前記外部端子にクラックが発生する場合、前記コンテナは、前記クラックの伝播を抑制する。これに加えて、前記クラックが前記コンテナを破壊した場合、前記伝導性液体が前記クラックを満たすようになって、これによってクラック伝播が最小化になって外部端子の抵抗特性がクラック発生以前に回復する。伝導性液体を有するコンテナが含む半導体装置の製造方法も提供される。
【選択図】図２

Description

本発明は、半導体チップパッケージ及び前記パッケージを含むシステムに係り、より詳細には、外部端子を媒介で回路ボードと電気的及び物理的に連結した半導体チップパッケージ及びその製造方法に関する。
マイクロ電子産業がますます発展して極微細な大きさを有する複雑な素子を形成することによって信頼性ある電気的連結システムを構築することが主要な挑戦になってきている。チップパッケージを複合印刷回路基板ＰＣＢに結合させる共通的な方法は、ボールグリッドアレイＢＧＡ構造を利用するものである。このような構造において、はんだボール（ｓｏｌｄｅｒ ｂａｌｌ）がチップパッケージとＰＣＢを電気的及び機械的に連結させるのに使われる。
チップパッケージをＰＣＢに連結させる工程は、例としてはんだボールをリフロー（ｒｅｆｌｏｗ）させる１つ以上の温度サイクルを含むことが典型的である。また、信頼性テストは、苛酷な温度サイクルを採択して素子の動作環境をシミュレーションする。このような温度サイクルを進行する間に、チップパッケージ基板の熱的膨張係数ＣＴＥとＰＣＢの熱的膨張係数ＣＴＥの差によりはんだボールに局所的に応力が印加される。応力は、チップパッケージ基板とＰＣＢとの間のＣＴＥ差及び温度変化によって比例的に増加する。したがって、ＣＴＥの大きい差と大きい温度変化は、はんだボールに大きい応力を発生させる。このような局所的な応力は、はんだボールにクラックを発生することがありうる。小さなサイズのクラックであってもはんだボールの抵抗を増加させる可能性があり、これは、素子の動作信頼性に悪影響をおよぼす可能性がある。特に、はんだボールにクラックが発生すれば、有効な電気的伝導面積が減って抵抗が増加するようになる。例えば、反復される温度サイクルによってクラックがはんだボールに伝播していくと、はんだボールによる電気的連結が完全に破壊されてチップパッケージとＰＣＢと間の電気的連結の断線を招く。
図１は、接合パッド４を有する半導体チップパッケージ２と、コンタクトパッド８を有する印刷回路基板６との間に配置されるはんだボール３にクラックが発生した様子を表す顕微鏡写真である。図１を参照すれば、はんだボール連結部で発生するクラックは、はんだボール３と接合パッド４とのアクセスポイント、或いははんだボール３とコンタクトパッド８とのアクセスポイントで主に発生する。この地点は、図１でＡ及びＢに表示される。しかし、クラックは、又はんだボール３の中心部で発生することもある。又、図１を参照すれば、図面符号Ｃに表示されたように、クラックは、はんだボール３の幅全体にかけて伝播する。Ａ、Ｂ、Ｃで分かるように、クラックは、はんだ連結を劣化させ、はんだ連結の信頼性を低下し、及び／又は、はんだ連結の完全な破壊を起こす可能性があり、これら各々は、素子の破壊を起こすこともある。
はんだボール内でのクラックの伝播を最小化できる方法が特許文献１に開示されている。本特許文献１には、はんだバンプに金属突起がエンベッドされる。金属突起は、クラックの伝播を妨害する役割をする。しかし、その発明がクラック伝播を減少させて電気的連結不良を防ぐとしても、はんだバンプで発生されたクラックによって起こされた抵抗増加を矯正することはできない。
したがって、クラックの伝播を最小化してクラックによるはんだボールの抵抗特性の悪影響を最小化する方法が要求されている。
米国特許第６９５９８５６号明細書
本発明は、上述の課題を解決するためのものであって、その目的は、外部端子内部でのクラックの伝播がコンテナにより抑制され、クラックが前記コンテナを破壊した場合、前記コンテナに満たされた伝導性液体が前記クラックを満たすことによって電気的連結の抵抗特性を回復させる半導体装置及びその製造方法を提供することにある。
本発明のその他の目的は、チップパッケージと印刷回路基板間の電気的連結の信頼性が従来に比べて改善される半導体装置及びその製造方法を提供することにある。
上記の目的を達成するための本発明の一実施の形態によれば、本発明の実施形態の半導体装置は、基板と、前記基板上に配置された電極パッドと、前記電極パッド上に配置された外部端子と、前記電極パッドから前記外部端子に延長されたコンテナと、前記コンテナの内部に配置された伝導性液体とを含む。前記伝導性液体は、空気に露出されると凝固する。前記外部端子にクラックが発生する場合、前記コンテナは、前記クラックの伝播を抑制する。又、前記クラックが前記コンテナを破壊した場合、前記伝導性液体が前記クラックを満たし、空気に露出されると凝固できる。伝導性液体を有するコンテナが含まれた半導体装置の製造方法も提供されている。
本発明の実施形態によれば、外部端子内部でのクラック伝播は、コンテナにより抑制される。これに加えて、前記クラックが前記コンテナを破壊した場合、前記コンテナに満たされた伝導性液体が前記クラックを満たすことによって電気的連結の抵抗特性を回復させる。したがって、本発明の実施形態によればチップパッケージと印刷回路基板間の電気的連結の信頼性が従来に比べて改善される。
図２は、本発明の実施形態に従う外部端子と長いコンテナを示す断面図である。
図２を参照すれば、本発明の実施形態に従う半導体チップパッケージ１００は、半導体基板１０と、基板１０上に配置された電極パッド１２と、電極パッド１２上に配置された外部端子２０と、外部端子２０内に配置された長いコンテナ（ｅｌｏｎｇａｔｅｄ ｃｏｎｔａｉｎｅｒ）２２と、コンテナ２２内に配置された伝導性液体２４とを含む。基板１０は、パッシベーション（ｐａｓｓｉｖａｔｉｏｎ）膜１４と絶縁膜１６とを含むことができる。絶縁膜１６は、電極パッド１２を露出させる開口部（ｏｐｅｎｉｎｇ）を定義する。絶縁膜１６は、ポリイミドのような有機物質を含むことができる。
半導体チップパッケージ１００は、電極パッド１２上にアンダーバンプ金属（ｕｎｄｅｒ−ｂｕｍｐ ｍｅｔａｌｌｉｚａｔｉｏｎ ： ＵＢＭ）１８を含むことができる。ＵＢＭ１８は、外部端子２０と電極パッド１２との間のぬれ性（ｗｅｔｔａｂｉｌｉｔｙ）を改善させるために含まれることができる。ＵＢＭ１８は、いくつかの薄膜を含むことができ、銅Ｃｕ、銀Ａｕ、ニッケルＮｉ、クロムＣｒ、及びこれらの合金の中に１つ以上を含むことができ、周知の技術を利用して形成できる。周知の通り、外部端子２０は、はんだボール（ｓｏｌｄｅｒ ｂａｌｌ）、はんだバンプ（ｓｏｌｄｅｒ ｂｕｍｐ）、伝導性ボール（ｃｏｎｎｄｕｃｔｉｖｅ ｂａｌｌ）、伝導性バンプ、または、コンタクトパッドに接合パッドを電気的に連結させるためのいろいろな手段でありうる。
コンテナ（ｃｏｎｔａｉｎｅｒ）２２は、外部端子２０によって主に支持されるか、或いは、電極パッド１２、ＵＢＭ１８、及び／又は、コンタクトパッド（図３の５２）と連結することができる。後述するように、コンテナ２２の端部を、局所的に電極パッド１２、コンタクトパッド５２、または、両方内のグルーブに挿入することができる。コンテナ２２の端部は、ＵＢＭ１８内にエンベッドされうる（図示せず）。コンテナ２２の端部は、例えば、図２に示したようにＵＢＭ１８の上面に直接接触できる。コンテナ２２は、実質的にシリンダー形状でありうる。これと異なりに、コンテナ２２は、伝導性液体（ｃｏｎｄｕｃｔｉｖｅ ｌｉｑｕｉｄ）２４を受け入れることができる四角形の中空（ｈｏｌｌｏｗ）形状又は、三角形の中空形状等でありうる。
伝導性液体２４の一部２４ａを、長いコンテナ２２の片方、或いは両側の端部で空気に露出させて形成することができる。伝導性液体２４は、伝導性物質、例えば、金属を含むことができ、空気に露出されることによって凝固する。したがって、伝導性液体２４の一部２４ａは、空気に露出される場合、凝固してコンテナ２２内部に残留する伝導性液体２４を密封することができる。特に、伝導性液体２４の一部２４ａは、空気に露出される場合、凝固されるが、コンテナ２２内に残っている伝導性液体２４は、液体状態を維持する。伝導性液体２４は、低い粘性を有する流動性物質、例えば、金属ペースト、電気伝導性インク、または、ナノ金属ゾル（ｎａｎｏ−ｍｅｔａｌ ｓｏｌ）でありうる。例えば、伝導性液体２４は、本明細書の参照文献として関連する韓国特許第１０−２００６−００１１０８３号と第１０−２００７００４３４８４号に開示されたバーのような電気伝導性インクまたは、ナノ金属ゾルでありうる。実施形態によれば、伝導性液体２４の粘性は、約１０ｃｐｓ乃至５０００ｃｐｓである。適正な粘性を有する伝導性液体を形成するためには、伝導性液体２４に接着物質が添加できる。
図３は、本発明の実施形態に従う回路ボードに結合される半導体パッケージの外部端子と長いコンテナの断面図である。図４は、本発明の実施形態に従う回路ボードに結合された半導体チップパッケージの断面図である。
図３及び図４を参照すれば、半導体チップパッケージ１００は、外部端子２０を媒介して回路ボード５０に結合される。回路ボード５０は、外部端子２０と連結するコンタクトパッド５２を含むことができる。コンタクトパッド５２は、グルーブ５０を含むことができる。長いコンテナ２２は、回路ボード５０が半導体チップパッケージ１００に結合する場合、グルーブ（５２）に延長される。グルーブ５４は、コンタクトパッド５２を完全に貫通できるか、或いはコンタクトパッド５２を一部貫通できる。特に、グルーブ５４は、コンタクトパッド５２を所定の深さで貫通できる。所定の深さは、図５に示したようにコンテナ２２が外部端子２０から突出された量によって変わる。グルーブ５４は、外部端子２０をコンタクトパッド５２に整列させる助けになり、コンテナ２２を機械的に支持することができる。尚且つ、コンテナ２２がグルーブ５４に挿入されれば半導体チップパッケージ１００及び回路ボード５０から加えられる先端応力（ｓｈｅｅｒ ｓｔｒｅｓｓ）に対して外部端子２０に抵抗力を提供できる。周知の通り、コンタクトパッド５２は、伝導性物質、例えば、金属でありうる。
図５は、本発明の実施形態に従う外部端子と長いコンテナの断面図である。
図５の半導体チップパッケージ１０５は、長いコンテナ２２が外部端子２０の上面上に延長された一部２２ａを含むことを除いて図２の半導体チップパッケージ１００と似ている。上述した通り、コンテナ２２の一部２２ａは、回路ボード５０のグルーブ（図３の５４）に挿入されることができる。このような点で、外部端子２０の表面上に延長されたコンテナ２２の一部２２ａは、半導体チップパッケージ１０５と回路ボード５０との間の電気的連結を安定化させる役割をすることができる。また、延長された一部２２ａは、半導体チップパッケージ１０５と回路ボード５０が結合する場合、半導体チップパッケージ１０５を回路ボード５０に整列させる助けになる。伝導性液体２４の一部２４ａは、コンテナ２２の一部２２ａで空気に露出されると、凝固する。
図６は、本発明の実施形態に従う外部端子と多数の突起（ｐｒｏｔｒｕｔｉｏｎｓ）を含む半導体チップパッケージの断面図である。
図６を参照すれば、半導体チップパッケージ１００は、延長されたコンテナ２２と複数の突起２２ｂを含むことができる。複数の突起２２ｂは、延長されたコンテナ２２と似ているし、伝導性液体を含むことができる。複数の突起２２ｂ内の伝導性液体は、延長されたコンテナ２２内のそれと同一な質であるか、或いは、他の物質でありうる。これと異なりに、複数の突起２２ｂは、実質的に全体が固体であり、伝導性物質、或いは非伝導性物質で構成されることができる。
図７は、本発明の実施形態に従う電極パッド上に形成された長いコンテナを有する半導体チップパッケージの断面図である。
図７を参照すれば、半導体チップパッケージを製造する方法は、電極パッド１２上に延長されたコンテナ２２を提供することを含むことができる。電極パッド１２は、ＵＢＭ１８を含むことができ、この場合、延長されたコンテナ２２は、ＵＢＭ１８上に提供されている。電極パッド１２及び／又は、ＵＢＭ１８は、グルーブを含むことができ、延長されたコンテナ２２は、グルーブに延長され、コンテナ２２と電極パッド１２との間の結合又は、ＵＢＭ１８との結合を改善することができる。特に、電極パッド１２とＵＢＭ１８のいずれか一方又は両方が、グルーブ（図示せず）を含むことができ、コンテナ２２は、グルーブ中に延長できる。延長されたコンテナ２２は、電極パッド１２上に提供される前に、伝導性液体２４によって満たされて要求された長さにカットされうる。延長されたコンテナ２２のカッティングによって露出された伝導性液体２４は、空気に露出される際に凝固され、コンテナ２２の端部を密封できる。コンテナ２２は、様々な方法の中で銅シーツを提供し、銅シーツを巻いて（ｒｏｌｌｉｎｇ）シリンダーにして、シリンダーをニッケルメッキして形成できる。
図８は、本発明の実施形態に従う電極パッド上に形成された局所的に満たされた長いコンテナを有する半導体チップパッケージの断面図である。
図８を参照すれば、半導体チップパッケージを製造する方法は、半導体基板１０上に提供された電極パッド１２上に延長されたコンテナ２２を提供することを含むことができる。電極パッド１２は、ＵＢＭ１８を含むことができ、この場合、延長されたコンテナ２２は、ＵＢＭ１８上に提供されている。電極パッド１２及び／又は、ＵＢＭ１８は、グルーブを含むことができ、延長されたコンテナ２２は、グルーブ中に延長されてコンテナ２２と電極パッド１２との間の結合又は、ＵＢＭ１８との結合を改善することができる。延長されたコンテナ２２は、初期には、中空コンテナであって、例えば、電極パッド１２上に提供される前に、伝導性液体２４が満たされる。例えば、伝導性液体２４をコンテナ２２に注入する方式によって、伝導性液体２４を延長されたコンテナ２２に満たすことができる。コンテナ２２の内部と外部との間の圧力が異なることを利用して伝導性液体２４をコンテナ２２に注入できる。上述した圧力差を利用した方法は、コンテナ２２内に空気バブルが発生することを最小化できる。注入後、空気に露出された伝導性液体２４は、凝固する。即ち、コンテナ２２に伝導性液体２４が満たされた後、空気に露出された伝導性液体２４は、凝固して、コンテナ２２を密封する。
図９は、本発明の実施形態に従う電極パッド上に形成されたはんだペーストと長いコンテナとを有する半導体チップパッケージの断面図である。
図９を参照すれば、外部端子２０は、基板１０上にはんだペースト２０ａをプリンティングして形成できる。特に、周知のようにはんだペースト２０ａは、スクリーンプリンティング又は、その他の従来方法を利用して基板１０上にプリンティングできる。はんだペースト２０ａは、実質的に長いコンテナ２２の周囲に形成され、コンタクトパッド１２及び／又は、ＵＢＭ１８に接触できる。はんだペースト２０ａは、加熱段階で外部端子２０として形成される。はんだペースト２０ａは、周知のように従来のはんだ、無鉛（ｌｅａｄ―ｆｒｅｅ）はんだ、又は、その他伝導性物質を含むことができる。
図１０は、本発明の実施形態に従う電極パッド上に形成された外部端子に挿入された長いコンテナを有する半導体チップパッケージの断面図である。
図１０を参照すれば、はんだペースト２０ａ及び／又は外部端子２０が基板１０上に形成された後に、長いコンテナ２２を、はんだペースト２０ａ又は外部端子２０に挿入することができる。特に、コンテナ２２を、プリンティング段階後に、しかし加熱段階前に、はんだペースト２０ａに挿入するか、或いは、加熱段階後に外部端子２０に挿入することができる。外部端子２０の熱的条件を調節することによって、コンテナ２２の損傷がなくて外部端子２０形態の変形なしで、コンテナ２２を、外部端子２０に挿入することができる。伝導性液体２４の一部２４ａは、コンテナ２２が外部端子２０で挿入される前に空気に露出されて凝固できる。これと異なりに、その一部２４ａは、コンテナ２２が外部端子２０に挿入される前にコンテナ２２内にある伝導性液体２４を密封する他の物質でありうる。例えば、コンテナ２２の端部にコーティング工程が実行されてコンテナ２２内の伝導性液体２４を密封できる。
図１１は、本発明の実施形態に従う内部にクラックを含む外部端子によって回路ボードに連結した半導体チップパッケージの断面図である。
図１１を参照すれば、加熱段階の間に外部端子２０に応力が加えられれば、外部端子２０内にクラックや亀裂２８が発生し得る。外部端子２０でのクラック２８の伝播を、コンテナ２２によって抑制することができる。また、クラック２８は、コンテナ２２を破壊し得る。クラック２８がコンテナ２２を破壊した場合、伝導性液体２４の一部２４ａは、コンテナ２２に残され、少なくとも局所的にクラック２８を満たすことができる。伝導性液体２４の一部２４ａは、クラック２８を完全に満たすことができる。コンテナ２２に残された伝導性液体２４の一部２４ａを、電気的伝導性物質で形成することができ、空気に露出されて凝固する。その結果、伝導性液体２４の一部２４ａは、クラック２８を密封して、外部端子２０との機械的安全性を回復させることができる。これに加えて、伝導性液体２４の一部２４ａは、外部端子２０の抵抗特性を実質的にクラック２８が発生する以前の水準に回復させることができる。
上述したように、本発明の実施形態は、伝導性液体で満たされたコンテナを含む外部端子を提供する。外部端子内部でのクラックの伝播は、コンテナによって抑制される。これに加えて、クラックがコンテナを破壊した場合、コンテナに満たされた伝導性液体が少なくても局所的にクラックを満たして電気的連結の抵抗特性を改善させるか、或いは回復させる。したがって、本発明の実施形態によれば、チップパッケージと回路ボードＰＣＢとの間の電気的連結の信頼性が従来に比べて改善される。
半導体チップパッケージと印刷回路基板との間でクラックが発生したはんだボールの顕微鏡写真である。 本発明の実施形態に従う外部端子と長いコンテナの断面図である。 本発明の実施形態に従う回路ボードに結合する半導体パッケージの外部端子と長いコンテナの断面図である。 本発明の実施形態に従う回路ボードに結合された半導体チップパッケージの断面図である。 本発明の実施形態に従う外部端子と長いコンテナの断面図である。 本発明の実施形態に従う外部端子と多数の突起を含む半導体チップパッケージの断面図である。 本発明の実施に従う電極パッド上に形成された長いコンテナを有した半導体チップパッケージの断面図である。 本発明の実施形態に従う電極パッド上に形成された局所的に満たされた長いコンテナを有する半導体チップパッケージの断面図である。 本発明の実施形態に従う電極パッド上に形成されたはんだペーストと長いコンテナを有する半導体チップパッケージの断面図である。 本発明の実施形態に従う電極パッド上に形成された外部端子に挿入された長いコンテナを有する半導体チップパッケージの断面図である。 本発明の実施形態に従う内部にクラックを含む外部端子によって回路ボードに連結した半導体チップパッケージの断面図である。
符号の説明
１０ 基板
１２ 電極パッド
１４ パッシベーション膜
１６ 絶縁膜
１８ アンダーバンプ金属（ＵＢＭ）
２０ 外部端子
２２ コンテナ
２４ 伝導性液体
１００ 半導体チップパッケージ

Claims (42)

  1. 半導体基板と、
    前記半導体基板上に配置された電極パッドと、
    前記電極パッド上に配置された外部端子と、
    前記電極パッドから前記外部端子に延長されたコンテナと、
    前記コンテナの内部に配置された伝導性液体とを含むことを特徴とする半導体装置。
  2. 前記伝導性液体は、空気に露出される際に凝固することを特徴とする請求項１に記載の半導体装置。
  3. 前記伝導性液体は、約１０ｃｐｓ乃至約５０００ｃｐｓの範囲の粘性を有することを特徴とする請求項１に記載の半導体装置。
  4. 前記伝導性液体は、金属を含むことを特徴とする請求項１に記載の半導体装置。
  5. 前記伝導性液体は、金属ペースト、電気伝導性インク、又はナノ金属ゾルを含むことを特徴とする請求項１に記載の半導体装置。
  6. 前記電極パッド上にアンダーバンプ金属ＵＢＭをさらに含み、前記コンテナは、前記アンダーバンプ金属ＵＢＭの上面に直接接触しているか、或いは、前記アンダーバンプ金属ＵＢＭにエンベットされていることを特徴とする請求項１に記載の半導体装置。
  7. 前記コンテナは、前記電極パッドに直接接触していることを特徴とする請求項１に記載の半導体装置。
  8. 前記電極パッドは、グルーブを含み、
    前記コンテナは、前記グルーブ中に延長されることを特徴とする請求項１に記載の半導体装置。
  9. 前記コンテナは、前記外部端子の上面の上に延長されることを特徴とする請求項１に記載の半導体装置。
  10. 前記外部端子内に配置される１つ以上の突起をさらに含むことを特徴とする請求項１に記載の半導体装置。
  11. 前記突起は、固体であることを特徴とする請求項１０に記載の半導体装置。
  12. 前記各々の突起は、その内部に伝導性液体を含むことを特徴とする請求項１０に記載の半導体装置。
  13. 回路ボードと、
    前記電極パッドの位置に対応する前記外部端子と前記回路ボードとの間に配置されたコンタクトパッドとをさらに含むことを特徴とする請求項１に記載の半導体装置。
  14. 前記コンタクトパッドは、その内部にグルーブをさらに含み、前記コンテナは、前記電極パッドから前記外部端子を貫通して前記コンタクトパッドのグルーブ中に延長されていることを特徴とする請求項１３に記載の半導体装置。
  15. 前記コンタクトパッドは、前記コンタクトパッドを貫通する貫通ホールを含み、前記コンテナは、前記貫通ホールを貫通して延長されることを特徴とする請求項１３に記載の半導体装置。
  16. 半導体基板と、
    前記半導体基板上に配置された電極パッドと、
    前記電極パッド上に配置された外部端子と、
    前記電極パッドから前記外部端子に延長される長いコンテナと、
    回路ボードと、
    前記回路ボードと前記外部端子との間に配置されたコンタクトパッドと、
    前記外部端子内部に形成されて前記長いコンテナの外壁から前記長いコンテナに延長されたクラックと、
    前記長いコンテナの内部と前記クラックに配置された伝導性物質とを含むことを特徴とする半導体装置。
  17. 前記伝導性物質は、液体であったものが固体になったものであることを特徴とする請求項１６に記載の半導体装置。
  18. 半導体基板と、
    前記半導体基板上に配置された電極パッドと、
    前記電極パッド上に配置された外部端子と、
    前記外部端子内部に延長されたクラックとを含み、
    前記クラックは、少なくとも局所的に伝導性液体から凝固した電気伝導性物質で満たされたことを特徴とする半導体装置。
  19. 半導体基板上に電極パッドを形成し、
    前記電極パッド上に前記電極パッドから延長された伝導性液体を含むコンテナを形成し、
    前記電極パッド上に前記コンテナの周囲に配置される外部端子を形成することを含む半導体装置の製造方法。
  20. 前記コンテナを形成することは、
    前記電極パッド上に中空コンテナを形成し、
    前記中空コンテナを伝導性の液体で満たすことを含む請求項１９に記載の半導体装置の製造方法。
  21. 前記伝導性液体は、空気に露出されると凝固することを含む請求項１に記載の半導体装置の製造方法。
  22. 前記伝導性液体は、約１０ｃｐｓ乃至約５０００ｃｐｓの範囲の粘性を有することを含む請求項１９に記載の半導体装置の製造方法。
  23. 前記伝導性液体は、金属を含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
  24. 前記伝導性液体は、金属ペースト、電気伝導性インク、または、ナノ−金属ゾルを含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
  25. 前記コンテナを要求された長さに切り取ることをさらに含む請求項１９に記載の半導体装置の製造方法。
  26. 前記コンテナを切り取ることによって露出された前記伝導性液体の一部は、空気への露出によって凝固し、前記コンテナを密封することを含むことを特徴とする請求項２５に記載の半導体装置の製造方法。
  27. 前記外部端子を形成することは、
    前記半導体基板上の前記コンテナの周囲にはんだペーストをプリンティングし、
    前記はんだペーストを加熱してはんだボールを形成することを含む請求項２５に記載の半導体装置の製造方法。
  28. 前記電極パッド内に前記コンテナが挿入されるグルーブを形成することをさらに含む請求項１９に記載の半導体装置の製造方法。
  29. 前記電極パッド上に１つ以上の突起を形成することをさらに含む請求項１９に記載の半導体装置の製造方法。
  30. 半導体基板上に電極パッドを形成し、
    前記電極パッド上に外部端子を形成し、
    前記外部端子に伝導性液体を含む長いコンテナを挿入することを含む半導体装置の製造方法。
  31. 前記コンテナに直接接触しているか或いは前記コンテナがエンベットされたアンダーバンプ金属ＵＢＭを前記電極パッド上に形成することをさらに含む請求項３０に記載の半導体装置の製造方法。
  32. 半導体基板上に電極パッドを形成し、
    前記電極パッド上に伝導性液体が満たされた長いコンテナを含む外部端子を形成し、
    前記外部端子の内部に応力を発生させて前記外部端子の内部にクラックを形成し、
    前記長いコンテナに満たされた前記伝導性液体で前記クラックを少なくとも局所的に満たすことを含む半導体装置の製造方法。
  33. 前記応力を発生させることは、熱処理を進行することを含む請求項３２に記載の半導体装置の製造方法。
  34. 前記外部端子を形成することは、前記外部端子に前記長いコンテナを挿入することを含む請求項３２に記載の半導体装置の製造方法。
  35. 前記外部端子を形成することは、はんだペーストをプリンティングすることを含み、前記長いコンテナを挿入した後に前記はんだペーストを加熱してはんだボールを形成することをさらに含む請求項３４に記載の半導体装置の製造方法。
  36. 前記外部端子を形成することは、
    前記電極パッドから延長される前記長いコンテナを前記電極パッド上に形成し、
    前記電極パッド上、及び前記コンテナ周囲に前記外部端子を形成することを含む請求項３２に記載の半導体装置の製造方法。
  37. 前記外部端子を形成することは、前記長いコンテナを前記伝導性液体で満たすことをさらに含む請求項３６に記載の半導体装置の製造方法。
  38. 前記伝導性液体は、空気に露出されると凝固することを特徴とする請求項３２に記載の半導体装置の製造方法。
  39. 前記電極パッドを形成することは、前記電極パッド内に前記長いコンテナが挿入されるグルーブを形成することを含む請求項３２に記載の半導体装置の製造方法。
  40. 半導体基板と、
    前記半導体基板上に配置される電極パッドと、
    前記電極パッド上に配置され、伝導性液体を含む外部端子とを含むことを特徴とする半導体装置。
  41. 前記外部端子内部に前記伝導性液体が配置される長いコンテナをさらに含むことを特徴とする請求項４０に記載の半導体装置。
  42. 前記伝導性液体は、空気に露出されると凝固することを特徴とする請求項４０に記載の半導体装置。
JP2007259037A 2006-10-02 2007-10-02 半導体パッケージ及びその製造方法 Pending JP2008091926A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20060097307 2006-10-02
KR1020060121657A KR101328551B1 (ko) 2006-10-02 2006-12-04 반도체 장치
US11/858,078 US7675171B2 (en) 2006-10-02 2007-09-19 Semiconductor package and fabricating method thereof

Publications (1)

Publication Number Publication Date
JP2008091926A true JP2008091926A (ja) 2008-04-17

Family

ID=39277837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007259037A Pending JP2008091926A (ja) 2006-10-02 2007-10-02 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
JP (1) JP2008091926A (ja)
DE (1) DE102007047247A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243849A (ja) * 2011-05-17 2012-12-10 Toshiba Corp 半導体発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243849A (ja) * 2011-05-17 2012-12-10 Toshiba Corp 半導体発光装置
US9006766B2 (en) 2011-05-17 2015-04-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Also Published As

Publication number Publication date
DE102007047247A1 (de) 2008-05-15

Similar Documents

Publication Publication Date Title
US7675171B2 (en) Semiconductor package and fabricating method thereof
JP3958125B2 (ja) はんだジョイント及びその製造方法
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP4686300B2 (ja) デバイス支持構造体及びこれの製造方法
US20100271792A1 (en) Electronic component package and method of manufacturing the same
JP2006108523A (ja) 異方性導電フィルムを用いた電気部品の接続方法
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
JP2009105209A (ja) 電子装置及びその製造方法
JP2008091926A (ja) 半導体パッケージ及びその製造方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP3180041B2 (ja) 接続端子及びその形成方法
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
CN102271470B (zh) 电子器件的制造方法及电子器件
JP5246038B2 (ja) 回路基板
JP4946965B2 (ja) 電子部品実装装置及びその製造方法
JP2006237367A (ja) プリント配線板
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
JP4215685B2 (ja) 電子回路素子の製造方法
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008098210A (ja) 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
JP2008210825A (ja) 電子部品の実装構造及びその実装方法
JP2004134821A (ja) 半導体装置
JP3942596B2 (ja) 半導体装置の実装方法及び半導体装置のリペア方法