JPS60157241A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60157241A JPS60157241A JP1296684A JP1296684A JPS60157241A JP S60157241 A JPS60157241 A JP S60157241A JP 1296684 A JP1296684 A JP 1296684A JP 1296684 A JP1296684 A JP 1296684A JP S60157241 A JPS60157241 A JP S60157241A
- Authority
- JP
- Japan
- Prior art keywords
- case
- gel
- fin
- semiconductor element
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体素子を保護するケースにゲルおよび
樹脂ケ注入して封止する半導体装置に関するものである
。
樹脂ケ注入して封止する半導体装置に関するものである
。
一般的な半導体素子がゲルおよび樹脂によって封止され
た後の状態を第1図(a)、(b)に示す。
た後の状態を第1図(a)、(b)に示す。
そして、第1図(b)は第】図(a)のA−A断面図で
ある。これらの図において、1は封止される半導体素子
、2は前記半導体素子1を固定するフィン、3は前記半
導体素子1ケ保護するケース、4は前記ケース3に注入
されるグル、5は同じくケース3に注入される樹脂であ
る。以下動作について説明する。
ある。これらの図において、1は封止される半導体素子
、2は前記半導体素子1を固定するフィン、3は前記半
導体素子1ケ保護するケース、4は前記ケース3に注入
されるグル、5は同じくケース3に注入される樹脂であ
る。以下動作について説明する。
リード・フンーム(図示せず)に接続された半導体素子
1は外部からの影響を保護するためにケース3内にゲル
4および樹脂5Z注入し封止される。ところが、ゲル4
の膨張が太きいため、ケース3内部にストンスが発生し
ていた。
1は外部からの影響を保護するためにケース3内にゲル
4および樹脂5Z注入し封止される。ところが、ゲル4
の膨張が太きいため、ケース3内部にストンスが発生し
ていた。
従来、この内部ストンスのため、ケース3.フィン2が
変形したり、ケース3とフィン2との間にスキマが形成
されたり、半導体素子1自体へのストンス等が避けられ
ず、安定した品質か保てない等の欠点があった。
変形したり、ケース3とフィン2との間にスキマが形成
されたり、半導体素子1自体へのストンス等が避けられ
ず、安定した品質か保てない等の欠点があった。
この発明は、上記のような従来のものの欠点ケ除去する
ためになされたもので、ケース内の半導体素子に注入さ
れるゲル上面に、ゲルの膨張欠吸収する空間部を設ける
ことにより、ケース内の半導体素子を外部の影響から保
護する半導体装置を提供するものである。
ためになされたもので、ケース内の半導体素子に注入さ
れるゲル上面に、ゲルの膨張欠吸収する空間部を設ける
ことにより、ケース内の半導体素子を外部の影響から保
護する半導体装置を提供するものである。
〔3M明の実施例〕
以下、この発明の一実施例について図面に基づいて説明
する。
する。
第2図はこの発明の半導体装置の断面図であり、1〜5
は第1図(a)、(b)と同一のものを示し7.6は環
状をなす突起で、その先端部分かグル4に浸漬している
。1は空間部で突起6の外周に形成されている。なお、
リード・フV−ム(図示せず)K取り付けられた半導体
素子1はフィン2に取り付けられている、 次に、組立について説明する。
は第1図(a)、(b)と同一のものを示し7.6は環
状をなす突起で、その先端部分かグル4に浸漬している
。1は空間部で突起6の外周に形成されている。なお、
リード・フV−ム(図示せず)K取り付けられた半導体
素子1はフィン2に取り付けられている、 次に、組立について説明する。
ケース3火フイン2に接着剤等で固定した後に。
グル4′+ニゲ〜ス3の上面の穴(図示せず)より注入
する。ゲル4としてはシリコン系のものが一般的である
。この時、ケース3に設けられた突起6の先端部分か浸
漬するまでグル4を注入することにより、空間部7が形
成される。その後、さらに樹脂5を注入することKより
、ケース3に半導体素子1は封止される。このように空
間部Tが形成されることKより、グル4が膨張した場合
、こ(に吸収されて内部ストレスが除去される。また、
突起60寸法および空間部7の容積は外径寸法およびグ
ル4の注入量により自由に設定できる。
する。ゲル4としてはシリコン系のものが一般的である
。この時、ケース3に設けられた突起6の先端部分か浸
漬するまでグル4を注入することにより、空間部7が形
成される。その後、さらに樹脂5を注入することKより
、ケース3に半導体素子1は封止される。このように空
間部Tが形成されることKより、グル4が膨張した場合
、こ(に吸収されて内部ストレスが除去される。また、
突起60寸法および空間部7の容積は外径寸法およびグ
ル4の注入量により自由に設定できる。
なお、上記実施例ではトランジスタモジュールについて
述べたが、この発明はその他の半導体装置である、例え
ばサイリスクモジュール、ダイオードモジュール等にも
広く適用できることはもちろんである。
述べたが、この発明はその他の半導体装置である、例え
ばサイリスクモジュール、ダイオードモジュール等にも
広く適用できることはもちろんである。
以上説明したように、この発明は半導体素子を保護する
ケースに注入されるゲル上面にゲルの膨張ケ吸収する空
間部を設けたので、半導体素子自体へのストンス、ケー
スおよびフィンの変形、ケースとフィンとのすきま等の
発生欠防止でき、信頼性の高い半導体装置が得られる利
点を有する。
ケースに注入されるゲル上面にゲルの膨張ケ吸収する空
間部を設けたので、半導体素子自体へのストンス、ケー
スおよびフィンの変形、ケースとフィンとのすきま等の
発生欠防止でき、信頼性の高い半導体装置が得られる利
点を有する。
の発明の一実施例を示す断面図である。
図中、1は半導体素子、2はフィン、3はケース、4は
ゲル、5は樹脂、6は突起、7は空間部である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名) 第1図 3 第2図 1 1 2
ゲル、5は樹脂、6は突起、7は空間部である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名) 第1図 3 第2図 1 1 2
Claims (1)
- ケース内の半導体素子にゲルおよび樹脂を注入して封止
する半導体装置において、注入された前記ゲルの上面に
前記グルの膨張によるス)L/スを吸収する空間部を設
けたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1296684A JPS60157241A (ja) | 1984-01-26 | 1984-01-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1296684A JPS60157241A (ja) | 1984-01-26 | 1984-01-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60157241A true JPS60157241A (ja) | 1985-08-17 |
Family
ID=11819982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1296684A Pending JPS60157241A (ja) | 1984-01-26 | 1984-01-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60157241A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0251260A1 (de) * | 1986-07-01 | 1988-01-07 | BROWN, BOVERI & CIE Aktiengesellschaft | Leistungshalbleitermodul |
US4768081A (en) * | 1984-11-17 | 1988-08-30 | Messerschmitt-Boelkow-Blohm Gmbh | Process for encapsulating microelectronic circuits with organic components |
US4812897A (en) * | 1985-09-27 | 1989-03-14 | Nippondenso Co., Ltd. | Semiconductor element sealing structure |
EP0384482A2 (en) * | 1989-02-23 | 1990-08-29 | Mitsubishi Denki Kabushiki Kaisha | Composite semiconductor device |
EP0412545A2 (en) * | 1989-08-11 | 1991-02-13 | Hitachi Maxell Ltd. | IC package and IC card incorporating the same thereinto |
JPH0415242U (ja) * | 1990-05-25 | 1992-02-06 | ||
WO2016120997A1 (ja) * | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体モジュール |
CN107078130A (zh) * | 2014-09-30 | 2017-08-18 | 株式会社三社电机制作所 | 半导体模块 |
-
1984
- 1984-01-26 JP JP1296684A patent/JPS60157241A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4768081A (en) * | 1984-11-17 | 1988-08-30 | Messerschmitt-Boelkow-Blohm Gmbh | Process for encapsulating microelectronic circuits with organic components |
US4812897A (en) * | 1985-09-27 | 1989-03-14 | Nippondenso Co., Ltd. | Semiconductor element sealing structure |
EP0251260A1 (de) * | 1986-07-01 | 1988-01-07 | BROWN, BOVERI & CIE Aktiengesellschaft | Leistungshalbleitermodul |
EP0384482A2 (en) * | 1989-02-23 | 1990-08-29 | Mitsubishi Denki Kabushiki Kaisha | Composite semiconductor device |
EP0384482A3 (en) * | 1989-02-23 | 1990-09-12 | Mitsubishi Denki Kabushiki Kaisha | Composite semiconductor device |
EP0412545A2 (en) * | 1989-08-11 | 1991-02-13 | Hitachi Maxell Ltd. | IC package and IC card incorporating the same thereinto |
JPH0415242U (ja) * | 1990-05-25 | 1992-02-06 | ||
CN107078130A (zh) * | 2014-09-30 | 2017-08-18 | 株式会社三社电机制作所 | 半导体模块 |
EP3203515A4 (en) * | 2014-09-30 | 2018-05-30 | Sansha Electric Manufacturing Co., Ltd. | Semiconductor module |
WO2016120997A1 (ja) * | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体モジュール |
JPWO2016120997A1 (ja) * | 2015-01-27 | 2017-04-27 | 三菱電機株式会社 | 半導体モジュール |
CN107210270A (zh) * | 2015-01-27 | 2017-09-26 | 三菱电机株式会社 | 半导体模块 |
US10224257B2 (en) | 2015-01-27 | 2019-03-05 | Mitsubishi Electric Corporation | Semiconductor module |
CN107210270B (zh) * | 2015-01-27 | 2019-12-13 | 三菱电机株式会社 | 半导体模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0326541B2 (ja) | ||
JPS60157241A (ja) | 半導体装置 | |
KR890013588A (ko) | 퍼스널 데이타 카드 및 그 제조방법 | |
KR970700369A (ko) | 집적회로패키지와 그 제조방법 | |
JPH0422162A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH0258357A (ja) | ピングリッドアレイ型半導体装置 | |
JP3226628B2 (ja) | テープキャリア、それを用いた半導体装置及びその製造方法 | |
KR940016723A (ko) | 반도체 리이드 프레임 | |
JPS6230496B2 (ja) | ||
JPH0337235Y2 (ja) | ||
JP2744740B2 (ja) | 半導体装置 | |
KR950003234B1 (ko) | 수지밀봉형 반도체장치 | |
JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
KR960012635B1 (ko) | 반도체 패키지 제조방법 | |
KR100483460B1 (ko) | 확장된 봉지부를 형성하는 탄성중합체를이용한 에프비지에이패키지 | |
JPH0936280A (ja) | 樹脂封止用パッケージ構造 | |
JPS635251Y2 (ja) | ||
JPS6123347A (ja) | 半導体装置 | |
JPS6074655A (ja) | 半導体装置 | |
JPS61193471A (ja) | 半導体装置 | |
JPS6329557A (ja) | 電子装置 | |
JPH01293639A (ja) | 半導体装置 | |
JPS59141251A (ja) | 半導体装置パツケ−ジ | |
JPS554990A (en) | Composite integrated circuit device |