JPH0258357A - ピングリッドアレイ型半導体装置 - Google Patents
ピングリッドアレイ型半導体装置Info
- Publication number
- JPH0258357A JPH0258357A JP63208389A JP20838988A JPH0258357A JP H0258357 A JPH0258357 A JP H0258357A JP 63208389 A JP63208389 A JP 63208389A JP 20838988 A JP20838988 A JP 20838988A JP H0258357 A JPH0258357 A JP H0258357A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- sealing member
- type semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000000463 material Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000007789 sealing Methods 0.000 claims abstract description 31
- 230000002265 prevention Effects 0.000 claims description 4
- 229920005989 resin Polymers 0.000 abstract description 52
- 239000011347 resin Substances 0.000 abstract description 52
- 230000001681 protective effect Effects 0.000 abstract description 28
- 230000008646 thermal stress Effects 0.000 abstract description 14
- 239000000853 adhesive Substances 0.000 abstract description 7
- 230000001070 adhesive effect Effects 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 239000011241 protective layer Substances 0.000 abstract description 5
- 229920002379 silicone rubber Polymers 0.000 abstract description 3
- 239000004945 silicone rubber Substances 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000005336 cracking Methods 0.000 abstract 1
- 238000004382 potting Methods 0.000 description 31
- 239000010410 layer Substances 0.000 description 12
- 230000035882 stress Effects 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 2
- 239000007779 soft material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006327 polystyrene foam Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000031070 response to heat Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止ピングリッドアレイ（Ｐ Ｇ Ａ）型
半導体装置に係り、特に基板材と線膨張係数の異なる材
料より成る部材を基板上に￥１置したことにより生ずる
熱応力等に起因して基板に発生するクラックを防止する
のに好適な前記半導体装置の構造に関する。
半導体装置に係り、特に基板材と線膨張係数の異なる材
料より成る部材を基板上に￥１置したことにより生ずる
熱応力等に起因して基板に発生するクラックを防止する
のに好適な前記半導体装置の構造に関する。
従来の樹脂封止ＰＧＡ型半導体装置はボッティング樹脂
により封止を行う場合、例えば日経マイクロデバイス２
６号（１９８７年８月）第５６頁から第６９頁において
論じられている通り、既め封止樹脂流れ止め用枠部材（
ダム）を基板上に形成し、このダム内に樹脂をポツティ
ングして硬化させることにより作製される。又、樹脂封
止後、封止樹脂上にさらに金属製のキャップを取り付け
る場合もある。
により封止を行う場合、例えば日経マイクロデバイス２
６号（１９８７年８月）第５６頁から第６９頁において
論じられている通り、既め封止樹脂流れ止め用枠部材（
ダム）を基板上に形成し、このダム内に樹脂をポツティ
ングして硬化させることにより作製される。又、樹脂封
止後、封止樹脂上にさらに金属製のキャップを取り付け
る場合もある。
しかし、このような樹脂封止ＰＧＡ型半導体装置では、
前記ダムを直接基板上に形成するため、熱負荷に応じて
、ダムと基板の接着部に線膨張係数差に起因した熱応力
が発生し、基板側にクラックが生じる場合があった。同
様に、金属製のキャップを取り付ける構造では、キャッ
プと基板の接着端にも線膨張係数差に起因した熱応力が
発生し、基板側にクラックが生じる場合があった。
前記ダムを直接基板上に形成するため、熱負荷に応じて
、ダムと基板の接着部に線膨張係数差に起因した熱応力
が発生し、基板側にクラックが生じる場合があった。同
様に、金属製のキャップを取り付ける構造では、キャッ
プと基板の接着端にも線膨張係数差に起因した熱応力が
発生し、基板側にクラックが生じる場合があった。
又、樹脂封止ＰＧＡ型半導体装置の中には、封止樹脂層
からＳｉチップにかかる応力を緩和するために、チップ
をシリコンゲル等の柔軟材でいったん被覆した後に外周
をポツティング樹脂で封止するという二重封止構造を有
する装置もある。このような二重封止構造のＰＧＡ型半
導体装置では、ポツティング樹脂層内部に充填された柔
軟材の線膨張係数が一般に基板材及びボッティング樹脂
材に比べ大きい値であることから、熱負荷に伴うこの柔
軟材自体の膨張が原因して、基板にクラックが生じる場
合があった。ＰＧＡ型半導体装置では。
からＳｉチップにかかる応力を緩和するために、チップ
をシリコンゲル等の柔軟材でいったん被覆した後に外周
をポツティング樹脂で封止するという二重封止構造を有
する装置もある。このような二重封止構造のＰＧＡ型半
導体装置では、ポツティング樹脂層内部に充填された柔
軟材の線膨張係数が一般に基板材及びボッティング樹脂
材に比べ大きい値であることから、熱負荷に伴うこの柔
軟材自体の膨張が原因して、基板にクラックが生じる場
合があった。ＰＧＡ型半導体装置では。
基板表面に金属配線が施されているため、このような基
板のクラックは配線部の断線不良につながり、特に重要
な問題となる。
板のクラックは配線部の断線不良につながり、特に重要
な問題となる。
本発明の目的は、基板と線膨張係数の異なる異種材料か
ら成る部材と、基板との接着部において生じる基板のク
ラックに伴う配線部の断線不良発生を防止する構造の、
樹脂封止ＰＧＡ型半導体装置を提供することにある。
ら成る部材と、基板との接着部において生じる基板のク
ラックに伴う配線部の断線不良発生を防止する構造の、
樹脂封止ＰＧＡ型半導体装置を提供することにある。
上記目的は、ダムが形成され熱応力が発生する基板表面
配線部上或いは金属製キャップと基板の接着配線部上に
保護層を設けることにより、又、二重封止構造について
は、ポツティング樹脂層に柔軟材の体積膨張分吸収用穴
等を設けることにより達成される。
配線部上或いは金属製キャップと基板の接着配線部上に
保護層を設けることにより、又、二重封止構造について
は、ポツティング樹脂層に柔軟材の体積膨張分吸収用穴
等を設けることにより達成される。
すなわち、ダムが形成され熱応力が発生する基板表面配
線部上に保護層を設ければ、熱負荷に応じて熱応力が発
生しても、保護層がこの歪みを吸収緩和するので、配線
部における歪みは保護層が無く前記熱応力が直接作用す
る場合に比べ小さくなり、断線発生を防止することがで
きる。金Ｍ製キャップ接着部においても同様である。
線部上に保護層を設ければ、熱負荷に応じて熱応力が発
生しても、保護層がこの歪みを吸収緩和するので、配線
部における歪みは保護層が無く前記熱応力が直接作用す
る場合に比べ小さくなり、断線発生を防止することがで
きる。金Ｍ製キャップ接着部においても同様である。
一方、二重封止構造においては、熱負荷に応じてポツテ
ィング樹脂層内部に充填された柔軟材が膨張して、基板
材に比べ剛性が低いポツティング樹脂層を押し広げよう
とすることにより、ポツティング樹脂層に内圧が作用し
て、ボッティング樹脂と基板の接着領域、特に内側（チ
ップ寄り）接着端部に応力が集中し、基板側にクラック
を生じる。従って、ポツティング樹脂層に既めこの柔軟
材の体積膨張分を吸収する穴或いは凹部を設けておけば
、この穴或いは凹部が無い場合に比べ、同じ体積膨張分
に対応する柔軟材のポツティング樹脂層押し広げ力が小
さくなり、このために前記接着端での応力も小さくなる
。
ィング樹脂層内部に充填された柔軟材が膨張して、基板
材に比べ剛性が低いポツティング樹脂層を押し広げよう
とすることにより、ポツティング樹脂層に内圧が作用し
て、ボッティング樹脂と基板の接着領域、特に内側（チ
ップ寄り）接着端部に応力が集中し、基板側にクラック
を生じる。従って、ポツティング樹脂層に既めこの柔軟
材の体積膨張分を吸収する穴或いは凹部を設けておけば
、この穴或いは凹部が無い場合に比べ、同じ体積膨張分
に対応する柔軟材のポツティング樹脂層押し広げ力が小
さくなり、このために前記接着端での応力も小さくなる
。
以下、本発明の実施例を第１図から第９図を用いて説明
する。
する。
第１図は特許請求の範囲第１項記載の本発明の一実施例
である樹脂封止ＰＧＡ型半導体装置の中央部縦断面を示
し、第２図は第１図の一部分を拡大して示したものであ
る。本装置は、既め決められたパターン状の金属配線１
が表面に形成されたガラス繊維入りエポキシ樹脂等から
成る基板２に、半導体チップ３を接着し、このチップ３
と前記配線１をワイヤ４にて電気的に接続した後、チッ
プ３、ワイヤ４及びワイヤ４と配線１の接続部を保護す
る目的でこれらをエポキシ樹脂等のポツティング樹脂材
５で封止することにより構成される。
である樹脂封止ＰＧＡ型半導体装置の中央部縦断面を示
し、第２図は第１図の一部分を拡大して示したものであ
る。本装置は、既め決められたパターン状の金属配線１
が表面に形成されたガラス繊維入りエポキシ樹脂等から
成る基板２に、半導体チップ３を接着し、このチップ３
と前記配線１をワイヤ４にて電気的に接続した後、チッ
プ３、ワイヤ４及びワイヤ４と配線１の接続部を保護す
る目的でこれらをエポキシ樹脂等のポツティング樹脂材
５で封止することにより構成される。
配線１と外部端子との接続はリードビン６を介して行わ
れ、又、ポツティング樹脂材５で封止されない領域の配
線１は保護用のレジスト層７で被覆されている。本装置
では、樹脂封止を行う前に、配線１上の封止樹脂流れ止
め用部材（ダム）８が形成される部分に既め保護部材９
を設け、この保護部材９上に、前記ダム８を形成する。
れ、又、ポツティング樹脂材５で封止されない領域の配
線１は保護用のレジスト層７で被覆されている。本装置
では、樹脂封止を行う前に、配線１上の封止樹脂流れ止
め用部材（ダム）８が形成される部分に既め保護部材９
を設け、この保護部材９上に、前記ダム８を形成する。
ダム８は。
例えば、既め枠状に成形成いは加工された樹脂材を接着
剤等により貼り付ける、或いはシリコンゴム等の接着剤
を直接塗布して固化させる等の手段により形成される。
剤等により貼り付ける、或いはシリコンゴム等の接着剤
を直接塗布して固化させる等の手段により形成される。
本装置で保護部材９には、基板材とダム材の間の線膨張
係数を有し、しかもなるべく基板材に近い線膨張係数を
有する材料を用いる必要がある９例えば、基板材がガラ
ス繊維入リエポキシ樹脂の場合、線膨張係数は１５ ｘ
ｔｏ−ｓ［１／”ＣＦ程度であり、ダム材がシリコンゴ
ムの場合、線膨張係数は３００ Ｘ １０−６［１／’
Ｃ］程度であるから、保護部材９は線膨張係数が１５Ｘ
１０−’［１／’Ｃコから３００ Ｘ １０−’ ［１
／℃］の範囲内にある材料、例えば線膨張係数が４８Ｘ
１０−６［１／’Ｃ］程度のエポキシ樹脂系レジスト材
でもよい、特に配線保護用のレジスト層７と同一のレジ
スト層を前記保護部材として使用する場合は、保護部材
形成のプロセスを省略することができる。ただし、熱応
力に対する十分な保護効果を得るためには前記保護部材
は５０［μｍ］以上の厚さを必要とするので、この場合
も該当部の厚みは５０［μｍ］以上とする必要がある。
係数を有し、しかもなるべく基板材に近い線膨張係数を
有する材料を用いる必要がある９例えば、基板材がガラ
ス繊維入リエポキシ樹脂の場合、線膨張係数は１５ ｘ
ｔｏ−ｓ［１／”ＣＦ程度であり、ダム材がシリコンゴ
ムの場合、線膨張係数は３００ Ｘ １０−６［１／’
Ｃ］程度であるから、保護部材９は線膨張係数が１５Ｘ
１０−’［１／’Ｃコから３００ Ｘ １０−’ ［１
／℃］の範囲内にある材料、例えば線膨張係数が４８Ｘ
１０−６［１／’Ｃ］程度のエポキシ樹脂系レジスト材
でもよい、特に配線保護用のレジスト層７と同一のレジ
スト層を前記保護部材として使用する場合は、保護部材
形成のプロセスを省略することができる。ただし、熱応
力に対する十分な保護効果を得るためには前記保護部材
は５０［μｍ］以上の厚さを必要とするので、この場合
も該当部の厚みは５０［μｍ］以上とする必要がある。
なお。
保護部材に、配線保護用に使用したレジスト材とは異な
るレジスト材を使用してもよい。例えば、配線保護用に
エポキシ樹脂系レジスト材を使用した場合、保護部材９
としてポリイミド系レジスト材を使用してもよい。又、
一定の熱ひずみ値に対し、発生する応力値を低減するた
めに、保護部材には、縦弾性係数値（ヤング率）が小さ
い材料を使用するとよい、このようにして、本装置では
ダムが形成される配線部上に保護部材が設けられ、しか
もこの保護部材はダム材と基板材の間の線膨張係数値を
有する材料で構成される。このため、ダム材の膨張、収
縮に伴う熱応力はまず保護部材に使用し、この保護部材
内部で緩和されて配線部に伝わる。この結果、ダムを直
接基板上に形成する場合に比べ配線部に作用する力を小
さくでき。
るレジスト材を使用してもよい。例えば、配線保護用に
エポキシ樹脂系レジスト材を使用した場合、保護部材９
としてポリイミド系レジスト材を使用してもよい。又、
一定の熱ひずみ値に対し、発生する応力値を低減するた
めに、保護部材には、縦弾性係数値（ヤング率）が小さ
い材料を使用するとよい、このようにして、本装置では
ダムが形成される配線部上に保護部材が設けられ、しか
もこの保護部材はダム材と基板材の間の線膨張係数値を
有する材料で構成される。このため、ダム材の膨張、収
縮に伴う熱応力はまず保護部材に使用し、この保護部材
内部で緩和されて配線部に伝わる。この結果、ダムを直
接基板上に形成する場合に比べ配線部に作用する力を小
さくでき。
配線部の断線不良の発生を防止することができる。
第３図及び第４図は、チップ３にかかる封止材からの応
力を緩和する目的で、シリコンゲル等から成る柔軟材１
０でチップ３．ワイヤ４及びワイヤ４と配線１の接続部
を被覆した後、さらにその上部をポツティング樹脂材５
で覆った二重封止構造ＰＧＡ型半導体装置における特許
請求の範囲第１項記載の本発明の一実施例である。第３
図はその中央部縦断面を示し、第４図は第３図の一部分
を拡大して示したものである。本装置は柔軟材１０とポ
ツティング樹脂材５の流れ止め用に三箇所にダム８が設
けられる。従って、チップ３と基板２上の配線１をワイ
ヤ４にて電気的に接続した後、柔軟材１０さらにポツテ
ィング樹脂材５による二重封止を行う前に、配線上の三
箇所のダム形成部を含む帯状の領域に既め保護部材９を
設ける。
力を緩和する目的で、シリコンゲル等から成る柔軟材１
０でチップ３．ワイヤ４及びワイヤ４と配線１の接続部
を被覆した後、さらにその上部をポツティング樹脂材５
で覆った二重封止構造ＰＧＡ型半導体装置における特許
請求の範囲第１項記載の本発明の一実施例である。第３
図はその中央部縦断面を示し、第４図は第３図の一部分
を拡大して示したものである。本装置は柔軟材１０とポ
ツティング樹脂材５の流れ止め用に三箇所にダム８が設
けられる。従って、チップ３と基板２上の配線１をワイ
ヤ４にて電気的に接続した後、柔軟材１０さらにポツテ
ィング樹脂材５による二重封止を行う前に、配線上の三
箇所のダム形成部を含む帯状の領域に既め保護部材９を
設ける。
これにより、前記実施例と同様に、配線部に発生する応
力を小さくでき配線部の断線不良の発生を防止すること
ができる。
力を小さくでき配線部の断線不良の発生を防止すること
ができる。
第５図は特許請求の範囲第１項記載の本発明の一実施例
である二重封止構造のＰＧＡ型半導体装置の中央部縦断
面の一部分を拡大して示したものである０本装置では、
保護部材９を三箇所のダム形成部に対応して分割して三
箇所に設けた点が前記実施例と異なるが、配線部の断線
不良の発生防止に対する効果は前記実施例と同様である
。本装置では、特に保護部材としてレジスト材を使用す
る場合、三箇所に分割されたパターンを印刷した一枚の
マスクを使用することにより、−回の工程において三箇
所の保護部材を同時に形成することができる。
である二重封止構造のＰＧＡ型半導体装置の中央部縦断
面の一部分を拡大して示したものである０本装置では、
保護部材９を三箇所のダム形成部に対応して分割して三
箇所に設けた点が前記実施例と異なるが、配線部の断線
不良の発生防止に対する効果は前記実施例と同様である
。本装置では、特に保護部材としてレジスト材を使用す
る場合、三箇所に分割されたパターンを印刷した一枚の
マスクを使用することにより、−回の工程において三箇
所の保護部材を同時に形成することができる。
第６図は特許請求の範囲第２項記載の本発明の一実施例
であるＰＧＡ型半導体装置の中央部縦断面を示したもの
である０本装置は、既め決められたパターン状の金属配
線１が表面に形成されたガラス繊維入りエポキシ樹脂等
から成る基板２に半導体チップ３を接着し、このチップ
３と前記配線１をワイヤ４にて電気的に接続した後、チ
ップ３゜ワイヤ４及びワイヤ４と配線１の接続部を保護
する目的でこれらをエポキシ樹脂等のポツティング樹脂
材５で封止し、さらにその上に金属等から成るキャップ
１１を取り付けることにより構成される。ここで、キャ
ップ１１はボッティング樹脂材との密着性を高めるため
に、チップ３に相対する側の面に既め少量のボッティン
グ樹脂材を塗布した状態で、ポツティング樹脂材上に重
ね合わされる。なお、配線１と外部端子との接続はリー
ドビン６を介して行われ、又、ボッティング樹脂材５で
封止されない領域の配線１は保護用のレジスト層７で被
覆されている。本装置では、キャップ１１を取り付ける
前に、基板表面配線上のキャップ１１が接着される部分
に既め保護部材１２を設け、この保護部材１２上にキャ
ップ１１を接着する。保護部材１２には、基板材とキャ
ップ材の間の線膨張係数値を有し、しかもなるべく基板
材に近い線膨張係数値を示す材料を用いることが望まし
いが、一般にキャップ材には金属材料が用いられるので
、例えばキャップ材に線膨張係数が２３ｘｌ Ｏ−Ｂ［
１／”Ｃ］程度のアルミニウム材を、基板材に線膨張係
数が１５ Ｘ １０−６［１／’Ｃ］程度のガラス繊維
入りエポキシ樹脂を使用した場合等、両者の間の線膨張
係数値を有する材料を選ぶことが難しい場合もある。そ
こで、この場合には、線膨張係数値が若干大きくしても
縦弾性係数値（ヤング率）が小さい材料を使用する。す
なわち、線膨張係数間の差に比例して発生する熱による
ひずみ値が大きくなっても、ヤング率が小さければ発生
する応力値は小さくなるからである。本装置においても
、熱応力に対する十分な保護効果を得るために保護部材
１２の厚さは５０μｍ以上とする必要がある。このよう
にして、本装置では、保護部材をキャップが接着される
基板表面配線部上に設けることにより、線膨張係数間の
差に起因してキャップと基板の接着部に発生する熱応力
を緩和して、キャップを直接基板上に接着する場合に比
べ、配線部に発生する力を小さくすることができる。従
って、配線部の断線不良の発生を防止することができる
。
であるＰＧＡ型半導体装置の中央部縦断面を示したもの
である０本装置は、既め決められたパターン状の金属配
線１が表面に形成されたガラス繊維入りエポキシ樹脂等
から成る基板２に半導体チップ３を接着し、このチップ
３と前記配線１をワイヤ４にて電気的に接続した後、チ
ップ３゜ワイヤ４及びワイヤ４と配線１の接続部を保護
する目的でこれらをエポキシ樹脂等のポツティング樹脂
材５で封止し、さらにその上に金属等から成るキャップ
１１を取り付けることにより構成される。ここで、キャ
ップ１１はボッティング樹脂材との密着性を高めるため
に、チップ３に相対する側の面に既め少量のボッティン
グ樹脂材を塗布した状態で、ポツティング樹脂材上に重
ね合わされる。なお、配線１と外部端子との接続はリー
ドビン６を介して行われ、又、ボッティング樹脂材５で
封止されない領域の配線１は保護用のレジスト層７で被
覆されている。本装置では、キャップ１１を取り付ける
前に、基板表面配線上のキャップ１１が接着される部分
に既め保護部材１２を設け、この保護部材１２上にキャ
ップ１１を接着する。保護部材１２には、基板材とキャ
ップ材の間の線膨張係数値を有し、しかもなるべく基板
材に近い線膨張係数値を示す材料を用いることが望まし
いが、一般にキャップ材には金属材料が用いられるので
、例えばキャップ材に線膨張係数が２３ｘｌ Ｏ−Ｂ［
１／”Ｃ］程度のアルミニウム材を、基板材に線膨張係
数が１５ Ｘ １０−６［１／’Ｃ］程度のガラス繊維
入りエポキシ樹脂を使用した場合等、両者の間の線膨張
係数値を有する材料を選ぶことが難しい場合もある。そ
こで、この場合には、線膨張係数値が若干大きくしても
縦弾性係数値（ヤング率）が小さい材料を使用する。す
なわち、線膨張係数間の差に比例して発生する熱による
ひずみ値が大きくなっても、ヤング率が小さければ発生
する応力値は小さくなるからである。本装置においても
、熱応力に対する十分な保護効果を得るために保護部材
１２の厚さは５０μｍ以上とする必要がある。このよう
にして、本装置では、保護部材をキャップが接着される
基板表面配線部上に設けることにより、線膨張係数間の
差に起因してキャップと基板の接着部に発生する熱応力
を緩和して、キャップを直接基板上に接着する場合に比
べ、配線部に発生する力を小さくすることができる。従
って、配線部の断線不良の発生を防止することができる
。
第７図は特許請求の範囲第２項記載の本発明の前記実施
例とは異なる実施例であるＰＧＡ型半導体装置の、中央
部縦断面を示したものである。本装置は、前記実施例に
おける保護部材１２をダム８が形成される配線部上まで
延長したもので、これにより、保護部材１２はキャップ
材と基板材及びダム材と基板材の両者の間に生じる熱応
力に対して基板表面の配線を保護する役割を果たすこと
ができ、配線部の断線不良の発生を防止することができ
る。
例とは異なる実施例であるＰＧＡ型半導体装置の、中央
部縦断面を示したものである。本装置は、前記実施例に
おける保護部材１２をダム８が形成される配線部上まで
延長したもので、これにより、保護部材１２はキャップ
材と基板材及びダム材と基板材の両者の間に生じる熱応
力に対して基板表面の配線を保護する役割を果たすこと
ができ、配線部の断線不良の発生を防止することができ
る。
第８図は特許請求の範囲第３項記載の本発明の一実施例
である二重封止構造のＰＧＡ型半導体装置の中央部縦断
面を示したものである。本装置は、前記実施例の二重封
止構造のＰＧＡ型半導体装置と同様に、チップ３．ワイ
ン４及びワイヤ４と配線１の接続部をシリコンゲル等の
柔軟材１０で被覆した後、その上をポツティング樹脂材
５で覆うことにより構成されるが、特にポツティング樹
脂材５には内部の柔軟材充填部から外部に通じる貫通穴
１３が設けられている。この貫通穴１３は。
である二重封止構造のＰＧＡ型半導体装置の中央部縦断
面を示したものである。本装置は、前記実施例の二重封
止構造のＰＧＡ型半導体装置と同様に、チップ３．ワイ
ン４及びワイヤ４と配線１の接続部をシリコンゲル等の
柔軟材１０で被覆した後、その上をポツティング樹脂材
５で覆うことにより構成されるが、特にポツティング樹
脂材５には内部の柔軟材充填部から外部に通じる貫通穴
１３が設けられている。この貫通穴１３は。
例えば、ボッティング樹脂材５が固化した後に、先端部
が鋭利な針状のドリル等を前記樹脂材に挿入することに
より、容易に形成できる。本装置で、特に内部に充填さ
れた柔軟材の流出を防ぐ場合には、柔軟材の粘度に対し
貫通穴１３の穴径を十分小さくするか、或いは、場合に
よっては、基板給面から最も高い位置のボッティング樹
脂材部に前記貫通穴を設ける様にすればよい、又、本装
置で、貫通穴１３は二部所以上に設けてもよい。このよ
うにして、本装置では、チップ等を被覆する柔軟材を覆
うボッティング樹脂材に貫通穴を設けたことにより、前
記柔軟材に基板材及びポツティング樹脂材に比べ線膨張
係数値が大きいシリコンゲル等の材料を使用しても、柔
軟材の膨張に伴う体積増加分を前記貫通穴に吸収できる
。このため１貫通穴を設けず柔軟材をポツティング樹脂
材により完全に密閉した場合に比べ、本装置ではポツテ
ィング樹脂部に作用する柔軟材の膨張に伴う内圧を小さ
くできるので、この内圧によりボッティング樹脂材と基
板の内側（チップ寄り）の接着端に生じる応力値を低減
することができる。従って、基板のクラック発生を防止
することができる。
が鋭利な針状のドリル等を前記樹脂材に挿入することに
より、容易に形成できる。本装置で、特に内部に充填さ
れた柔軟材の流出を防ぐ場合には、柔軟材の粘度に対し
貫通穴１３の穴径を十分小さくするか、或いは、場合に
よっては、基板給面から最も高い位置のボッティング樹
脂材部に前記貫通穴を設ける様にすればよい、又、本装
置で、貫通穴１３は二部所以上に設けてもよい。このよ
うにして、本装置では、チップ等を被覆する柔軟材を覆
うボッティング樹脂材に貫通穴を設けたことにより、前
記柔軟材に基板材及びポツティング樹脂材に比べ線膨張
係数値が大きいシリコンゲル等の材料を使用しても、柔
軟材の膨張に伴う体積増加分を前記貫通穴に吸収できる
。このため１貫通穴を設けず柔軟材をポツティング樹脂
材により完全に密閉した場合に比べ、本装置ではポツテ
ィング樹脂部に作用する柔軟材の膨張に伴う内圧を小さ
くできるので、この内圧によりボッティング樹脂材と基
板の内側（チップ寄り）の接着端に生じる応力値を低減
することができる。従って、基板のクラック発生を防止
することができる。
第９図は特許請求の範囲第４項記載の本発明の一実施例
であるＰＧＡ型半導体装置の、中央部縦断面を示したも
のである。本装置では、ポツティング樹脂材５に、前記
貫通穴の代わりに、内部の柔軟材充填部から外部に向か
う凹部１４が設けである。この凹部１４は、例えば、既
め柔軟材１０上に、通常ポツティング樹脂材５を硬化さ
せるのに必要な１５０［’Ｃ］程度の温度より低い温度
で溶融する発泡スチロール等の部材を載せてから、ポツ
ティング樹脂による封圧を行うことにより形成できる。
であるＰＧＡ型半導体装置の、中央部縦断面を示したも
のである。本装置では、ポツティング樹脂材５に、前記
貫通穴の代わりに、内部の柔軟材充填部から外部に向か
う凹部１４が設けである。この凹部１４は、例えば、既
め柔軟材１０上に、通常ポツティング樹脂材５を硬化さ
せるのに必要な１５０［’Ｃ］程度の温度より低い温度
で溶融する発泡スチロール等の部材を載せてから、ポツ
ティング樹脂による封圧を行うことにより形成できる。
すなわち、樹脂封止工程における熱負荷により樹脂硬化
中に柔軟材上に載せられた前記部材が溶融して、該当部
にこの部材の体積分に相当した凹部が生じるわけである
。このようにして、本装置では、ポツティング樹脂材の
チップに相対する側の面に凹部を設けることにより、柔
軟材の膨張に伴う体積増加分をこの凹部で吸収できるの
で、前記実施例と同様に、ボッティング樹脂部に作用す
る内圧を小さくできる。従って、前記接着端に生ずる応
力を緩和でき、基板のクラック発生を防止することがで
きる。
中に柔軟材上に載せられた前記部材が溶融して、該当部
にこの部材の体積分に相当した凹部が生じるわけである
。このようにして、本装置では、ポツティング樹脂材の
チップに相対する側の面に凹部を設けることにより、柔
軟材の膨張に伴う体積増加分をこの凹部で吸収できるの
で、前記実施例と同様に、ボッティング樹脂部に作用す
る内圧を小さくできる。従って、前記接着端に生ずる応
力を緩和でき、基板のクラック発生を防止することがで
きる。
本発明によれば、基板表面配線部上に前記保護部材を設
けることにより、熱応力に起因して、基板上に設けられ
たダム、キャップ等の基板と線膨張係数値が異なる材料
から成る部材と基板との接着部に生じる配線断線を防止
することができる。
けることにより、熱応力に起因して、基板上に設けられ
たダム、キャップ等の基板と線膨張係数値が異なる材料
から成る部材と基板との接着部に生じる配線断線を防止
することができる。
又、二重封止構造のＰＧＡ型半導体装置においては、ポ
ツティング樹脂に柔軟材の体積膨張を吸収する穴、凹部
等を設けることにより、ポツティング樹脂部に作用する
柔軟材の内圧を低減して、ポツティング樹脂と基板の接
着端部の応力集中を緩和できるので、該当部における基
板のクラック及びこれに伴う配線部の断線不良発生を防
止することができる。
ツティング樹脂に柔軟材の体積膨張を吸収する穴、凹部
等を設けることにより、ポツティング樹脂部に作用する
柔軟材の内圧を低減して、ポツティング樹脂と基板の接
着端部の応力集中を緩和できるので、該当部における基
板のクラック及びこれに伴う配線部の断線不良発生を防
止することができる。
第１図は本発明の一実施例のＰＧＡ型半導体装置の中央
部の縦断面図、第２図は第１図の部分拡大図、第３図は
本発明の一実施例の二重封止構造ＰＧＡ型半導体装置の
中央部の縦断面図、第４図は第３図の部分拡大図、第５
図は本発明の一実施例の二重封止構造ＰＧＡ型半導体装
置の中央部縦断面の部分拡大図、第６図は本発明の一実
施例であるＰＧＡ型半導体装置の中央部の縦断面図、第
７図は第６図とは異なる実施例であるＰＧＡ型半導体装
置の中央部の縦断面図、第８図は本発明の一実施例のＰ
ＧＡ型半導体装置の中央部の縦断面図、第９図は本発明
の一実施例であるＰＧＡ型半導体装置の中央部の縦断面
図である。 １・・・配線、２・・・基板、３・・・チップ、４・・
・ワイヤ、５・・・ポツティング樹脂材、６・・・リー
ドピン、７・・・レジスト層、８・・・流れ止め用部材
（ダム）、９・・・保護部材、１０・・・柔軟材、１１
・・・キャップ、１２・・・保護部材、１３・・・貫通
穴、１４・・・凹部。
部の縦断面図、第２図は第１図の部分拡大図、第３図は
本発明の一実施例の二重封止構造ＰＧＡ型半導体装置の
中央部の縦断面図、第４図は第３図の部分拡大図、第５
図は本発明の一実施例の二重封止構造ＰＧＡ型半導体装
置の中央部縦断面の部分拡大図、第６図は本発明の一実
施例であるＰＧＡ型半導体装置の中央部の縦断面図、第
７図は第６図とは異なる実施例であるＰＧＡ型半導体装
置の中央部の縦断面図、第８図は本発明の一実施例のＰ
ＧＡ型半導体装置の中央部の縦断面図、第９図は本発明
の一実施例であるＰＧＡ型半導体装置の中央部の縦断面
図である。 １・・・配線、２・・・基板、３・・・チップ、４・・
・ワイヤ、５・・・ポツティング樹脂材、６・・・リー
ドピン、７・・・レジスト層、８・・・流れ止め用部材
（ダム）、９・・・保護部材、１０・・・柔軟材、１１
・・・キャップ、１２・・・保護部材、１３・・・貫通
穴、１４・・・凹部。
Claims (1)
- 【特許請求の範囲】 １、半導体チップと、前記チップを搭載し、かつ内部に
挿入されたピン部材を介して前記チップと外部端子を電
気的に接続するための配線層を表面に備えた基板と、前
記チップを覆う封止部材と、前記封止部材の流れ止めと
して前記配線層上に設置され、かつ基板材とは異なる線
膨張係数値を示す材料から成る流れ止め用部材とを有す
るピングリッドアレイ型半導体装置において、前記流れ
止め用部材と配線層との間に、流れ止め用部材として使
用された材料と配線材として使用された材料の間の線膨
張係数値を有する材料から成る厚さ５０μｍ以上の部材
を少なくとも一個挿入したことを特徴とするピングリッ
ドアレイ型半導体装置。 ２、半導体チップと、前記チップを搭載し、かつ内部に
挿入されたピン部材を介して前記チップと外部端子を電
気的に接続するための配線層を表面に備えた基板と、前
記チップを覆う封止部材と、前記封止部材を覆う状態で
前記基板に接着され、かつ基板材とは異なる線膨張係数
値を示す材料から成るキャップ状部材とを有するピング
リッドアレイ型半導体装置において、前記キャップ状部
材と前記キャップ状部材が接着される基板部表面の前記
配線層との間に、キャップ状部材及び配線材として使用
された材料とは異なる材料から成る厚さ５０μｍ以上の
部材を少なくとも一個挿入したことを特徴とするピング
リッドアレイ型半導体装置。 ３、半導体チップと、前記チップを搭載し、かつ内部に
挿入されたピン部材を介して前記チップと外部端子を電
気的に接続するための配線層を表面に備えた基板と、前
記チップを直接被覆する第一の封止部材と、前記第一の
封止部材を介して前記チップを覆う第二の封止部材とを
有するピングリッドアレイ型半導体装置において、前記
第一の封止部材が外部と直接接触する部分を前記第二の
封止部材内に設けたことを特徴とするピングリッドアレ
イ型半導体装置。 ４、半導体チップと、前記チップを搭載し、かつ内部に
挿入されたピン部材を介して前記チップと外部端子を電
気的に接続するための配線層を表面に備えた基板と、前
記チップを直接被覆する第一の封止部材と、前記第一の
封止部材を介して前記チップを覆う第二の封止部材とを
有するピングリッドアレイ型半導体装置において、前記
第二の封止部材の前記チップと相対する側の面に、第一
の封止部材側から外部に向かう凹部を設けたことを特徴
とするピングリッドアレイ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208389A JPH0258357A (ja) | 1988-08-24 | 1988-08-24 | ピングリッドアレイ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208389A JPH0258357A (ja) | 1988-08-24 | 1988-08-24 | ピングリッドアレイ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258357A true JPH0258357A (ja) | 1990-02-27 |
Family
ID=16555453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208389A Pending JPH0258357A (ja) | 1988-08-24 | 1988-08-24 | ピングリッドアレイ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258357A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459144B1 (en) * | 2001-03-02 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Flip chip semiconductor package |
| JP2006245989A (ja) * | 2005-03-03 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 弾性表面波装置 |
| JP2008091530A (ja) * | 2006-09-29 | 2008-04-17 | Oki Electric Ind Co Ltd | 半導体装置 |
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US8018057B2 (en) * | 2007-02-21 | 2011-09-13 | Seiko Epson Corporation | Semiconductor device with resin layers and wirings and method for manufacturing the same |
| WO2016120997A1 (ja) * | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体モジュール |
| JP2019503277A (ja) * | 2016-01-13 | 2019-02-07 | 日本テキサス・インスツルメンツ株式会社 | 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 |
| EP4273918A1 (en) * | 2022-05-05 | 2023-11-08 | Infineon Technologies AG | A semiconductor package comprising structures configured to withstand a change of the volume of an potting compound |
-
1988
- 1988-08-24 JP JP63208389A patent/JPH0258357A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459144B1 (en) * | 2001-03-02 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Flip chip semiconductor package |
| JP4645233B2 (ja) * | 2005-03-03 | 2011-03-09 | パナソニック株式会社 | 弾性表面波装置 |
| JP2006245989A (ja) * | 2005-03-03 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 弾性表面波装置 |
| JP2008091530A (ja) * | 2006-09-29 | 2008-04-17 | Oki Electric Ind Co Ltd | 半導体装置 |
| US8018057B2 (en) * | 2007-02-21 | 2011-09-13 | Seiko Epson Corporation | Semiconductor device with resin layers and wirings and method for manufacturing the same |
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US20100320581A1 (en) * | 2007-03-30 | 2010-12-23 | Oki Semiconductor Co., Ltd. | Semiconductor device |
| US8432025B2 (en) * | 2007-03-30 | 2013-04-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and plurality of dams |
| WO2016120997A1 (ja) * | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体モジュール |
| JPWO2016120997A1 (ja) * | 2015-01-27 | 2017-04-27 | 三菱電機株式会社 | 半導体モジュール |
| CN107210270A (zh) * | 2015-01-27 | 2017-09-26 | 三菱电机株式会社 | 半导体模块 |
| US10224257B2 (en) | 2015-01-27 | 2019-03-05 | Mitsubishi Electric Corporation | Semiconductor module |
| CN107210270B (zh) * | 2015-01-27 | 2019-12-13 | 三菱电机株式会社 | 半导体模块 |
| JP2019503277A (ja) * | 2016-01-13 | 2019-02-07 | 日本テキサス・インスツルメンツ株式会社 | 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 |
| EP4273918A1 (en) * | 2022-05-05 | 2023-11-08 | Infineon Technologies AG | A semiconductor package comprising structures configured to withstand a change of the volume of an potting compound |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471027A (en) | Method for forming chip carrier with a single protective encapsulant | |
| KR19990067780A (ko) | 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체장치 | |
| KR940008059A (ko) | 수지밀봉형 반도체장치 | |
| KR970018451A (ko) | 히트 싱크 내장형 반도체 패키지의 제조방법 및 그 구조 | |
| KR20010090489A (ko) | 플라스틱 캡슐화를 위해 스트레스를 줄인 리드 프레임 | |
| JPH0258357A (ja) | ピングリッドアレイ型半導体装置 | |
| US6265768B1 (en) | Chip scale package | |
| JPS63239826A (ja) | 半導体装置 | |
| JP3568402B2 (ja) | 半導体装置 | |
| JP3820674B2 (ja) | 樹脂封止型電子装置及びその製造方法 | |
| JP2585738B2 (ja) | 半導体記憶装置 | |
| JPH051619B2 (ja) | ||
| JPH03161958A (ja) | プラスチックピングリッドアレイ型半導体パッケージ構造 | |
| JPH05175375A (ja) | 樹脂封止型半導体装置 | |
| JPH0526760Y2 (ja) | ||
| JPH0779149B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JPH0778909A (ja) | 半導体素子の封止構造 | |
| JPH047107B2 (ja) | ||
| JPS60106151A (ja) | 樹脂封止半導体装置 | |
| JPS6038842A (ja) | ピングリッドアレイ型半導体パッケージ | |
| JPH07302863A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP2002026234A (ja) | 樹脂封止型混成集積回路 | |
| JPH07302861A (ja) | チップ素子内蔵装置 | |
| JPH0786333A (ja) | テープキャリアパッケージ |