JPH0778909A - 半導体素子の封止構造 - Google Patents

半導体素子の封止構造

Info

Publication number
JPH0778909A
JPH0778909A JP22358493A JP22358493A JPH0778909A JP H0778909 A JPH0778909 A JP H0778909A JP 22358493 A JP22358493 A JP 22358493A JP 22358493 A JP22358493 A JP 22358493A JP H0778909 A JPH0778909 A JP H0778909A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
wiring
protective case
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22358493A
Other languages
English (en)
Inventor
Kazuhiro Maeno
一弘 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP22358493A priority Critical patent/JPH0778909A/ja
Publication of JPH0778909A publication Critical patent/JPH0778909A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】基板上の半導体素子を保護するための封止構造
において、基板と封止ケースとを隙間なく取付固定する
ことを可能とする。 【構成】基板1には、複数の配線2が設けられ、各配線
2は基板1の外端から該基板1の中央に向かって形成さ
れている。基板1の外端における各配線2には図示しな
いリード線を半田付けするためのランド6が配線2の幅
よりも大きく形成されている。基板1上の略中央にはS
IT等のパワー半導体素子10が搭載され、配線2と電
気的に接続されている。そして、基板1上のパワー半導
体素子10を囲むようにシリコン接着剤3が塗布され、
エポキシ樹脂等で形成された保護ケース4がその接着剤
3上に載置されている。保護ケース4の下面全周には、
シリコン樹脂5が設けられており、該シリコン樹脂5は
軟質材料であるため配線2による段差を吸収し、変形し
ている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子の封止構造に
関する。
【0002】
【従来の技術】従来、半導体素子を基板上に搭載し、こ
の半導体素子を保護するために封止が行われている。
【0003】図5,図6に示すように、半導体素子8の
封止構造は次のようになっている。基板1の上面には複
数の配線2が設けられ、各配線2は基板1の外端から基
板1の中央に向かって形成されている。また、基板1の
外端における各配線2には図示しないリード線を半田付
けするためのランド6が配線2の幅より大きく形成され
ている。そして、基板1の略中央には1チップの半導体
素子8が搭載され、該半導体素子8は基板1の各配線2
と電気的に接続されている。
【0004】前記半導体素子8を囲むように基板1の上
面には略四角形状となるようにシリコン接着剤3が塗布
されている。そして、シリコン接着剤3が塗布された基
板1の上面には同じく略四角形状の保護ケース4が載置
され、該保護ケース4はシリコン接着剤3によって基板
1に対し取付固定されている。前記保護ケース4によっ
て半導体素子8が囲まれ、この保護ケース4内には半導
体素子8を外界から保護するためにシリコンゲル等の封
止剤9が注入されている。
【0005】
【発明が解決しようとする課題】ところで、基板1に対
してシリコン接着剤3により保護ケース4が取付固定さ
れているが、図7に示すように、シリコン接着剤3が基
板1の配線2間に十分充填されていないと、その表面に
窪みが発生する。そのため、保護ケース4の下面とシリ
コン接着剤3の表面の窪みとにより隙間7が形成され
る。
【0006】この状態で、保護ケース4に封止剤9を注
入すると、隙間7から、封止剤9が漏れ出てしまい、保
護ケース4内の気密性を十分確保することができず、半
導体素子8の封止を行うことができなくなってしまう問
題がある。また、隙間7から漏れ出た封止剤9が配線2
のランド6の上面に載ってしまうと、ランド6とリード
線との半田付けが困難になってしまう恐れもある。
【0007】この対策として、隙間7を形成しないよう
にシリコン接着剤3の塗布量を増やすと、配線2間にお
けるシリコン接着剤3の表面の窪みを抑えて、隙間7を
形成しないようにすることができる。
【0008】この場合、保護ケース4をシリコン接着剤
3により基板1に取付固定すると、保護ケース4の厚さ
方向に余分なシリコン接着剤3がはみ出してしまう。こ
のはみ出した不純物の多いシリコン接着剤3が半導体素
子8に付着し、半導体素子8の信頼性が低下してしまう
恐れがある。また、はみ出したシリコン接着剤3が、ラ
ンド6の上面に載ってしまうと、ランド6とリード線と
の半田付けが困難になってしまう恐れもある。
【0009】特に、基板1に搭載される半導体素子8に
大電流を流す必要がある場合、導通抵抗により発熱しな
いように配線2に厚みを持たせているので、上記問題が
重要視される。
【0010】本発明は上記問題点を解決するためになさ
れたものであって、その目的は基板と封止ケースとを隙
間なく接着する封止構造を提供することにある。
【0011】
【課題を解決するための手段】本発明は上記問題点を解
決するため、請求項1記載の発明は、基板上に形成され
た配線と電気的に接続された半導体素子を保護するた
め、該半導体素子を囲む封止ケースにより封止する半導
体素子の封止構造において、基板と封止ケースとの接合
部に接着剤層と配線段差を吸収する吸収部材とを設けた
ことをその要旨とする。
【0012】請求項2記載の発明は、請求項1記載の発
明において吸収部材は予め配線の形状に合わせて形成さ
れていることをその要旨とする。請求項3記載の発明
は、請求項1記載の発明において吸収部材の厚みは、配
線の厚み以上であって、その配線の厚みに1mmを加え
た厚みの間であることをその要旨とする。
【0013】請求項4記載の発明は、請求項1記載の発
明において吸収部材は基板と封止ケースとの接合部のう
ち配線段差の存在する部分にのみ設けられたことをその
要旨とする。
【0014】
【作用】従って、請求項1記載の発明によれば、接着剤
層と封止ケースとの間に吸収部材を設けたので、封止ケ
ースを基板に接着した際に、該吸収部材が配線の形状に
応じて追従し、変形するので、封止ケースと基板との間
を隙間なく取付固定させることができる。
【0015】請求項2記載の発明によれば、吸収部材が
予め配線の形状に形成されているので、封止ケースと基
板との間をさらに確実に、隙間なく取付固定することが
できる。
【0016】請求項3記載の発明によれば、吸収部材の
厚みを配線の厚み以上とすることにより吸収部材が配線
段差に対して十分に追従変形し、基板と封止ケースとの
間を隙間なく取付固定させる。又、吸収部材の厚みを配
線の厚みに1mmを加えた厚み以下とすることにより、
吸収部材が面内方向に変形することがなく、封止ケース
が基板に確実に固着される。
【0017】請求項4記載の発明によれば、基板と封止
ケースとの接合部に設けられる吸収部材が少量で済む。
【0018】
【実施例】以下、本発明をパワー半導体素子の封止構造
に具体化した一実施例を図1〜図3に従って説明する。
【0019】基板1には、複数の配線2が設けられ、各
配線2は基板1の外端から該基板1の中央に向かって形
成されている。また、基板1の外端における各配線2に
は図示しないリード線を半田付けするためのランド6が
配線2の幅よりも大きく形成されている。そして、基板
1上の略中央にはSIT等のパワー半導体素子10が搭
載され、配線2と電気的に接続されている。そのため、
基板1上の配線2は大電流を流す必要があり、0.3m
m厚程度と、小電流を流すのみの半導体素子の場合と比
べて厚いものとなっている。
【0020】そして、基板1上のパワー半導体素子10
を囲むようにシリコン接着剤3が塗布され、エポキシ樹
脂等で形成された保護ケース4がその接着剤3上に載置
されている。保護ケース4の下面全周には、シリコン樹
脂5が設けられており、該シリコン樹脂5は軟質材料で
あるため配線2による段差を吸収し、変形している。そ
の結果、基板1上に塗布されているシリコン接着剤3と
シリコン樹脂5とにより、基板1と保護ケース4との間
を隙間なく埋めている。
【0021】次に、上記した封止構造の作成方法につい
て説明する。配線2と電気的に接続されたパワー半導体
素子10が搭載された基板1上に、パワー半導体素子1
0を囲むようにシリコン接着剤3を塗布する。保護ケー
ス4には予め、シリコン樹脂5を塗布し、凝固させてお
く。なお、シリコン樹脂5はあまり厚いと面内方向に力
が加わって変形してしまい、保護ケース4を基板1に確
実に固着できなくなる。逆に薄いと、シリコン樹脂5が
配線2による段差に十分に追従変形できず、基板1と保
護ケース4との間の隙間を埋めることができない。従っ
て、シリコン樹脂5の厚みとしては、配線2の厚み以上
で、配線2の厚みに1mmを加えた厚み以下が好まし
い。そして、保護ケース4をシリコン接着剤3上に載置
したときに、図示しない治具を用いて保護ケース4と基
板1をクランプする。このとき、シリコン樹脂5の配線
2への接合部分に圧力が加わり、シリコン樹脂5が配線
2の段差形状に追従して変形する。その結果、保護ケー
ス4と基板1との間は隙間なく取付固定される。そし
て、図2に示すように保護ケース4内にパワー半導体素
子10を外界から保護するためにシリコンゲル等の封止
剤9が注入される。
【0022】上記したように、保護ケース4と基板1と
の間には隙間が生じていないので、封止剤9が漏れ出る
ことはなく、気密性が保たれる。また、シリコン接着剤
3も適量を塗布するだけでよいので、余分なシリコン接
着剤3がはみ出し、パワー半導体素子10に付着し、パ
ワー半導体素子10の信頼性を低下させる恐れもなく、
またランド6の上面に載りリード線との半田付けが困難
になってしまう恐れもない。
【0023】なお、本発明は前記実施例に限定されるも
のでなく、本発明の趣旨を逸脱しない範囲において、例
えば次のように変更してもよい。 (1) 上記実施例では保護ケース4に塗布するシリコ
ン樹脂5は、全周にわたって均一に塗布されているが、
予め、基板1上の配線2の段差形状に合わせて、シリコ
ン樹脂5を形成しておいてもよい。
【0024】例えば、図4に示すような型11を用いて
シリコン樹脂5を形成する。ここで、型11にはシリコ
ン樹脂5を流し込む溝12が設けられ、溝12内には、
基板1上の配線2と同形状、あるいは、少し大きめの、
矩形突状部13が形成されている。そして、シリコン樹
脂5を型11の溝12に流し込み、その上から保護ケー
ス4を載置する。シリコン樹脂5を凝固させた後、型1
1より保護ケース4を外すと、基板1上の配線2に接合
する部分が凹状であるシリコン樹脂5が形成される。以
後は上記実施例と同様に、シリコン接着剤3を塗布した
基板1上に取付固定する。本実施例では、シリコン樹脂
5の基板1の配線2に接合する部分に無理な圧力をかけ
なくとも、シリコン樹脂5は配線段差に追従するので、
さらに基板1と保護ケース4との接着性が上がり、気密
性が保たれる。
【0025】(2) 上記実施例では、シリコン樹脂5
を保護ケース4下面全周に設けていたが、図1に示すよ
うに実際には、配線2に接続し、外端に形成されるラン
ド6は、基板1外端の一組の対辺に設けられているのみ
なので、シリコン樹脂5も対応する保護ケース4の一組
の対辺にのみ設けてもよい。
【0026】すなわち、配線2上に接着する保護ケース
4の一組の対辺を、シリコン樹脂5を塗布する分だけ切
削し、そこにシリコン樹脂5を設けた状態で下面全周を
面一とし、基板1へ接着する。このとき、配線2と接合
しない方の一組の対辺はシリコン接着剤3のみにより接
着され、配線2と接合する方の一組の対辺は上記実施例
と同様にシリコン樹脂5により配線2の段差が吸収さ
れ、隙間なく接着される。したがって、本実施例では、
使用するシリコン樹脂5が少量で済み、コスト減が望ま
れる。
【0027】(3) 上記実施例では保護ケース4側に
シリコン樹脂5を設けた後、接着を行っていたが、シリ
コン樹脂5を予め、基板1側に設け、その上にシリコン
接着剤3を塗布し、保護ケース4との接着を行っても良
い。
【0028】(4) 上記実施例では吸収部材としてシ
リコン樹脂5を用いたが、弾力性に富み、絶縁性があれ
ば良いので、例えば、シリコン接着剤、軟質のエポキシ
樹脂、フッ素樹脂等であってもよい。特に、シリコン接
着剤であれば保護ケース4と基板1を接着する際に、接
合する部分が互いに同じ材料であるので、接着性が良く
なり、さらに気密性が良くなる。
【0029】(5) 上記実施例では保護ケース4の材
質にエポキシ樹脂を用いた場合であるが、他にも、PP
S樹脂,PBT樹脂等の場合に適用してもよい。 (6) 上記実施例では基板1に保護ケース4を設け、
シリコンゲル等の樹脂で封止をする封止構造を想定して
いるが、封止ケースとしてキャップを設ける気密封止形
のパッケージに適用してもよい。
【0030】
【発明の効果】以上詳述したように本発明によれば、封
止ケースと配線基板との間を隙間なく取付固定すること
ができ、気密性、信頼性を高めることができる優れた効
果がある。
【図面の簡単な説明】
【図1】本実施例の半導体素子の封止方法を示す図であ
る。
【図2】本実施例の半導体素子の封止構造を示す図であ
る。
【図3】保護ケースと基板との接合面の拡大断面図であ
る。
【図4】吸収部材形成方法を示す図である。
【図5】従来の半導体素子の封止方法を示す図である。
【図6】従来の半導体素子の封止構造を示す図である。
【図7】保護ケースと基板との接合面の拡大断面図であ
る。
【符号の説明】
1…基板、2…配線、3…シリコン接着剤、4…保護ケ
ース、5…シリコン樹脂、6…ランド、7…隙間、8…
半導体素子、9…封止剤、10…SIT等のパワー半導
体素子、11…型、12…溝、13…矩形突状部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された配線と電気的に接続
    された半導体素子を保護するため、該半導体素子を囲む
    封止ケースにより封止する半導体素子の封止構造におい
    て、 前記基板と前記封止ケースとの接合部に接着剤層と配線
    段差を吸収する吸収部材とを設けた半導体素子の封止構
    造。
  2. 【請求項2】 吸収部材は予め配線の形状に合わせて形
    成されている請求項1記載の半導体素子の封止構造。
  3. 【請求項3】 吸収部材の厚みは、配線の厚み以上であ
    って、その配線の厚みに1mmを加えた厚みの間である
    請求項1又は2記載の半導体素子の封止構造。
  4. 【請求項4】 吸収部材は基板と封止ケースとの接合部
    のうち配線段差の存在する部分にのみ設けられた請求項
    1ないし3いずれか一つ記載の半導体素子の封止構造。
JP22358493A 1993-09-08 1993-09-08 半導体素子の封止構造 Pending JPH0778909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22358493A JPH0778909A (ja) 1993-09-08 1993-09-08 半導体素子の封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22358493A JPH0778909A (ja) 1993-09-08 1993-09-08 半導体素子の封止構造

Publications (1)

Publication Number Publication Date
JPH0778909A true JPH0778909A (ja) 1995-03-20

Family

ID=16800461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22358493A Pending JPH0778909A (ja) 1993-09-08 1993-09-08 半導体素子の封止構造

Country Status (1)

Country Link
JP (1) JPH0778909A (ja)

Similar Documents

Publication Publication Date Title
US5893726A (en) Semiconductor package with pre-fabricated cover and method of fabrication
EP0645812B1 (en) Resin-sealed semiconductor device
JPH0653358A (ja) 絶縁半導体パッケージ
JPH0258357A (ja) ピングリッドアレイ型半導体装置
JPS6148945A (ja) ハイプリツドicモジユ−ル
JPS6077446A (ja) 封止半導体装置
JPH0778909A (ja) 半導体素子の封止構造
JPH02125454A (ja) 樹脂封止型半導体装置
JP2003086925A (ja) 防湿構造付プリント基板、及びその製造方法
JPS6080258A (ja) 樹脂封止型半導体装置の製造方法
JP4547140B2 (ja) 電子部品の封止方法および電子部品の樹脂封止構造
JPH06334070A (ja) 混成集積回路装置
JPH03283552A (ja) 混成集積回路基板
JPS5891662A (ja) 半導体装置の製造方法
JPS61260657A (ja) 半導体装置
JP2701749B2 (ja) 液晶表示装置の製造方法
JPH077107A (ja) 半導体装置
JP2637073B2 (ja) 整流装置
JPH0231436A (ja) 半導体装置
JPS61258457A (ja) 樹脂封止型半導体装置
JPH07302863A (ja) 樹脂封止半導体装置及びその製造方法
JPH07193181A (ja) 半導体パッケージの製造方法
JPH10173099A (ja) 樹脂封止型半導体装置
JPH06188281A (ja) 半導体パッケージの製造方法
JPH0669381A (ja) 半導体集積回路装置