CN107078130A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN107078130A
CN107078130A CN201580053118.3A CN201580053118A CN107078130A CN 107078130 A CN107078130 A CN 107078130A CN 201580053118 A CN201580053118 A CN 201580053118A CN 107078130 A CN107078130 A CN 107078130A
Authority
CN
China
Prior art keywords
terminal
housing
outside terminal
vertical plate
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580053118.3A
Other languages
English (en)
Other versions
CN107078130B (zh
Inventor
高村明男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Publication of CN107078130A publication Critical patent/CN107078130A/zh
Application granted granted Critical
Publication of CN107078130B publication Critical patent/CN107078130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

提供一种容易进行焊接的目视并且能够在外部端子被安装于壳体的状态下进行回流焊工序的半导体模块。半导体模块具备：矩形状的底板；基板，在该底板上形成有包含半导体芯片等的电路；长方体形状的树脂制的壳体，被安装于前述底板，在内部收纳有前述基板；以及多个外部端子，使上端在前述壳体的上表面露出，下端被固定于前述基板。设置有沿着长尺寸方向将前述壳体的前表面和背面从上边切下后的第一壳体开口部和第二壳体开口部，在前述第一壳体开口部与第二壳体开口部之间的前述壳体上表面具备沿着长尺寸方向使前述多个外部端子的上端露出来保持的外部端子保持部。从前述第一壳体开口部和第二壳体开口部向前述基板上表面注入密封材料来密封半导体模块。

Description

半导体模块
技术领域
本发明涉及将装载有晶闸管、晶体管等功率用半导体芯片的基板收纳于树脂性的壳体内并且通过凝胶剂或环氧树脂密封壳体内的半导体模块。
背景技术
将装载有功率用半导体芯片的基板收纳于树脂性的壳体内并且通过凝胶剂或环氧树脂密封壳体内的半导体模块的制造工序包含以下工序。
即，包含：在底板上载置的基板上安装半导体芯片等并且在回流焊中进行焊接的工序、将位置对准后的壳体和底板粘接固定的工序、在壳体内注入硅凝胶或环氧树脂并使其热硬化的工序、以及在壳体插入并折弯外部端子的工序等。然后，在各工序结束后进行利用目视的检查。
作为壳体的形状，提出了各种形状。例如，在专利文献1中，提出了通过上部整体进行开口的壳体主体、以及覆盖该壳体主体的上部开口部的安装有外部端子的盖构成的形状。在具备该壳体构造的模块制造方法中，在基板上将壳体主体和盖组合在固定位置的状态下，通过回流焊工序焊接内部的电路，同时将壳体主体和盖粘接。此外，在专利文献2中提出了通过上表面进行开口的壳体主体、以及覆盖该壳体主体的开口部且形成有插入从基板向上方延伸的外部端子的孔部的盖构成的形状。在具备该壳体构造的模块制造方法中，在通过夹具固定壳体主体或外部端子的状态下，通过回流焊工序焊接内部的电路，接着，在壳体主体内注入硅凝胶或环氧树脂并使其热硬化，之后，在盖的孔部插入外部端子来固定盖，最后对外部端子进行折弯加工。
现有技术文献
专利文献
专利文献1：日本特开平5-160339号公报；
专利文献2：日本特开平3-178156号公报。
发明内容
发明要解决的课题
可是，在上述专利文献1所示的半导体模块中，在基板上将壳体主体和盖组合在固定位置的状态下进行回流焊，因此，不能在回流焊工序后从外部目视壳体内部。因此，回流焊工序后的焊接目视检查几乎是不可能的。
此外，在上述专利文献2所示的半导体模块中，壳体主体上部开口，因此，容易进行回流焊工序后的焊接目视检查，但是，需要使用夹具固定外部端子来进行焊接，作业性不好。此外，为了在将外部端子固定于基板的状态下盖上盖，要求外部端子的安装位置的高的精度。即，当在回流焊工序时外部端子的位置稍微错开什么的时，存在如下情况：产生外部端子不能插入到盖的孔部中的情况或者在对外部端子进行折弯加工时在其端子与电路的连接部产生较大的应力而剥离或引起接触不良。
此外，在上述专利文献1所示的半导体模块中，为了在基板上将壳体主体和安装有外部端子的盖组合在固定位置的状态下进行回流焊，要求基板和壳体主体和外部端子的各部件的安装精度高。如果，当这些安装精度差时，存在如下情况：在回流焊时外部端子的焊接部不能完全地焊接于基板或者使用焊接部过度地按压基板而在电路中产生破裂。
此外，在上述专利文献2所示的半导体模块中，为了在将外部端子固定于基板的状态下盖上盖，要求外部端子的安装位置的高的精度。即，当在回流焊工序时外部端子的位置稍微错开什么的时，存在如下情况：产生外部端子不能插入到盖的孔部中的情况或者在对外部端子进行折弯加工时在其端子与电路的连接部产生较大的应力而剥离或引起接触不良。
此外，在上述专利文献1所示的半导体模块中，在基板上将壳体主体和安装有外部端子的盖组合在固定位置的状态下进行回流焊，因此，难以或者不能通过硅凝胶或环氧树脂在基板上进行密封。因此，存在产生绝缘特性的随时间的劣化的问题。
此外，在上述专利文献2所示的半导体模块中，能够在回流焊后通过硅凝胶或环氧树脂在基板上进行密封，但是，不是避免将在模块使用时对密封材料施加的热压力成为原因的、密封材料自身的膨胀的构造。因此，在密封材料自身重复膨胀和收缩的过程中，存在密封材料与基板的界面剥离或者在密封材料上的环氧树脂产生破裂的可能性。
本发明的目的在于提供一种容易进行焊接的目视并且能够在外部端子被安装于壳体的状态下进行回流焊工序的半导体模块。
本发明的进一步的目的在于提供一种外部端子的焊接时的安装精度高的半导体模块。
本发明的进一步的目的在于提供一种即使在基板上进行密封的密封材料重复由热压力造成的膨胀或收缩也能够吸收其物理上的变化的半导体模块。此外，在于提供一种对在回流焊后的洗净时残存的洗净剂成为原因而能够产生的密封材料的硬化阻碍进行防止的半导体模块。
用于解决课题的方案
本发明的半导体模块具备：矩形状的底板；陶瓷基板等基板，在该底板上形成有包含使半导体芯片驱动的端子例如栅极端子和半导体芯片的电路；长方体形状的树脂制的壳体，被安装于前述底板，在内部收纳有前述基板；以及多个外部端子，使上端在前述壳体的上表面露出，下端被固定于前述基板。
前述半导体芯片例如为功率控制用的晶闸管、二极管、晶体管的芯片。
前述壳体由PPS（聚苯硫醚）等树脂材料形成。
前述壳体还具备：第一壳体开口部，沿着长尺寸方向将前述壳体的前表面从上边切下而成；第二壳体开口部，沿着长尺寸方向将前述壳体的背面从上边切下而成；以及外部端子保持部，被设置在前述第一壳体开口部与前述第二壳体开口部之间的前述壳体的上表面，沿着长尺寸方向将前述多个外部端子以使其上端露出的方式保持。
在将前述壳体安装于前述底板之前，使前述多个外部端子保持在前述外部端子保持部中。由此，在将壳体安装于底板时，能够同时将外部端子安装于底板上的基板。此外，存在前述第一壳体开口部和第二壳体开口部，因此，在回流焊工序后，能够容易地从这些壳体开口部目视处于壳体内部的基板上的焊接状态。前述第一壳体开口部被配置于壳体的前表面，前述第二壳体开口部被配置于壳体的背面，因此，在进行目视检查时，充分的光从壳体的前表面和背面进入到壳体内的基板上。因此，能够容易地进行焊接状态的目视检查。
此外，将前述壳体分为配置有基板的中央室、应力吸收室、以及引绕对半导体芯片进行驱动的驱动端子的驱动端子室这3个室，所述基板装载有作为模块的性能所涉及的重要部件的半导体芯片等。将前述壳体划分为各个室，因此，即使万一垃圾等进入到应力吸收室或驱动端子室中，也能够防止向中央室的影响。此外，在该中央室形成前述第一壳体开口部、前述第二壳体开口部和前述外部端子保持部，由此，在制造工序之中仅在需要目视检查的部分从外部对壳体内部进行开口，因此，能够在以壳体覆盖不需要目视检查的应力吸收室和驱动端子室的状态下进行制造。
此外，从前述壳体开口部向前述基板上表面分别注入密封材料例如硅凝胶等凝胶和树脂，但是，由于注入用的面积大，所以每一个的注入是容易的。像这样，通过使用密封材料来在基板上进行密封，从而使底板和基板不向外部露出，能够保持品质。再有，关于密封材料，能够使用凝胶和树脂的任一个或分别双方。
在本发明的优选的实施方式中，还具备盖体。
前述盖体具备形成有在上表面露出前述多个外部端子的端子引出部的上表面，以及从该上表面朝向下方在前表面和背面覆盖前述壳体开口部的遮盖物。
使用该盖体覆盖前述壳体开口部，因此，强化前述外部端子保持部，能够防止垃圾或灰尘等从壳体开口部侵入到内部。即使在使用密封材料来在基板上进行密封的情况下，也能够通过使用该盖体覆盖壳体开口而提高外部端子保持部进而半导体模块的强度。
前述盖体在前述遮盖物的下部具备到达前述密封材料的脚部。通过具备这样的脚部，从而能够在将密封材料硬化的工序中将脚部固定来将盖体固定于壳体。
在本发明的又一实施方式中，前述外部端子具备在前述上端与前述下端之间设置的第一垂直片，前述外部端子保持部具备第一垂直片保持部，前述第一垂直片保持部以限制向水平方向的移动的方式在垂直方向上滑动引导前述外部端子的前述第一垂直片，在前述壳体被安装于前述底板之前的状态下，前述外部端子经由前述外部端子保持部能够在垂直方向上移动并且在水平方向上被限制移动。
通过以上的结构，外部端子在焊接工序之前被保持在外部端子保持部中。此时，外部端子经由外部端子保持部能够在垂直方向上移动并且在水平方向上被限制移动。因此，在焊接前，外部端子的下端的焊接部经由焊锡浆抵接于基板的电路上，外部端子为向上方浮动焊锡浆的厚度的状态。此时，向外部端子的上下方向完全不施加外力。此外，在水平方向上被限制移动以使外部端子的位置不会偏离。接着，当进入到焊接的工序时（回流焊），上述焊锡浆熔化，由此，外部端子由于自重而下降，下端的焊接部被焊接在电路上。
像这样，使外部端子在上下方向上为自由的状态，利用由于自重造成的下降来进行焊接，因此，在焊接时不对外部端子施加不需要的外力。此外，外部端子能够在焊接前进行折弯，因此，不会在焊接时在外部端子产生内部应力，折弯加工自身也由于能够在外部端子单独地进行所以是容易的。利用外部端子的自由落下来进行焊接，由此，使外部端子的下端的焊接部与基板上的电路的焊接可靠，没有在下端与电路（半导体芯片等）的连接部产生较大的应力而破损或引起接触不良的情况。
在本发明的优选的实施方式中，前述外部端子具有与前述第一垂直片连续地形成的、比前述垂直片的宽度窄的宽度的窄宽度部，前述第一垂直片保持部具有在贯通孔的一个表面进行开口而形成的插入口、以及在前述插入口的左右两个侧部形成的多个第一引导槽，前述多个第一引导槽间的宽度具备前述外部端子的前述第一垂直片能够滑动引导的宽度，前述插入口的宽度具备比前述第一垂直片的宽度窄的前述窄宽度部以上的宽度。
在安装外部端子时，一边使前述第一垂直片引导到第一引导槽中一边向下方移动。此时，窄宽度部比插入口的宽度窄，因此，即使从垂直片折弯窄宽度部，外部端子整体也能够向下方移动。因此，能够预先折弯加工外部端子。
在本发明的进而优选的实施方式中，前述外部端子在使前述第一垂直片折弯后的水平片中具备矩形孔，前述外部端子保持部在前述壳体内部具备矩形突起，在将前述外部端子的前述第一垂直片插入到前述垂直片引导部中时，前述矩形突起与前述矩形孔卡合，由此，将前述外部端子保持在前述外部端子保持部中。
如以上的结构那样，将外部端子的矩形孔与壳体内部的矩形突起吻合，由此，外部端子的向壳体的固定可靠。
在本发明的又一实施方式中，前述壳体具备：在前述壳体内在上下方向上形成的第一间隔壁；以及被前述第一间隔壁间隔开的中央室和应力吸收室，在前述中央室配置有前述基板，前述应力吸收室具备由前述密封材料的热应力造成的体积膨胀的量以上的大小的空间部、以及设置在上方的与外部连通的小孔。
设置前述应力吸收室的理由如以下那样。
密封材料例如硅凝胶等凝胶在通常使用时由于从半导体芯片或基板受到的热压力而重复膨胀和收缩，因此，需要预先设置对其体积变化进行吸收的空间部。前述应力吸收室发挥该功能。
此外，前述应力吸收室具备与外部连通的小孔的理由如以下那样。
上述小孔将在密封材料的热硬化时产生的气体向外部完全排出。由于没有气体的残存，所以，没有应力吸收室内壁面的随时间的特性劣化。此外，在回流焊后的洗净时洗净液能够在该小孔中流通，因此，在洗净时的壳体内的循环变好，在应力吸收室内不残存洗净液。因此，能够防止洗净液残存而密封材料难以热硬化的硬化阻碍现象。进而，由于在洗净时的壳体内的循环变好，所以提高基板的洗净性。
发明效果
在本发明中，在将壳体粘接于底板之前使外部端子保持于外部端子保持部，由此，在将壳体安装于底板时，能够同时将外部端子安装于底板上的基板。此外，存在第一壳体开口部和第二壳体开口部，因此，在回流焊工序后，能够容易地从这些壳体开口部目视处于壳体内部的基板上的焊接状态。这些壳体开口部处于前表面和背面，因此，在进行目视检查时，充分的光从前表面和背面进入到基板上。因此，能够在壳体内部充分地取入光，能够进行焊接状态的目视检查。
此外，从前述这些壳体外口部向基板上表面注入作为密封材料的例如硅凝胶等凝胶和树脂的一个或双方，但是，由于注入用的面积大，所以每一个的注入是容易的，作业性极好。
此外，在本发明中，能够利用由于自重造成的下降来进行焊接，因此，在外部端子不会产生内部应力。此外，外部端子的下端的焊接部与基板上的电路的焊接可靠，不会在下部与电路的连接部产生较大的应力而剥离或引起接触不良。
此外，在本发明中，设置有具有由密封材料的热应力造成的体积膨胀的量以上的大小的空间部的应力吸收室，因此，由密封材料的热压力造成的体积变化被应力吸收室吸收。此外，在应力吸收室的上方形成有与外部连通的小孔，因此，在密封材料的硬化时发生的气体被完全排出到外部。由此，处于前述中央室的基板与前述密封材料的界面维持物理上稳定的状态，没有由于残存气体造成的应力吸收室的壁面的物理上的变化的坏影响。此外，将在回流焊后的洗净时使用的洗净液从小孔向外部排出，因此，能够防止将残存洗净液作为原因而产生密封材料的硬化阻碍。
附图说明
图1是本发明的实施方式的半导体模块的立体图。
图2是半导体模块的分解立体图。
图3是示出在壳体安装外部端子时的情况的立体图。
图4是回流焊（solder reflow）工序前的半导体模块的剖面图。
图5是回流焊工序后的半导体模块的剖面图。
图6是安装有外部端子的壳体的立体图。
图7是示意性地示出硅凝胶（silicone gel）10的注入量和环氧树脂11的注入量。
具体实施方式
图1是本发明的实施方式的半导体模块的立体图，图2是其分解立体图，图3是示出在壳体安装外部端子时的情况的立体图，图4示出回流焊工序前的半导体模块的剖面图。图5示出回流焊工序后的半导体模块的剖面图。图6示出安装有外部端子的壳体的立体图。图7是示意性地示出硅凝胶10的注入量和环氧树脂11的注入量的图。
在图1中，半导体模块1作为整体而处于长方体形状，在上部露出作为3个外部端子的上端的端子部30a~30c。该模块1具备：位于其下部的金属制的底板2（参照图2）、覆盖包含该底板2的模块内部的整体的由上表面、前表面、背面、左侧面和右侧面构成的壳体4、以及从上部盖到壳体4上的盖体5。
如图4所示，在本例子中，半导体模块1被间隔为中央室9a、应力吸收室9b、以及栅极端子室9c这3个室。
在中央室9a配置有作为驱动端子的栅极端子、半导体芯片和电路图案等。它们为作为制品的品质所涉及的重要部件。在中央室9a的左侧配置有应力吸收室9b。在中央室9a的右侧配置有引绕栅极端子7的栅极端子室9c。
盖体5覆盖中央室9a。在中央室9a与应力吸收室9b之间设置有间隔壁15a。在该间隔壁15a的下部设置有硅凝胶流入孔12a。在中央室9a与栅极端子室9c之间设置有间隔壁15b。在该间隔壁15b的下部设置有布线有栅极端子7的栅极端子孔12b。关于这些硅凝胶流入孔12a和栅极端子孔12b的细节，在后面进行叙述。
盖体5如在后述的制造工序中详细叙述那样，具备在使环氧树脂硬化的工序中被粘接的脚部50。
壳体4和盖体5由热塑性且对环境温和且能够高温硬化且具有高的导热性的PPS（聚苯硫醚）等树脂材料形成。
在图2中，在金属制的底板2上，铜电路图案被形成于与底板电绝缘用的陶瓷基板6。陶瓷基板6非常薄，因此，陶瓷基板6的热容易经由底板2被扩散。在陶瓷基板6安装有包含功率控制用的半导体芯片的电路元件、电路图案和内部端子60等。半导体芯片例如为功率控制用的晶闸管（thyristor）、二极管、晶体管的芯片。
在陶瓷基板6焊接有作为被保持在壳体4中的3个外部端子3a~3c的各下端部的焊接部32a~32c。各外部端子3a~3c的上端部被折弯而形成端子部30a~30c。
关于左右的外部端子3a、3c和中央的外部端子3b，向壳体4的安装方法不同，因此，那些端子有不同的形状。
外部端子3a、3c具备：垂直片31a、31c、使这些垂直片31b的上方朝水平折弯后的端子部30a、33c、在这些垂直片31a、31c的中央的下方向水平折弯后的水平片33a、33c、使这些水平片33a、33c向下方折弯后的下部垂直片34a、34c、以及使这些下部垂直片34a、34c的最下端折弯后的用于焊接的焊接部32a、32c。此外，在水平片33a、33c的中央部具备矩形的嵌合孔36a、36c。水平片33a、33c的至少下表面以在将焊接部32a、32c焊接于陶瓷基板6时为壳体开口下边部40L（参照图4、图5）的高度以下的方式形成。
中央的外部端子3b具备：垂直片31b、使该垂直片31b的上方朝水平折弯后的端子部30b、在该垂直片31b的中央的下方向水平折弯后的水平片33b、使该水平片33b向下方折弯后的下部垂直片34b、以及使该下部垂直片34b的最下端折弯后的用于焊接的焊接部32b。此外，具备使前述端子部30b的背面侧向下方折弯而与垂直片31b相对的第二垂直片36。
在将前述垂直片31b暂时向前表面侧折弯之后将其向下方折弯来形成前述下部垂直片34b。因此，下部垂直片34b的表面与垂直片31b的表面相比被配置在前表面侧。此外，在垂直片31b与水平片33b之间的垂直片31b的下端形成有宽度比垂直片31b窄的窄宽度部35（参照图3）。
如图4所示，壳体4具有左右的第一和第二间隔壁15a、15b，通过这些间隔壁15a、15b将壳体4间隔为中央室9a、应力吸收室9b、栅极端子室（驱动端子室）9c。在第一间隔壁15a的下部形成有硅凝胶流入孔12a，中央室9a与应力吸收室9b通过该硅凝胶流入孔12a连通。在第二间隔壁15b的下部形成有用于将栅极端子7从中央室9a向栅极端子室9c引绕的栅极端子孔12b，中央室9a与栅极端子室9c通过该栅极端子孔12b连通。关于栅极端子孔12b，从侧面来看呈梳齿状地由多个突出部构成，以使能够使多个栅极端子7分别分离地引绕。关于硅凝胶流入孔12a和栅极端子孔12b的高度，在后面进行叙述。
在壳体4的一个端部、在本例子中为左侧部具备应力吸收室9b。在应力吸收室9b的上表面或侧面或者从上表面到侧面形成有小孔90、91。此外，在壳体4的另一个端部、在本例子中为右侧部具备栅极端子室9c（驱动端子室）。在栅极端子室9c的上表面形成有栅极开口41。从中央室9a通过栅极端子孔12b引绕的栅极端子7从该栅极开口41向外部露出。中央室9a被形成在应力吸收室9b与栅极端子室9c之间，被第一和第二间隔壁15a、15b和壳体4的前表面、背面、上表面包围。
壳体4具备：沿着其长尺寸方向将前述壳体4的前表面从上边切下后的第一壳体开口部40a、以及沿着长尺寸方向将前述壳体4的表面从上边切下后的第二壳体开口部40b（参照图2、图6）。这些第一壳体开口部40a、第二壳体开口部40b在长尺寸方向上被设定为间隔壁15a与15b间的长度。此外，在上下方向上设定为壳体4的上表面到壳体开口下边部40L的高度。
上述外部端子保持部42位于第一壳体开口部40a与第二壳体开口部40b间。
因此，当从上来看壳体4时，如以下那样。
在左右存在应力吸收室9b和栅极端子室9c，在被它们夹着的中间存在中央室9a。在中央室9a之上在其前表面侧和背面侧存在第一壳体开口部40a和第二壳体开口部40b，在第一壳体开口部40a与第二壳体开口部40b之间存在I字状的外部端子保持部42。从第一壳体开口部40a和第二壳体开口部40b能够看见壳体开口下边部40L。此外，当从前表面侧来看壳体4时，在被应力吸收室9b与栅极端子室9c的前表面夹着的位置有中央室9a的前表面。关于中央室9a，从第一壳体开口部40a和第二壳体开口部40b能看见内部。
外部端子保持部42在上表面设置有端子面48a~48c。在该端子面48a~48c配置有外部端子的端子部30a~30c。在端子面48a与48b之间以及端子面48b与48c之间形成有用于使直线距离变长且谋求绝缘的凹状的凹处。在这些凹处形成有小孔47（参照图4、图5）。在端子面48a与第一间隔壁15a（应力吸收室9a）之间的上表面也形成有小孔92（参照图4、图5）。在左右的端子面48a~48c的端部形成有外部端子3a、3c的垂直片31a、31c能够在上下方向上滑动的矩形状的贯通孔44a~44c。此外，在外部端子保持部42的端子面48a、48c的相反面形成有向下方突出的矩形突起42a、42c（参照图4）。矩形突起42a、42c的下端的高度被设定为成为壳体开口下边部40L的高度以下的高度。通过这些贯通孔44a、44c和矩形突起42a、42c构成左右的垂直片保持部43a、43c。在中央的垂直片保持部43b形成有插入口45。该插入口45使矩形状的贯通孔的前表面侧开口，形成为外部端子3b的垂直片31b能够在上下方向上滑动的宽度和厚度。在该插入口45的左右端部形成有引导槽44b。
在壳体4的背面侧也同样地形成有背面被开口的垂直片保持部43b。前述引导槽44b从外部端子保持部42的上表面起被形成到壳体开口下边部40L的高度以下的高度。引导槽44b的宽度被设定为外部端子3b的垂直片31b能够在上下方向上滑动的宽度，插入口45的宽度比垂直片31b设定得窄而比窄宽度部35设定得宽。在通常使外部端子3b折弯而在垂直片31b具有水平片33b的状态下，水平片33b不能通过插入口45。因此，不能将垂直片31b插入并安装到垂直片保持部43b中。可是，在本例子中，由于在外部端子3b形成有窄宽度部35，所以，即使在折弯为最终形态的状态下，也能够将该垂直片31b安装到垂直片保持部43b中。即，当使窄宽度部35位于垂直片保持部43b上端时，从窄宽度部35起以下的部分为向插入口45的前表面侧突出的状态。在该状态下，当从插入口45的上部插入窄宽度部35时，垂直片31b被插入到引导槽44b中。此时，从窄宽度部35起以下的部分向插入口45的前表面侧突出，因此，不会阻碍垂直片31b的上下运动。此外，垂直片31b的宽度比插入口45宽，因此，垂直片31b在不从引导槽44b的前表面脱落的情况下被保持，能够使其沿着引导槽44b上下运动。
因此，能够在中央的外部端子3b中使端子部30b折弯的状态下即在使外部端子3b完成为最终形状的状态下将中央的外部端子3b安装于垂直片保持部43b来进行保持。当将垂直片31b从上方沿着引导槽44b压下时，在外端端子3b的上部附近，第二垂直片36被插入到背面侧的引导槽44b中。之后，当进一步压下垂直片31b时，端子部30b与外部端子保持部42的端子面48b抵接，不能再向下移动。像这样，在使垂直片31b保持于垂直片保持部43b的状态下，垂直片31b被限制为不能通过引导槽44b进行向前后左右的水平方向的移动。
再有，在本例子中在垂直片31b的下部形成有窄宽度部35，但是，也可以将水平片33b自身做成窄宽度部35。此外，背面侧的第二垂直片36和引导槽44b是为了利用垂直片保持部43b坚固地稳定地保持外部端子3b而设置的，但是，也能够省略它们。此外，在外部端子3b形成有水平片33b和下部垂直片34b，但是，也能够省略下部垂直片34b而将水平部33b用作窄宽度部35兼焊接部32b。
关于外部端子3a、3c，将垂直片31a、31b折弯来形成水平片33a、33c，将其向下方折弯来形成下部垂直片34a、34c，接着，将最下端折弯来形成焊接部32a、32c。
对将外部端子3a、3c安装于贯通孔44a、44c的顺序进行说明。
在使端子部30a、30c折弯之前，使为1条直线的垂直片31a、31c从贯通孔44a、44c下方贯通并推上。
接着，使外部端子3a、3c的水平片33a、33c的嵌合孔33a、33c与在端子面48a、48c的相反面被设置为向下方突出的矩形突起42a、42c嵌合（参照图4）。由此，使外部端子3a、3c保持于垂直片保持部43a、43c。
在该状态下，外部端子3a、3c通过矩形突起42a、42c和嵌合孔33a、33c被定位于垂直片保持部43a、43c，但是，并不被固定。因此，在使外部端子3a、3c保持于垂直片保持部43a、43c之后，将端子部30a、30c 折弯。
像这样，通过使嵌合孔36a、36c与矩形突起42a、42c嵌合，从而限制为不能进行外部端子3a、3c的向前后左右的水平方向的移动。在外部端子3a、3c形成有水平片33a、33c和下部垂直片34a、34c，但是，也能够使下部垂直片34a、34c兼用为焊接部32a、32c而省略水平片33a、33c。
在以上的构造中，关于外部端子3a、3c，由于嵌合孔36a、36c和矩形突起42a、42c，水平方向的移动被限制，关于外部端子3b，由于引导槽44b，水平方向的移动被限制。另一方面，这些外部端子3a~3c在未被完全固定的情况下被定位，该垂直片31a~31c沿着垂直片保持部43a~43c在上下方向上以几毫米左右自由移动。因此，当预先将安装于壳体4的外部端子3a~3c放置在底板2之上时，外部端子3a~3c的焊接部32a~32c由于抵接于底板2的陶瓷基板的弱力（weak force）而向上移动，即使在高度方向上存在若干个误差等，也能够吸收该误差。因此，能够防止外部端子3a~3c强烈地按压半导体芯片等而使其破损或者外部端子3a~3c倾斜或弯曲等问题。
图3示出了像这样将3个外部端子3a~3c安装于壳体4时的情况。
第一，关于外部端子3a、3c，如以下那样。
在将端子部30a、30c折弯之前的状态下将该外部端子3a、3c从下方向贯通孔44a、44c插入，使矩形突起42a、42c与嵌合孔36a、36c嵌合。在该状态下，外部端子3a、3c并不被完全固定。使外部端子3a、3c定位并保持于垂直片保持部43a、43c，折弯形成端子部30a、30c。在该状态下，外部端子3a、3c能够由于较少的力而在垂直方向上移动。
第二，关于外部端子3b，如以下那样。
在将端子部30b折弯的状态下，使水平片33b为前表面侧而将该垂直片31b的窄宽度部35从垂直片保持部43b的引导槽44b的上端插入。此时，外部端子3b的窄宽度部35以下的部分为从插入口45向前表面侧突出的状态，垂直片31b能够在引导槽44b中移动。当将垂直片31b从上方进一步压下时，在外部端子3b的上部附近，第二垂直片36也被插入到背面侧的引导槽44b中。进而，通过压下该垂直片31b，从而端子部30b抵接于端子面48b而停止下降。像这样，前表面侧的垂直片31b与背面侧的第二垂直片36的两侧被保持在引导槽44b中。即，外部端子3b被保持于垂直片保持部43b，由此，外部端子3b的前后左右的移动被限制。在该状态下，外部端子3b也未被完全固定，能够由于较少的力在垂直方向上移动。
在图3中，关于外部端子3a，示出了向垂直片保持部43a插入前的状态，关于外部端子3b，示出了向垂直片保持部43b插入前的状态，关于外部端子3c，示出了插入到垂直片保持部43c中而将端子部30c折弯后的状态。
在图4中示出如以上那样在壳体4安装有3个外部端子3a~3c的状态。
如图2所示那样，在半导体模块1中也能够设置覆盖壳体4的盖体5。
盖体5覆盖在壳体4的中央室9a形成的壳体开口部40。在盖体5的上表面设置有沿面部53a~53d，以便确保端子间的电爬电距离。沿面部53a~53d处于向下方突出的U字形状。沿面部53b为嵌入于外部端子保持部42的端子面48a-48b间的凹处的形状。沿面部53c为嵌入于外部端子保持部42的端子面48b-48c间的凹处的形状。左右两端的沿面部53a、53d被配置在端子面48a、48c的两个外侧。
在盖体5的上表面形成有在将盖体5盖到壳体4上时使端子部30a~30c露出的端子引出部54a~54c。此外，在盖体5的上表面刻有表示各个端子的号码，确定将盖体5盖到壳体4上的方向。因此，为了不弄错盖上盖体5的方向，在壳体的外部端子保持部42和盖体5形成互相嵌合的凹部和凸部也可。如图2所示那样，在本例子中，在外部端子保持部42的右侧的端子面48c的右侧部设置有凸部46，在盖体5的端子引出部54c的右侧的沿面部53d设置有凹部52。在对壳体4沿正确的方向盖上盖体5的情况下，盖体5的凹部52嵌入于外部端子保持部42的凸部46。与此相对地，在对壳体4沿不正确的方向盖上盖体5的情况下，盖体5的凹部52不会嵌入于外部端子保持部42的凸部46。也就是说，将盖体5沿180°相反方向配置，因此，在外部端子保持部42的凸部46上相对配置盖体5的相反方向的沿面部53a。因此，盖体5的沿面部53a与凸部46碰触，其右侧浮起。
由以上的构造防止沿错误的方向盖上盖体5的情况。
在盖体5的前表面和背面形成有长方形状的遮盖物（cover）51，在该遮盖物的四角在稍微内侧的位置朝向下方形成有脚部50，以使进入到壳体4的前表面和背面的内侧。当将盖体5盖到壳体4上时，盖体5的沿面部53a、54d被配置在外部端子保持部42的端子面48a、48c的外侧上表面。此外，沿面部52b、52c嵌入于外部端子保持部42的端子面48b-48c间的凹处。此外，从盖体5的端子引出部54a~54c引出外部端子3a~3c。其结果是，覆盖壳体开口部40来被密闭。
再有，盖体5的脚部50在将盖体5盖到壳体4上的状态下位于壳体开口下边部40L的下方。该脚部50被形成为与矩形突起42a、42c的下端的位置为相同那样的长度。
以往的半导体模块的盖体有薄的平坦的形状，用手指拿起薄的侧面来装配在壳体上。可是，难以用手指拿起盖体，此外，即使将盖体放置在壳体上，也存在盖体之后在横向上错开的情况。像这样，装配时的作业性差。
与此相对地，在本例子中，关于盖体5，由于存在覆盖壳体开口部40的遮盖物51，所以，能在具有广的面积的遮盖物51的前表面和背面从横向保持盖体5。因此，能够通过单手容易地抓住盖体5，盖到壳体4上也是容易的。此外，在使脚部50插入到壳体4的中央室9a的内侧之后将盖体5盖到壳体4上，因此，盖体5的位置对准也是容易的。在脚部50设置用于使脚部50与壳体4嵌合的爪并且在壳体4设置用于与该爪嵌合的凹部也可。此外，在壳体4设置沿着脚部的引导槽也可，以使能够将脚部引导到壳体的固定位置。只要像这样做，则盖体5与壳体4的位置对准变得更容易，作业效率提高。
如后述那样，在壳体开口部40中，在盖上盖体5之前，使作为密封材料的硅凝胶10等凝胶或环氧树脂11等树脂填充并硬化。因此，中央室9a、应力吸收室9b、栅极端子室9c被密封，半导体芯片等电路元件或电路图案不会向外部露出。因此，盖体5不会左右半导体模块的功能，未必是需要的。可是，在本例子的情况下，在使用密封材料密封的状态下，外部端子保持部42在左右和下为空洞的状态下被搭桥，因此，不为充分的强度。可是，能够通过盖体5来强化外部端子保持部42。此外，盖体5防止在密封材料上垃圾或尘土等浸入到缝隙中。
接着，对半导体模块的制造工序进行说明。
在图2中，陶瓷基板6、半导体芯片、内部端子60进行规定的位置对准而被搭载在底板2上。在陶瓷基板6、半导体芯片、内部端子60之上涂敷通过在之后的回流焊工序中熔化而提供给焊接的焊锡浆或导电性粘接剂。此时，在内部端子60的上表面也涂敷有用于将外部端子3a~3c的焊接部32a~32c焊接的焊锡浆8a~8c（参照图4）。
如参照图3来说明那样，通过上述的方法，将3个外部端子3a~3c安装于壳体4。再有，此时，3个外部端子3a~3c的每一个不被完全固定，在垂直方向上少许移动自由。即，垂直片31a~31c被垂直片保持部43a~43c限制向前后左右的运动，但是，在垂直方向上少许移动自由。
接着，在图4中，在基底2涂敷热硬化性粘接剂并盖上壳体4。在图4中省略了外部端子3b的垂直片31b的下侧。
如图4所示那样，当使焊接部32a~32c配置在焊锡浆8a~8c上来盖上壳体4时，焊接部32a~32c被焊锡浆8a~8c推上，外部端子3a~3c向上移动长度t。根据该长度t，调整外部端子3a~3c的上下方向的高度位置，吸收误差。在此，焊锡浆8a~8c的厚度为300μm~500μm左右。对焊锡浆8a~8c施加外部端子3a~3c的自重，当在底板2盖上壳体4时，通过该自重来确定外部端子3a~3c的位置。
在以往的构造中，在将外部端子3a~3c完全固定于壳体4之后在底板2盖上壳体4。可是，在该以往的构造中，如果当在外部端子3a~3c的高度存在误差时，产生问题。即，焊接部32a~32c无法到达焊锡浆8a~8c而引起连接不良。经由焊锡浆8a~8c通过外部端子3a~3c强烈地按压半导体芯片而使其破裂。此外，外部端子3a~3c自身倾斜或变形。与此相对地，在本例子中，第一，在壳体4以能上下地移动的方式安装外部端子3a~3c。第二，当在底板2盖上壳体4时，由于自重而向下方移动的外部端子3a~3c上升长度t。此时，外部端子3a~3c的焊接部32a~32c可靠地与焊锡浆8a~8c相接。即，能够自动地进行外部端子3a~3c的垂直方向的位置对准。此外，外部端子3a~3c能够防止使半导体芯片破损或者外部端子折弯等问题。
接着，使半导体模块整体移动到回流焊工序来进行焊接的处理。
在该工序中，与焊锡浆熔化来进行各要素的焊接同时地，将壳体4粘接固定于基底2。
在图4中，焊锡浆8a~8c熔化，其结果是，外部端子3a~3c由于自重而下降。将焊锡接合层的高度设为α，外部端子3a~3c下降t-α。此时，外部端子3a~3c被垂直片保持部43a~43c限制向水平方向的移动，因此，不会向水平方向错开什么的。其结果是，焊接部32a~32c被焊接在陶瓷基板6上并如图5所示那样外部端子3a~3c被固定于规定的位置。像这样，外部端子3a~3c被高精度地安装于规定的位置。再有，端子部30a~30c在焊接前预先被安装于壳体4并被折弯加工，因此，没有如以往那样通过在焊接后进行折弯而焊接部由于折弯加工时的应力而剥离或引起接触不良的问题。
如以上那样，在本实施方式的半导体模块的构造中，外部端子3a~3c被高精度地安装于底板2。
接着，通过超声波洗净机等对焊接结束后的图5的状态的半导体模块进行洗净。
如前述那样，在外部端子保持部42中，在端子面48a-48b间以及端子面48b-48c间形成有孔47，在端子面48a与应力吸收室9b之间的上表面形成有小孔92。此外，在栅极端子室9c的上表面栅极开口41进行开口。在洗净工序中，洗净液的大部分从中央室9a的壳体开口部40（第一壳体开口部40a、第二壳体开口部40b）进出，洗净液通过硅凝胶流入孔12a和栅极端子孔12b在应力吸收室9b、栅极端子室9c中也循环。此外，洗净液从孔47和小孔92或栅极开口41也进入到壳体4的内部，使洗净液对流到各个角落，流畅地循环在壳体内部的洗净液。
在本实施方式的半导体模块中，如图5所示那样，壳体4在一个侧部（图的左侧）设置有应力吸收室9b。使用基板密封用的硅凝胶，但是，应力吸收室9b如后述那样具有由该硅凝胶的热应力造成的体积膨胀的量以上的充分的大小的空间部。此外，该应力吸收室9b如前述那样在上表面具备小孔90、91（参照图2）。
在洗净工序后的干燥工序中，当使壳体4与图上下相反时，壳体4内部的洗净液从壳体开口部40和小孔92排出。栅极端子室9b的洗净液从上表面的大的栅极开口41排出，并且，也通过栅极端子孔12b从中央室9a的栅极开口部40排出。应力吸收室9b的洗净液从在上表面形成的小孔90、91排出，并且，使用硅凝胶流入孔12a通过中央室9a从壳体开口部40排出。应力吸收室9b的小孔90、91也可以形成在上表面以外的面例如侧面，也可以从上表面到侧面形成使壳体开口部40变小那样的形状的孔。当小孔90、91形成于在干燥工序中壳体4向下的位置时，能够最高效率地进行干燥。如果，当在应力吸收室9b中残存洗净液时，在之后注入的硅凝胶的硬化工序时产生不会完全地硬化的现象（硬化阻碍）。当结束洗净工序时，进入到半导体模块的目视检查和电特性检查的检查工序。
在目视检查工序中，通过作业者的目视，进行焊锡的溶合或端子位置的确认等焊接是否完善等的检查。目视通过从图6的壳体开口部40观察内部来进行。以在垂直方向上从壳体4的上边朝向下方开口到壳体开口下边部40L的高度的方式并且以在长尺寸方向上开口到第一和第二间隔壁15a-15b间的方式切下壳体4的前表面和背面来形成壳体开口部40（第一壳体开口部40a、第二壳体开口部40b）。因此，壳体开口部40在目视中处于充分的开口面积。因此，在通常姿势下能够从壳体开口部40确认内部，能够通过目视确认容易地判断焊接不良等。进而，在外部端子保持部42的上表面形成有孔47，因此，能够使在目视时外部光进入的面积变大。因此，光从壳体4的前表面和背面的两侧充分地到达内部，能够容易地检查基板上的焊接状态等。此外，能够进行焊接结束后的利用目视的检查，因此，也可以如以往那样在检查电特性之后不判断不良。也就是说，在电机检查前的早的阶段判别焊锡的熔合不良或端子位置的偏离等的不良品，能够可靠地进行不良品的除去。
当检查工序结束时，进入到基板密封工序中。
在本例子中，作为密封材料而使用硅凝胶10和环氧树脂11。硅凝胶10与环氧树脂11相比粘度较小。因此，硅凝胶10的注入时的向壳体4内的蔓延好，此外，硅凝胶10在热循环时难以与基板剥离。因此，注入硅凝胶10并将其硬化，接着，进行利用环氧树脂11的密封。在基板密封工序中，从图6的半导体模块1的壳体开口部40（第一壳体开口部40a、第二壳体开口部40b）向配置于中央室9a的陶瓷基板6上第一注入硅凝胶10，该硅凝胶10从中央室9a通过硅凝胶流入孔12a和栅极端子孔12b也流入到应力吸收室9b和栅极端子室9c中。之后，通过加热来硬化硅凝胶10。接着，如后述那样，注入环氧树脂11并通过加热来将其硬化。图7示意性地示出了硅凝胶10的注入量和环氧树脂11的注入量。
在此，在本实施方式的半导体模块中，如图7所示那样，在中央室9a与应力吸收室9b之间的第一间隔壁15a的下部设置的硅凝胶流入孔12a的高度被设定得比在陶瓷基板6上焊接的外部端子3a~3c的焊接部32a~32c的上表面的高度低。在中央室9a与栅极端子室9c之间的第二间隔壁15b的下部设置的栅极端子孔12b为将栅极端子7从中央室9a引出的孔，栅极端子孔12b的高度被设置在比硅凝胶流入孔12a高的位置，并且，被设置为与外部端子3a、3c的水平片33a、33b相同程度的高度。换言之，硅凝胶10的注入量为将在外部端子3a~3b的焊接部32a~32c的上表面之前埋没的程度的量，硅凝胶流入孔12a的高度被设定在比硅凝胶10的上表面低的位置。因此，如图7所示那样，当注入硅凝胶10时，硅凝胶流入孔12a被硅凝胶10埋没。硅凝胶10的上表面高度位于硅凝胶流入孔12a以上，并且，为外部端子3a~3b的焊接部32a~32c的上表面以上的高度。此时，栅极端子孔12b的高度处于比硅凝胶10高的位置，因此，栅极端子孔12b处于未被埋没的状态。
在硅凝胶10的注入后，通过加热，硬化硅凝胶10。在该硬化时之际产生的气体在中央部9a中从壳体开口部40、小孔92排出。该气体在栅极端子室9b中从栅极开口41排出。中央室9a和栅极端子室9b在栅极端子孔12b的硅凝胶10上连通，因此，也从壳体开口部40（第一壳体开口部40a、第二壳体开口部40b）排出。
硅凝胶流入孔12a被硅凝胶10埋没，因此，通过第一间隔板15a和硅凝胶10使中央室9a和应力吸收室9b隔绝，应力吸收室9b成为独立的室。在硅凝胶10的硬化时在应力吸收室内产生的气体从小孔90、91排出，不会残存在壳体4内。像这样，形成于应力吸收室9b的小孔90、91被用于洗净干燥工序并且也被用于密封工序。
接着，当将环氧树脂11与硅凝胶10同样地从壳体开口部40（第一壳体开口部40a、第二壳体开口部40b）向中央室9a注入适当量时，环氧树脂11在硅凝胶10上扩散，也从中央室9a通过栅极端子孔12b向栅极端子室9c流入。可是，如前述那样，由于硅凝胶流入孔12a被硅凝胶10埋没，所以，环氧树脂11不会流入到应力吸收室9b中。环氧树脂11的注入量为在本例子中环氧树脂11不会从壳体开口部40洒落的程度的、为壳体开口下边部40L以下的高度的量，在本例子中为到外部端子3a~3c的水平片33a、33c的下表面的高度。再有，环氧树脂11的注入量为埋没水平片33a、33c的高度也可。
在环氧树脂11的注入后，在其硬化之前将盖体5盖到壳体4上。
使盖体5的脚部50沿着壳体4的壳体开口部40（第一壳体开口部40a、第二壳体开口部40b）的内表面下降，凸状的遮盖物5的沿面部53b、53c向下嵌入于外部端子保持部42的端子面48a-48b、48b-48c间的凹处，使用沿面部53、53c使在外部端子保持部42的凹处形成的孔47闭塞。同时将盖体的左右两侧的沿面部53a、53d盖到外部端子保持部42的端子面48a、48c的两个外侧上，使用沿面部53a使孔92闭塞。此时，将外部端子保持部42的凸部46和遮盖物5的凹部52组合，因此，在壳体4上表面平坦地盖上盖体5。在盖上盖体5时，外部端子3a~3c的端子部30a~30c为从盖体5的端子引出部54a~54c露出的状态。
当像这样在壳体4盖上盖体5时，使用遮盖物51完全覆盖壳体开口部40，中央室9a为密闭状态。在壳体4盖上盖体5时，其脚部50的下端位于与外部端子3a、3c的水平片33a、33c相同的程度的高度。此外，如前述那样，插入到水平片33a、33c的嵌合孔36a、36c的矩形突起42a、42c的下端也处于与脚部50的下端相同程度的高度。此外，垂直片保持部43b的引导槽44b形成到壳体开口下边部40L以下的高度，其下端处于水平片33a、33c以下的高度。因此，盖体5的脚部50的下端、插入到外部端子3a、3c的嵌合孔36a、37a的状态的外部端子保持部42的矩形突起42a、42c的下端以及引导槽44b的下部为浸入到环氧树脂11中的状态。
在将盖体5（参照图2）盖在壳体4上之后通过加热来硬化环氧树脂11。通过使环氧树脂11硬化，从而密封中央室9a和栅极端子室9c。此时，注入环氧树脂11直到盖体5的下部的4角所具备的脚步50的下端，因此，通过环氧树脂11进行硬化的情况将脚部50粘接于壳体4。矩形突起42a、42c的下端也与硬化后的环氧树脂11整体化，因此，外部端子3a、3c被固定，引导槽44b的下部也与硬化后的环氧树脂11整体化，插入口45的下部被埋没，外部端子3b被固定。像这样完全固定外部端子3a~3c，因此，能够防止外部端子晃荡而焊锡剥离等问题。
再有，在栅极端子室9c中，栅极端子7的下部也被环氧树脂11加固，在第二间隔壁15b的下部，梳齿状的栅极端子孔12b与环氧树脂11整体化，因此，与栅极端子室9c被密封同时地，栅极端子7也被固定。根据本例子，在密封壳体4内部的工序中也能够进行盖体5与壳体4粘接，因此，减少工序，也能够削减粘接剂等另外部件。
像这样，半导体模块1内部的中央室9a的半导体芯片等电路主体和栅极端子被环氧树脂11埋没并加固，能够防止来自外部的干扰。此外，应力吸收室9b被硅凝胶10填充，同样地能够防止来自外部的干扰。
像这样，能够通过作为密封材料的硅凝胶10和环氧树脂11来密封应力吸收室9b、中央室9a、栅极端子室9c，并且，利用密封材料将3个室划分为分别隔离的独立的室。因此，即使垃圾或尘土从孔90、91侵入到例如应力吸收室9b中，其也不会移动到相邻的中央室9a，应力吸收室9b自身也由于使用作为密封材料的硅凝胶10将底板2的表面密封，所以不会被垃圾或尘土影响。关于栅极端子室9c也同样地，使用作为密封材料的环氧树脂将其表面密封，不会被垃圾或尘土影响，也不会对相邻的中央室9a造成坏影响。
在本例子中，将硅凝胶10和环氧树脂11用作密封材料，但是，密封材料仅为任一个也可以，也能够使用另外的密封材料。能够通过密封材料来防止由于垃圾或尘土造成的半导体模块1的电短路等故障，因此，即使没有盖体5也能够作为制品来使用。可是，在本例子的结构的情况下，在中央室9a的上表面部分以左右和下为空洞的状态露出外部端子保持部42，因此，外部端子保持部42的强度并没有那么强。因此，通过如本例子那样使用盖体5来覆盖壳体4，从而将半导体模块1的中央室9a密闭，强化外部端子保持部42的左右，由此，能够增加半导体模块1的安全性。此外，能够防止垃圾或尘土从外部侵入到半导体模块1内的环氧树脂11上。因此，能够强化树脂量少的外部端子保持部42，也能够保持外观。
再有，在图7中，当在模块使用时基板受到热压力时，在硅凝胶10中产生热膨胀应力，但是，硅凝胶10能够在应力吸收室9b内进行膨胀，因此，在基板密封部中的硅凝胶10自身或在硅凝胶10与基板的界面不产生物理上的变化。因此，不会产生凝胶进行膨胀而在壳体4中产生破裂或者硅凝胶10与基板的界面的接合状态劣化而进行隔离等现象。
在以上的工序后，结束包含最终目视、电特性检查的最终检查工序来完成图1的半导体模块。
在本实施方式中，壳体4的中央的垂直片保持部43b由使贯通孔的前表面侧开口的插入口45和将其左右残留而形成的引导槽44b构成。此外，在中央的外部端子3b形成有插入到引导槽44b中的垂直片和从插入口45突出的窄宽度部35。因此，中央的外部端子3b即使在折弯形成端子部30b之后，也能够从上方向该垂直片保持部43b插入。像这样，能够预先使端子部30b折弯，因此，作业性好。与此相对地，关于左右的外部端子3a、3c，由贯通孔44a、44c构成壳体4的左右的垂直片保持部43a、43c，因此，使垂直片31a、31c在笔直的状态下在这些贯通孔44a、44c中贯通来进行定位保持之后，需要将其折弯来形成端子部30a、30c。因此，从作业性的观点出发，关于这些垂直片保持部43a、43c，也采用与垂直片保持部43b同样的构造，关于外部端子3a、3c，也可以为与外部端子3b相同的形状。
附图标记的说明
1-半导体模块
2-底板
3（3a、3b、3c）-外部端子
4-壳体
5-盖体
6-陶瓷基板
7-栅极端子
9a-中央室
9b-应力吸收室
9c-栅极端子室
40-壳体开口部。

Claims (21)

1.一种半导体模块，其中，具备：
矩形状的底板；
基板，在该底板上形成有包含对半导体芯片进行驱动的驱动端子和所述半导体芯片的电路；
长方体形状的树脂制的壳体，被安装于所述底板，在内部收纳有所述基板；以及
多个外部端子，使上端在所述壳体的上表面露出，下端被固定于所述基板，
所述壳体具备：
第一壳体开口部，沿着长尺寸方向将所述壳体的前表面从上边切下而成；
第二壳体开口部，沿着长尺寸方向将所述壳体的背面从上边切下而成；
外部端子保持部，被设置在所述第一壳体开口部与所述第二壳体开口部之间的所述壳体的上表面，沿着长尺寸方向将所述多个外部端子以使其上端露出的方式保持；以及
密封材料，从所述第一壳体开口部或所述第二壳体开口部注入到所述基板上表面。
2.根据权利要求1所述的半导体模块，其中，所述密封材料包含凝胶和树脂的任一个或双方。
3.根据权利要求1所述的半导体模块，其中，
所述壳体具备：
具备所述基板的中央室，并且，
在位于所述中央室的右侧或左侧的一个的第一侧部具备应力吸收室，所述应力吸收室具有由所述密封材料的热应力造成的体积膨胀的量以上的大小的空间部，并且，
在位于所述中央室的右侧或左侧的另一个的第二侧部具备引绕所述驱动端子的驱动端子室。
4.根据权利要求3所述的半导体模块，其中，所述应力吸收室具备在上表面或者侧面或者从上表面到侧面形成的小孔，所述驱动端子室具备将所述驱动端子向所述壳体的外部引出的端子开口。
5.根据权利要求3所述的半导体模块，其中，所述壳体的所述中央室具备所述第一壳体开口部、所述第二壳体开口部、以及所述外部端子保持部。
6.根据权利要求1所述的半导体模块，其中，
还具备盖体，所述盖体覆盖所述壳体，
所述盖体具备：
上表面，形成有露出所述多个外部端子的端子引出部；以及
遮盖物，从所述上表面朝向下方覆盖所述第一壳体开口部和所述第二壳体开口部。
7.根据权利要求6所述的半导体模块，其中，所述盖体在所述遮盖物的下部具备到达所述密封材料的脚部。
8.根据权利要求6所述的半导体模块，其中，在所述外部端子保持部的一部分具备凹部或凸部，在所述盖体的一部分具备与所述凹部或凸部组合的凸部或者凹部。
9.根据权利要求1所述的半导体模块，其中，
所述外部端子具备在所述上端与所述下端之间设置的第一垂直片，
所述外部端子保持部具备第一垂直片保持部，所述第一垂直片保持部以限制向水平方向的移动的方式在垂直方向上滑动引导所述外部端子的所述第一垂直片，
在所述壳体被安装于所述底板之前的状态下，所述外部端子经由所述外部端子保持部能够在垂直方向上移动并且在水平方向上被限制移动。
10.根据权利要求9所述的半导体模块，其中，
所述外部端子具有与所述第一垂直片连续地形成的、比所述第一垂直片的宽度窄的宽度的窄宽度部，
所述第一垂直片保持部具有使贯通孔的一个表面开口而形成的插入口、以及在所述插入口的左右两个侧部形成的第一引导槽，
所述第一引导槽间的宽度具备所述外部端子的所述第一垂直片能够滑动引导的宽度，所述插入口的宽度具备比所述第一垂直片的宽度窄的所述窄宽度部以上的宽度。
11.根据权利要求10所述的半导体模块，其中，
所述窄宽度部被形成在所述外部端子的所述第一垂直片与所述下端之间。
12.根据权利要求10所述的半导体模块，其中，
所述外部端子保持部具有使所述外部端子的所述上端露出的端子面，
所述外部端子具有使所述第一垂直片的所述上端折弯而形成的端子部，沿着所述端子面配置该端子部。
13.根据权利要求12所述的半导体模块，其中，
所述外部端子具有第二垂直片，所述第二垂直片以与所述第一垂直片相对的方式使所述端子部向垂直方向折弯而形成，
所述外部端子保持部具备第二垂直片保持部，所述第二垂直片保持部以限制向水平方向的移动的方式在垂直方向上滑动引导所述第二垂直片，
所述第二垂直片保持部具备所述第二垂直片能够滑动引导的宽度的第二引导槽。
14.根据权利要求9所述的半导体模块，其中，
所述外部端子在使所述第一垂直片折弯后的水平片中具备矩形孔，所述外部端子保持部在所述壳体内部具备矩形突起，
在将所述外部端子的所述第一垂直片插入到所述垂直片引导部中时，所述矩形突起与所述矩形孔卡合，由此，将所述外部端子保持于所述外部端子保持部。
15.根据权利要求1所述的半导体模块，其中，
所述壳体具备：
在所述壳体内在上下方向上形成的第一间隔壁；以及
被所述第一间隔壁间隔开的中央室和应力吸收室，
在所述中央室配置有所述基板，
所述应力吸收室具备由所述密封材料的热应力造成的体积膨胀的量以上的大小的空间部、以及设置在上方的与外部连通的小孔。
16.根据权利要求15所述的半导体模块，其中，
所述壳体具备在所述第一间隔壁的下部形成的密封材料流入孔，
所述密封材料流入孔的高度比由所述密封材料形成的层的高度低。
17.根据权利要求1所述的半导体模块，其中，
在所述多个外部端子的各外部端子的所述上端形成有端子部，
所述外部端子保持部具备：配置有所述各外部端子的所述端子部的多个端子面、以及在所述多个端子面之中相邻的端子面间形成的多个区域。
18.根据权利要求15所述的半导体模块，其中，
所述壳体具备：
在所述壳体内在上下方向上形成的第二间隔壁；以及
利用所述第二间隔壁与所述中央室间隔开的驱动端子室，
所述驱动端子室具备引绕驱动端子进而使所述驱动端子向外部露出的驱动端子开口。
19.根据权利要求18所述的半导体模块，其中，
所述壳体具备在所述第二间隔壁的下部形成且引绕所述驱动端子的驱动端子孔，
所述驱动端子孔的高度比由所述密封材料形成的层高。
20.根据权利要求15所述的半导体模块，其中，具备绝缘密封层，所述绝缘密封层覆盖所述密封材料的上方。
21.根据权利要求20所述的半导体模块，其中，所述绝缘树脂层为使树脂热硬化而形成的树脂层。
CN201580053118.3A 2014-09-30 2015-09-16 半导体模块 Active CN107078130B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2014-201847 2014-09-30
JP2014201847 2014-09-30
JP2014225322 2014-11-05
JP2014-225322 2014-11-05
JP2014-231298 2014-11-14
JP2014231298 2014-11-14
JP2014231297 2014-11-14
JP2014-231297 2014-11-14
PCT/JP2015/076226 WO2016052183A1 (ja) 2014-09-30 2015-09-16 半導体モジュール

Publications (2)

Publication Number Publication Date
CN107078130A true CN107078130A (zh) 2017-08-18
CN107078130B CN107078130B (zh) 2019-07-23

Family

ID=55630225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580053118.3A Active CN107078130B (zh) 2014-09-30 2015-09-16 半导体模块

Country Status (5)

Country Link
US (1) US9922893B2 (zh)
EP (1) EP3203515B1 (zh)
JP (3) JP6193507B2 (zh)
CN (1) CN107078130B (zh)
WO (1) WO2016052183A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113711345A (zh) * 2019-04-19 2021-11-26 株式会社三社电机制作所 半导体模块用外部端子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6750741B2 (ja) * 2017-09-20 2020-09-02 三菱電機株式会社 電力半導体装置
WO2019198141A1 (ja) * 2018-04-10 2019-10-17 新電元工業株式会社 電力変換装置および電力変換装置の製造方法
JP2020005402A (ja) * 2018-06-28 2020-01-09 富士電機株式会社 電力変換装置およびパワー半導体モジュール
US10720379B2 (en) 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
JP7163819B2 (ja) * 2019-02-27 2022-11-01 株式会社豊田自動織機 半導体モジュール
JPWO2022158257A1 (zh) * 2021-01-22 2022-07-28
WO2024057752A1 (ja) * 2022-09-16 2024-03-21 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157241A (ja) * 1984-01-26 1985-08-17 Mitsubishi Electric Corp 半導体装置
EP0384482A2 (en) * 1989-02-23 1990-08-29 Mitsubishi Denki Kabushiki Kaisha Composite semiconductor device
EP0591900A2 (en) * 1992-10-05 1994-04-13 Fuji Electric Co. Ltd. Resin-sealed semiconductor device
US5410450A (en) * 1991-12-10 1995-04-25 Fuji Electric Co., Ltd. Internal wiring structure of a semiconductor device
JP2008294362A (ja) * 2007-05-28 2008-12-04 Nippon Inter Electronics Corp パワー半導体モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107144U (zh) * 1988-01-08 1989-07-19
JPH01302753A (ja) * 1988-05-30 1989-12-06 Sansha Electric Mfg Co Ltd 樹脂封止型半導体装置
JPH0357944U (zh) * 1989-10-12 1991-06-05
JPH03178156A (ja) 1989-12-06 1991-08-02 Mitsubishi Electric Corp 半導体装置
JPH04206554A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体装置
US5408128A (en) * 1993-09-15 1995-04-18 International Rectifier Corporation High power semiconductor device module with low thermal resistance and simplified manufacturing
JP5211364B2 (ja) * 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
JP5626472B2 (ja) * 2011-07-28 2014-11-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US9171768B2 (en) * 2011-09-28 2015-10-27 Fuji Electric Co., Ltd. Semiconductor device
CN104170085B (zh) 2012-03-28 2017-05-10 富士电机株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157241A (ja) * 1984-01-26 1985-08-17 Mitsubishi Electric Corp 半導体装置
EP0384482A2 (en) * 1989-02-23 1990-08-29 Mitsubishi Denki Kabushiki Kaisha Composite semiconductor device
US5410450A (en) * 1991-12-10 1995-04-25 Fuji Electric Co., Ltd. Internal wiring structure of a semiconductor device
EP0591900A2 (en) * 1992-10-05 1994-04-13 Fuji Electric Co. Ltd. Resin-sealed semiconductor device
JP2008294362A (ja) * 2007-05-28 2008-12-04 Nippon Inter Electronics Corp パワー半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113711345A (zh) * 2019-04-19 2021-11-26 株式会社三社电机制作所 半导体模块用外部端子
CN113711345B (zh) * 2019-04-19 2024-04-26 株式会社三社电机制作所 半导体模块用外部端子

Also Published As

Publication number Publication date
US20170301594A1 (en) 2017-10-19
JPWO2016052183A1 (ja) 2017-04-27
JP6193507B2 (ja) 2017-09-06
CN107078130B (zh) 2019-07-23
JP6322324B2 (ja) 2018-05-09
EP3203515B1 (en) 2022-11-09
US9922893B2 (en) 2018-03-20
JP2017195421A (ja) 2017-10-26
WO2016052183A1 (ja) 2016-04-07
JP2017195420A (ja) 2017-10-26
JP6322323B2 (ja) 2018-05-09
EP3203515A1 (en) 2017-08-09
EP3203515A4 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
CN107078130A (zh) 半导体模块
JP4598053B2 (ja) 電子回路のためのケーシングおよび該ケーシングをシールするための方法
US6853089B2 (en) Semiconductor device and method of manufacturing the same
US5471011A (en) Homogeneous thermoplastic semi-conductor chip carrier package
US7233495B2 (en) Circuit configuration member and method of fabricating the same
CN109727947B (zh) 一种引脚、引脚组合结构、封装体及其制作方法
CN1033909A (zh) 模制引线底座
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
CN104425465A (zh) 电子组件模块和制造该电子组件模块的方法
CN103650138B (zh) 半导体装置及其制造方法
CN105940489A (zh) 半导体模块
TWI539536B (zh) 晶片配置及製造晶片配置的方法
CN102881616A (zh) 半导体装置的组装治具和使用其的半导体装置的制造方法
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
JP2009026773A (ja) 充電池用保護回路モジュール
JP5359344B2 (ja) インサート樹脂成形部品の製造方法とそれに用いられる樹脂成形金型および圧力センサ
JP2006222045A (ja) イオン発生装置およびその製造方法
JP4403647B2 (ja) 記録媒体カード及びその製造方法
KR100751890B1 (ko) 모듈화 리드프레임의 제조방법
KR100356800B1 (ko) 메모리 모듈
JP2015130379A (ja) 樹脂封止製品の製造方法および樹脂封止製品
CN100521410C (zh) 一种电连接器制造方法及使用该方法制成的电连接器
JP2005322774A (ja) 半導体装置の製造方法
JPH04354362A (ja) 電気溶接に適したリード及び端子の構造
JPH09260528A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant