JP2017195421A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2017195421A
JP2017195421A JP2017150364A JP2017150364A JP2017195421A JP 2017195421 A JP2017195421 A JP 2017195421A JP 2017150364 A JP2017150364 A JP 2017150364A JP 2017150364 A JP2017150364 A JP 2017150364A JP 2017195421 A JP2017195421 A JP 2017195421A
Authority
JP
Japan
Prior art keywords
case
external terminal
vertical piece
terminal
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017150364A
Other languages
English (en)
Other versions
JP6322324B2 (ja
Inventor
高村明男
Akio Takamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Publication of JP2017195421A publication Critical patent/JP2017195421A/ja
Application granted granted Critical
Publication of JP6322324B2 publication Critical patent/JP6322324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】半田付けの目視が容易であり、且つ、ケースに外部端子が取り付けられた状態で半田リフロー工程が可能な半導体モジュールを提供する。【解決手段】 半導体モジュールは、矩形状のベース板と、このベース板上に半導体チップ等を含む回路を形成した基板と、前記ベース板に取り付けられ、前記基板を内部に収納する直方体形状の樹脂製のケースと、上端を前記ケースの上面に露出するようにして下端が前記基板に固定された複数の外部端子と、を備えている。長手方向に沿って前記ケースの前面と背面を上辺から切り抜いた第１のケース開口部と第２のケース開口部とが設けられ、前記第１のケース開口部と第２のケース開口部の間の前記ケース上面に、長手方向に沿って前記複数の外部端子の上端を露出させて保持する外部端子保持部を備えている。前記第１のケース開口部と第２のケース開口部から前記基板上面に封止材が注入されて半導体モジュールが封止される。【選択図】図５

Description

この発明は、サイリスタ、トランジスタ等の電力用半導体チップを搭載した基板を樹脂性のケース内に収納し、ケース内をゲル剤やエポキシ樹脂で封止した半導体モジュールに関する。
電力用半導体チップを搭載した基板を樹脂性のケース内に収納し、ケース内をゲル剤やエポキシ樹脂で封止した半導体モジュール、の製造工程は次の工程を含む。
すなわち、ベース上に載置した基板上に半導体チップ等を実装して半田リフローで半田付けを行う工程、位置合わせしたケースとベース板とを接着固定する工程、ケース内にシリコンゲルやエポキシ樹脂を注入して熱硬化させる工程、ケースに外部端子を挿入して折り曲げる工程等を含んでいる。そして、各工程の終了後に目視による検査が行われる。
ケースの形状としては様々なものが提案されている。例えば、特許文献１には、上部全体が開口したケース本体と、このケース本体の上部開口部を覆う外部端子が取り付けられた蓋とで構成されるものが提案されている。このケース構造を備えるモジュール製造方法では、基板上にケース本体と蓋とを定位置に組み合わせた状態で、半田リフロー工程にて内部の回路を半田付けし、同時にケース本体と蓋を接着する。また、特許文献２には、上面が開口したケース本体と、このケース本体の開口部を覆い、基板から上方に伸びている外部端子を挿入する孔部が形成された蓋とで構成されるものが提案されている。このケース構造を備えるモジュール製造方法では、ケース本体や外部端子を冶具にて固定した状態で、半田リフロー工程にて内部の回路を半田付けし、次いでケース本体内にシリコンゲルやエポキシ樹脂を注入して熱硬化させ、その後に、蓋の孔部に外部端子を挿入して蓋を固定し、最後に外部端子を折曲加工する。
特開平５−１６０３３９号公報 特開平３−１７８１５６号公報
しかし、上記特許文献１に示される半導体モジュールにおいては、基板上にケース本体と蓋とを定位置に組み合わせた状態で半田リフローを行うために、半田リフロー工程後に外部からケース内部を目視することができない。そのため、半田リフロー工程後の半田付け目視検査が殆ど不可能である。
また、上記特許文献２に示される半導体モジュールにおいては、ケース本体上部が開口しているため、半田リフロー工程後の半田付け目視検査が容易であるが、外部端子を冶具で固定して半田付けすることが必要であり作業性が良くない。また、外部端子を基板に固定した状態で蓋が被せられるため、外部端子の取り付け位置の高い精度が要求される。すなわち、半田リフロー工程時に外部端子の位置が少しずれてしまったりすると、外部端子が蓋の孔部に挿入できないことが生じたり、外部端子を折曲加工するときにその端子と回路との接続部に大きな応力が生じて剥離したり接触不良を起こしたりすることがある。
また、上記特許文献１に示される半導体モジュールにおいては、基板上にケース本体と外部端子が取り付けられた蓋とを定位置に組み合わせた状態で半田リフローを行うために、基板とケース本体と外部端子の各部品との取付け精度が高いことが要求される。もし、これらの取付け精度が悪いと、半田リフロー時に外部端子の半田付け部が基板に完全に半田付け出来なかったり、又は、半田付け部で基板を過度に押圧して回路にクラックを生じさせることがある。
また、上記特許文献２に示される半導体モジュールにおいては、外部端子を基板に固定した状態で蓋が被せられるため、外部端子の取り付け位置の高い精度が要求される。すなわち、半田リフロー工程時に外部端子の位置が少しずれてしまったりすると、外部端子が蓋の孔部に挿入できないことが生じたり、外部端子を折曲加工するときにその端子と回路との接続部に大きな応力が生じて剥離したり接触不良を起こしたりすることがある。
また、上記特許文献１に示される半導体モジュールにおいては、基板上にケース本体と外部端子が取り付けられた蓋とを定位置に組み合わせた状態で半田リフローを行うために、基板上をシリコンゲルやエポキシ樹脂で封止することが困難又は出来ない。このため、絶縁特性の経時的劣化が生じる問題がある。
また、上記特許文献２に示される半導体モジュールにおいては、半田リフロー後に基板上をシリコンゲルやエポキシ樹脂で封止出来るが、モジュール使用時に封止材に加わる熱ストレスを原因とする、封止材自身の膨張を逃す構造でない。このため、封止材自身が膨張と収縮を繰り返す過程で、封止材と基板の界面が剥離したり、封止材上のエポキシ樹脂にクラックが発生する可能性がある。
この発明の目的は、半田付けの目視が容易であり、且つ、ケースに外部端子が取り付けられた状態で半田リフロー工程が可能な半導体モジュールを提供することにある。
この発明のさらなる目的は、外部端子の半田付け時の取付け精度が高い半導体モジュールを提供することにある。
この発明のさらなる目的は、基板上を封止する封止材が熱ストレスによる膨張や収縮を繰り返しても、その物理的変化を吸収することのできる半導体モジュールを提供することにある。また、半田リフロー後の洗浄時に残存する洗浄剤が原因となって生じうる、封止材の硬化阻害を防止する半導体モジュールを提供することにある。
この発明の半導体モジュールは、
矩形状のベース板と、このベース板上に半導体チップを駆動させる端子、例えばゲート端子と半導体チップを含む回路を形成したセラミック基板等の基板と、前記ベース板に取り付けられ、前記基板を内部に収納する直方体形状の樹脂製のケースと、上端を前記ケースの上面に露出するようにして下端が前記基板に固定された複数の外部端子と、を備えている。
前記半導体チップは、例えば、電力制御用のサイリスタ、ダイオード、トランジスタのチップである。
前記ケースはＰＰＳ（ポリフェニレンサルファイド）等の樹脂材料で形成される。
前記ケースは、
長手方向に沿って前記ケースの前面を上辺から切り抜いた第１のケース開口部と、
長手方向に沿って前記ケースの背面を上辺から切り抜いた第２のケース開口部と
前記第１のケース開口部と前記第２のケース開口部の間の前記ケースの上面に設けられ、長手方向に沿って前記複数の外部端子を、その上端を露出させて保持する外部端子保持部と、をさらに備えている。
前記ケースを前記ベース板に取り付ける前に、前記複数の外部端子を前記外部端子保持部に保持させておく。これによって、ケースをベース板に取り付ける際に、同時に外部端子をベース上の基板に取り付けることができる。また、前記第１のケース開口部と第２のケース開口部があるため、半田リフロー工程後に、これらのケース開口部からケース内部にある基板上の半田付け状態を容易に目視できる。前記第１のケース開口部はケースの前面に配置され、前記第２のケース開口部はケースの背面に配置されているため、目視検査をするときには、ケースの前面と背面からケース内の基板上に十分な光が入り込む。このため、半田付け状態の目視検査が容易である。
また、前記ケースを、モジュールの性能に関わる重要部品である半導体チップ等が搭載された基板が配置される中央室と、応力吸収室と、半導体チップを駆動する駆動端子が引き回される駆動端子室の３つの部屋に分けている。前記ケースを、各々の部屋に区画するので、応力吸収室又は駆動端子室に万一ゴミなどが侵入しても、中央室への影響を防止することができる。また、前記第１のケース開口部と前記第２のケース開口部と前記外部端子保持部とをこの中央室に形成することで、製造工程の中で目視検査が必要な部分のみ、外部からケース内部を開口しているため、目視検査を必要としない応力吸収室と駆動端子室は、ケースで覆った状態で製造することができる。
また、前記ケース開口部から前記基板上面に封止材、例えばシリコンゲル等のゲルと樹脂がそれぞれ注入されるが、注入のための面積が大きいためそれぞれの注入が容易である。このように封止材で基板上を封止することにより、ベース板及び基板は外部に露出されることがなく、品質を保つことができる。なお、封止材はゲルと樹脂の何れか一方、又は夫々両方を用いることができる。
この発明の好ましい実施態様では、さらに蓋体を備えている。
前記蓋体は、上面に前記複数の外部端子が露出する端子引出部を形成した上面と、この上面から下方に向けて前面と背面に前記ケース開口部をカバーとを備える。
この蓋体で前記ケース開口部を覆うため、前記外部端子保持部を補強し、ケース開口部から内部にゴミや塵等が侵入するのを防止できる。基板上を封止材で封止した場合でも、この蓋体でケース開口を覆うことで、外部端子保持部、ひいては半導体モジュールの強度を高めることができる。
前記蓋体は、前記カバーの下部に前記封止材に届く脚部を備えることができる、このような脚部を備えることで、封止材を硬化する工程で脚部を固定して蓋体をケースに固定することができる。
この発明のさらに別の実施態様では、
前記外部端子は、前記上端と前記下端の間に設けられた第１の垂直片を備え
前記外部端子保持部は、前記外部端子の前記第１の垂直片を水平方向への移動を規制して垂直方向に摺動案内する第1の垂直片保持部を備え、
前記外部端子は、前記ケースが前記ベース板に取り付けられる前の状態で、前記外部端子保持部を介して垂直方向に移動可能で且つ水平方向に移動規制されている。
以上の構成で、外部端子は、半田付け工程の前に外部端子保持部に保持されている。このとき、外部端子は、外部端子保持部を介して垂直方向に移動可能で且つ水平方向に移動規制されている。したがって、半田付け前では、外部端子の下端の半田付け部は半田ペーストを介して基板の回路上に当接し、外部端子は半田ペーストの厚みだけ上方に浮いた状態である。このとき、外部端子の上下方向には全く外力が加わっていない。また、水平方向には外部端子の位置がずれないように移動規制される。次に、半田付けの工程に入ると（半田リフロー）、上記半田ペーストが溶けることにより、外部端子が自重で下降し、下端の半田付け部が回路上に半田付けされる。
このように、外部端子を上下方向に自由な状態にし、自重による下降を利用して半田付けを行うため、半田付け時に外部端子に不要な外力が加わらない。また、外部端子は半田付け前に折り曲げることが出来るため、半田付け時に外部端子に内部応力が生じることがなく、折り曲げ加工自体も外部端子単独で出来るため容易である。外部端子の自由落下を利用して半田付けを行うことにより、外部端子の下端の半田付け部と基板上の回路との半田付けが確実となり、下端と回路（半導体チップ等）との接続部に大きな応力が生じて破損したり接触不良を起こすことがない。
この発明の好ましい実施態様では、前記外部端子は、前記第１の垂直片に連続して形成された前記垂直片の幅より狭い幅の狭幅部を有し、
前記第1の垂直片保持部は、貫通孔の一面を開口して形成された挿入口と、前記挿入口の左右両側部に形成された複数の第1の案内溝とを有し、
前記複数の第1の案内溝間の幅は、前記外部端子の前記第１の垂直片が摺動案内可能な幅を備え、前記挿入口の幅は、前記第1の垂直片の幅より狭く前記狭幅部以上の幅を備えている。
外部端子を取り付けるとき、前記第１の垂直片を第1の案内溝に通しながら下方に移動させる。このとき、狭幅部は挿入口の幅よりも狭いため、狭幅部が垂直片から折り曲げられていても、外部端子全体が下方に移動することが出来る。したがって、外部端子は予め折り曲げ加工しておくことが可能である。
この発明のさらに好ましい実施態様では、前記外部端子は、前記第1の垂直片を折曲させた水平片に矩形孔を備え、前記外部端子保持部は、前記ケース内部に矩形突起を備え、
前記外部端子の前記第1の垂直片を前記垂直片案内部に挿入したとき、前記矩形孔に前記矩形突起が係合することで、前記外部端子を前記外部端子保持部に保持する。
以上の構成のように、外部端子の矩形孔をケース内部の矩形突起に契合することで、外部端子のケースへの固定が確実となる。
この発明のさらに別の実施態様では、
前記ケースは、
前記ケース内に上下方向に形成された第１の仕切り壁と、
前記第１の仕切り壁によって仕切られた中央室と応力吸収室とを備え、
前記中央室には、前記基板が配置され、
前記応力吸収室は、前記封止材の熱応力による体積膨張分以上の大きさの空間部と、上方に設けられた外部と連通する小孔とを備える。
前記応力吸収室を設ける理由は以下の通りである。
封止材、例えばシリコンゲル等のゲルは、通常使用時に半導体チップや基板から受ける熱ストレスで膨張と収縮を繰り返すため、その体積変化を吸収する空間部を予め設けておくことが必要である。前記応力吸収室はその機能を発揮する。
また、前記応力吸収室が外部と連通する小孔を備える理由は以下のとおりである。
上記小孔は、封止材の熱硬化時に発生するガスを外部に完全に排出する。ガスの残存がないため、応力吸収室内壁面の経時的な特性劣化がなくなる。また、半田リフロー後の洗浄時に洗浄液がこの小孔を流通することが出来るため、洗浄時のケース内での循環が良くなり、応力吸収室内に洗浄液が残存しない。このため、洗浄液が残存して封止材が熱硬化しにくくなる硬化阻害現象を防ぐことが出来る。さらに洗浄時のケース内での循環が良くなるため、基板の洗浄性が向上する。
この発明では、ケースをベース板に接着する前に外部端子を外部端子保持部に保持させておくことで、ケースをベース板に取り付ける際に、同時に外部端子をベース板上の基板に取り付けることができる。また、第１のケース開口部と第２のケース開口部があるため、半田リフロー工程後に、これらのケース開口部からケース内部にある基板上の半田付け状態を容易に目視できる。これらのケース開口部は前面と背面にあるため、目視検査をするときには、前面と背面から基板上に十分な光が入り込む。このため、ケース内部に十分に光を取り込むことができ、半田付け状態の目視検査が可能である。
また、前記これらのケース開口部から基板上面に封止材として、例えばシリコンゲル等のゲルと樹脂の一方又は両方が注入されるが、注入のための面積が大きいためそれぞれの注入が容易であり、作業性が極めてよい。
また、この発明では、自重による下降を利用して半田付けを行うことが出来るため、外部端子に内部応力が生じない。また、外部端子の下端の半田付け部と基板上の回路との半田付けが確実となり、下端と回路との接続部に大きな応力が生じて剥離したり接触不良を起こすことがない。
また、この発明では、封止材の熱応力による体積膨張分以上の大きさの空間部を有する応力吸収室を設けたため、封止材の熱ストレスによる体積変化は、応力吸収室で吸収される。また、応力吸収室の上方に外部と連通する小孔を形成したため、封止材の硬化時に発生するガスは完全に外部に排出される。これにより、前記中央室にある基板と前記封止材との界面は物理的に安定な状態を維持し、残存ガスによる応力吸収室の壁面の物理的変化の悪影響はなくなる。また、半田リフロー後の洗浄時に使用する洗浄液が小孔から外部に排出されるため、残存洗浄液を原因として封止材の硬化阻害が生じるのを防止できる。
この発明の実施形態の半導体モジュールの斜視図 半導体モジュールの分解斜視図 ケースに外部端子を取り付けるときの様子を示す斜視図 半田リフロー工程前の半導体モジュールの断面図 半田リフロー工程後の半導体モジュールの断面図 外部端子が取り付けられたケースの斜視図 シリコンゲル１０の注入量とエポキシ樹脂１１の注入量を模式的に示す図
図１は、この発明の実施形態の半導体モジュールの斜視図、図２はその分解斜視図、図３はケースに外部端子を取り付けるときの様子を示す斜視図、図４は半田リフロー工程前の半導体モジュールの断面図を示す。図５は、半田リフロー工程後の半導体モジュールの断面図を示す。図６は、外部端子が取り付けられたケースの斜視図を示す。図７は、シリコンゲル１０の注入量とエポキシ樹脂１１の注入量を模式的に示す図である。
図１において、半導体モジュール１は、全体として直方体形状にあり、上部に３つの外部端子の上端である端子部３０ａ〜３０ｃが露出している。同モジュール１は、その下部に位置する金属製のベース板２（図２参照）と、このベース板２を含むモジュール内部の全体を覆う、上面，前面，背面，左側面及び右側面からなるケース４と、上部からケース４に覆い被せられる蓋体５とを備えている。
図４に示すように、本例では半導体モジュール１は、中央室９ａと、応力吸収室９ｂと、ゲート端子室９ｃとの３つの部屋に仕切られている。
中央室９ａには、駆動端子としてのゲート端子と、半導体チップと、回路パターン等が配置されている。これらは、製品としての品質に関わる重要部品である。中央室９ａの左側には応力吸収室９ｂが配置されている。中央室９ａの右側にはゲート端子７が引き回されたゲート端子室９ｃが配置されている。
蓋体５は中央室９ａを覆う。中央室９ａと応力吸収室９ｂとの間には、仕切り壁１５ａが設けられている。この仕切り壁１５ａの下部には、シリコンゲル流入孔１２ａが設けられている。中央室９ａとゲート端子室９ｃとの間には、仕切り壁１５ｂが設けられている。この仕切り壁１５ｂの下部には、ゲート端子７が配線されるゲート端子孔１２ｂが設けられている。これらシリコンゲル流入孔１２ａとゲート端子孔１２ｂの詳細については、後述する。
蓋体５は、後述の製造工程で詳述するように、エポキシ樹脂を硬化させる工程で接着される脚部５０を備えている。
ケース４と蓋体５とは、熱可塑性で環境に優しく、高温硬化が可能で高い熱伝導性を持つＰＰＳ（ポリフェニレンサルファイド）等の樹脂材料で形成される。
図２において、金属製のベース板２上には、ベース板との電気的絶縁のためのセラミック基板６に銅回路パターンが形成されている。セラミック基板６は非常に薄く、このため、セラミック基板６の熱はベース板２を介して容易に拡散される。セラミック基板６に、電力制御用の半導体チップを含む回路素子と回路パターンと内部端子６０等を実装する。半導体チップは、例えば、電力制御用のサイリスタ、ダイオード、トランジスタのチップである。
セラミック基板６には、ケース４に保持された３つの外部端子３ａ〜３ｃの各下端部である半田付部３２ａ〜３２ｃが半田付される。各外部端子３ａ〜３ｃの上端部は折曲されて端子部３０ａ〜３０ｃを形成している。
左右の外部端子３ａ，３ｃと中央の外部端子３ｂとは、ケース４への取り付け方が異なり、そのためそれらの端子は異なる形状をしている。
外部端子３ａ，３ｃは、垂直片３１ａ，３１ｃと、これらの垂直片３１ａ，３１ｃの上方を水平に折曲させた端子部３０ａ，３０ｃと、これらの垂直片３１ａ，３１ｃの中央より下方で水平に折曲させた水平片３３ａ，３３ｃと、これらの水平片３３ａ，３３ｃを下方に折曲させた下部垂直片３４ａ，３４ｃと、これらの下部垂直片３４ａ，３４ｃの最下端を折曲させた、半田付けに用いられる半田付部３２ａ，３２ｃとを備える。また、水平片３３ａ，３３ｃの中央部には、矩形の嵌合孔３６ａ，３６ｃを備えている。水平片３３ａ，３３ｃの少なくとも下面は、セラミック基板６に半田付部３２ａ，３２ｃを半田付した際に、ケース開口下辺部４０Ｌ（図４、図５参照）の高さ以下となるように形成されている。
中央の外部端子３ｂは、垂直片３１ｂと、この垂直片３１ｂの上方を水平に折曲させた端子部３０ｂと、この垂直片３１ｂの中央より下方で水平に折曲させた水平片３３ｂと、この水平片３３ｂを下方に折曲させた下部垂直片３４ｂと、この下部垂直片３４ｂの最下端を折曲させた、半田付けに用いられる半田付部３２ｂとを備える。また、前記端子部３０ｂの背面側を下方に折曲させ、垂直片３１ｂに対向させた第２垂直片３６を備える。
前記下部垂直片３４ｂは、前記垂直片３１ｂを一旦前面側に折り曲げてから、これを下方に折り曲げて形成している。このため、下部垂直片３４ｂの面は、垂直片３１ｂの面よりも前面側に配置されている。また、垂直片３１ｂと水平片３３ｂの間の垂直片３１ｂの下端には、垂直片３１ｂよりも幅の狭い狭幅部３５（図３参照）が形成されている。
図4に示すように、ケース４は、左右の第１及び第２仕切り壁１５ａ，１５ｂを有し、これら仕切り壁１５ａ，１５ｂによって、ケース４を中央室９ａ，応力吸収室９ｂ，ゲート端子室（駆動端子室）９ｃに仕切っている。第１仕切り壁１５ａの下部には、シリコンゲル流入孔１２ａが形成され、中央室９ａと応力吸収室９ｂとはこのシリコンゲル流入孔１２ａを通じて連通している。第２仕切り壁１５ｂの下部には、中央室９ａからゲート端子室９ｃにゲート端子７を引き回すための、ゲート端子孔１２ｂが形成され、中央室９ａとゲート端子室９ｃとはこのゲート端子孔１２ｂを通じて連通している。ゲート端子孔１２ｂは、複数のゲート端子７を夫々離間させて引き回すことが出来るように、側面から見て櫛歯状に複数本の突出部からなる。シリコンゲル流入孔１２ａとゲート端子孔１２ｂの高さに付いては、後述する。
ケース４の一方の端部、本例では左側部には、応力吸収室９ｂが備えられている。応力吸収室９ｂの上面又は側面、又は上面から側面にかけて、小孔９０、９１が形成されている。また、ケース４の他方の端部、本例では右側部には、ゲート端子室９ｃ（駆動端子室）が備えられている。ゲート端子室９ｃの上面には、ゲート開口４１が形成されている。中央室９ａからゲート端子孔１２ｂを通じて引き回されたゲート端子７は、このゲート開口４１から外部に露出される。中央室９ａは、応力吸収室９ｂとゲート端子室９ｃの間に形成され、第１及び第２仕切り壁１５ａ，１５ｂと、ケース４の前面，背面，上面で囲まれている。
ケース４は、その長手方向に沿って前記ケース４の前面を上辺から切り抜いた第１のケース開口部４０ａと、長手方向に沿って前記ケース４の背面を上辺から切り抜いた第２のケース開口部４０ｂとを備えている（図２、図６参照）。これらの第１のケース開口部４０ａ、第２のケース開口部４０ｂは、長手方向には仕切り壁１５ａと１５ｂ間の長さに設定されている。また、上下方向にはケース４の上面からケース開口下辺部４０Ｌの高さに設定されている。
上記外部端子保持部４２は、第１のケース開口部４０ａと第２のケース開口部４０ｂ間に位置している。
したがって、ケース４を上から見ると以下のようになる。
左右に応力吸収室９ｂとゲート端子室９ｃがあり、それらに挟まれた中間に中央室９ａがある。中央室９ａの上には、その前面側と背面側に第１のケース開口部４０ａと第２のケース開口部４０ｂがあり、第１のケース開口部４０ａと第２のケース開口部４０ｂの間にＩ字状の外部端子保持部４２がある。第１のケース開口部４０ａと第２のケース開口部４０ｂからは、ケース開口下辺部４０Lが見える。また、ケース４を前面側から見ると、応力吸収室９ｂとゲート端子室９ｃの前面で挟まれた位置に中央室９ａの前面がある。中央室９ａは、第１のケース開口部４０ａと第２のケース開口部４０ｂから、内部が見える。
外部端子保持部４２は、上面に端子面４８ａ〜４８ｃが設けられている。この端子面４８ａ〜４８ｃには、外部端子の端子部３０ａ〜３０ｃが配置される。端子面４８ａと４８ｂの間、及び端子面４８ｂと４８ｃの間には、直線距離を長くして絶縁を図るための凹状の窪みが形成されている。これらの窪みには、小孔４７（図４、図５参照）が形成されている。端子面４８ａと第１仕切り壁１５ａ（応力吸収室９ｂ）との間の上面にも小孔９２（図４、図５参照）が形成されている。左右の端子面４８ａ、４８ｃの端部には、外部端子３ａ，３ｃの垂直片３１ａ，３１ｃが上下方向に摺動可能な矩形状の貫通孔４４ａ、４４ｃが形成されている。また、外部端子保持部４２の端子面４８ａ，４８ｃの反対面には、下方に突出する矩形突起４２ａ，４２ｃが形成されている（図４参照）。矩形突起４２ａ，４２ｃの下端の高さは、ケース開口下辺部４０Ｌの高さ以下の高さになるように、設定されている。これら貫通孔４４ａ，４４ｃと矩形突起４２ａ，４２ｃにより左右の垂直片保持部４３ａ，４３ｃが構成されている。中央の垂直片保持部４３ｂには、挿入口４５が形成されている。この挿入口４５は、矩形状の貫通孔の前面側を開口させ、外部端子３ｂの垂直片３１ｂが上下方向に摺動可能な幅と厚みに形成されている。この挿入口４５の左右端部には案内溝４４ｂが形成されている。
ケース４の背面側にも、背面が開口された垂直片保持部４３ｂが同様に形成されている。前記案内溝４４ｂは、外部端子保持部４２の上面から、ケース開口下辺部４０Ｌの高さ以下の高さまで、形成されている。案内溝４４ｂの幅は外部端子３ｂの垂直片３１ｂが上下方向に摺動可能な幅に設定され、挿入口４５の幅は垂直片３１ｂよりも狭く、狭幅部３５よりも広く設定されている。一般に、外部端子３ｂを折曲させて、垂直片３１ｂに水平片３３ｂを有する状態では、水平片３３ｂが挿入口４５を通過することができない。このため、垂直片保持部４３ｂに垂直片３１ｂを挿入して取り付けることはできない。しかし本例では、外部端子３ｂに狭幅部３５を形成したため、最終形態に折り曲げた状態でも、その垂直片３１ｂを垂直片保持部４３ｂに取り付けることができる。すなわち、狭幅部３５を垂直片保持部４３ｂ上端に位置させると、狭幅部３５から下の部分は挿入口４５の前面側に突出した状態になる。この状態で、狭幅部３５を挿入口４５の上部から挿入すると、垂直片３１ｂが案内溝４４ｂに挿入される。このとき、狭幅部３５から下の部分は挿入口４５の前面側に突出しているため、垂直片３１ｂの上下動を阻害しない。また垂直片３１ｂの幅は挿入口４５より広いため、垂直片３１ｂが案内溝４４ｂの前面から抜けることなく保持され、案内溝４４ｂに沿って上下動させることができる。
したがって、中央の外部端子３ｂに端子部３０ｂを折曲させた状態で、すなわち、外部端子３ｂを最終形状に完成させた状態で、中央の外部端子３ｂを垂直片保持部４３ｂに取り付けて保持することができる。垂直片３１ｂを上方から案内溝４４ｂに沿って押し下げると、外部端子３ｂの上部付近で第２垂直片３６が背面側の案内溝４４ｂに挿入される。その後、さらに垂直片３１ｂを押し下げると、外部端子保持部４２の端子面４８ｂに端子部３０ｂが当接し、それ以上下には移動することができない。このように垂直片３１ｂを垂直片保持部４３ｂに保持させた状態では、垂直片３１ｂは案内溝４４ｂによって前後左右の水平方向への移動ができないように規制されている。
尚、本例では垂直片３１ｂの下部に狭幅部３５を形成しているが、水平片３３ｂ自体を狭幅部３５としてもよい。また背面側の第２垂直片３６と案内溝４４ｂは、外部端子３ｂを垂直片保持部４３ｂにより強固に安定して保持する為に設けられているが、これらは省略する事もできる。また、外部端子３ｂに、水平片３３ｂと下部垂直片３４ｂを形成したが、下部垂直片３４ｂを省略し、水平片３３ｂを狭幅部３５兼半田付部３２ｂとして用いることもできる、
外部端子３ａ，３ｃは、垂直片３１ａ，３１ｃを折曲して水平片３３ａ，３３ｃを形成し、これを下方に折曲して下部垂直片３４ａ，３４ｃを形成し、次いで最下端を折曲して半田付部３２ａ，３２ｃを形成している。
貫通孔４４ａ，４４ｃに外部端子３ａ，３ｃを取り付ける手順を説明する。
端子部３０ａ，３０ｃを折曲させる前に、１直線になっている垂直片３１ａ，３１ｃを貫通孔４４ａ，４４ｃ下方から貫通させて押し上げる。
次に、端子面４８ａ，４８ｃの反対面において下方に突出するように設けられている矩形突起４２ａ，４２ｃに、外部端子３ａ，３ｃの水平片３３ａ，３３ｃの嵌合孔３６ａ，３６ｃを嵌合させ（図４参照）る。これにより、外部端子３ａ，３ｃを垂直片保持部４３ａ，４３ｃに保持させる。
この状態では、外部端子３ａ，３ｃは、矩形突起４２ａ，４２ｃと嵌合孔３３ａ，３３ｃにより垂直片保持部４３ａ，４３ｃに位置決めされているが、固定されてはいない。そこで、外部端子３ａ，３ｃを垂直片保持部４３ａ，４３ｃに保持させた後、端子部３０ａ，３０ｃを折曲する。
このように、矩形突起４２ａ，４２ｃに嵌合孔３６ａ，３６ｃを嵌合させることにより、外部端子３ａ，３ｃの前後左右の水平方向への移動ができないように規制している。外部端子３ａ，３ｃは、水平片３３ａ，３３ｃと下部垂直片３４ａ，３４ｃを形成しているが、下部垂直片３４ａ，３４ｃを半田付部３２ａ，３２ｃに兼用させ、水平片３３ａ，３３ｃを省略することも可能である。
以上の構造で、外部端子３ａ，３ｃは嵌合孔３６ａ，３６ｃと矩形突起４２ａ，４２ｃにより水平方向の移動が規制され、外部端子３ｂは、案内溝４４ｂにより水平方向の移動が規制される。一方、これらの外部端子３ａ〜３ｃは、完全に固定されることなく位置決めされており、その垂直片３１ａ〜３１ｃが垂直片保持部４３ａ〜４３ｃに沿って、上下方向に数ミリ程度だけ移動自在となっている。したがって、予めケース４に取り付けた外部端子３ａ〜３ｃを、ベース板２の上に置くと、外部端子３ａ〜３ｃの半田付部３２ａ〜３２ｃがベース板２のセラミック基板に当接する弱い力によって上に移動し、高さ方向に若干の誤差等があったとしても、その誤差を吸収することができる。そのため、外部端子３ａ〜３ｃが半導体チップなどを強く押し付けてこれを破損したり、外部端子３ａ〜３ｃが傾いたり曲がったりするなどの不具合を防止できる。
図３は、このようにして、ケース４に３つの外部端子３ａ〜３ｃを取り付けるときの様子を示している。
第１に、外部端子３ａ，３ｃについては、次の通りである。
端子部３０ａ，３０ｃを折曲する前の状態で、この外部端子３ａ，３ｃを下方から貫通孔４４ａ，４４ｃに挿入して、嵌合孔３６ａ，３６ｃに矩形突起４２ａ，４２ｃを嵌合させる。この状態では、外部端子３ａ，３ｃは完全に固定されてはいない。外部端子３ａ，３ｃを垂直片保持部４３ａ，４３ｃに位置決め保持させ、端子部３０ａ，３０ｃを折曲形成する。この状態では外部端子３ａ，３ｃは、少しの力で垂直方向に移動可能である。
第２に、外部端子３ｂについては、次の通りである。
端子部３０ｂを折曲した状態で、水平片３３ｂを前面側にしてその垂直片３１ｂの狭幅部３５を垂直片保持部４３ｂの案内溝４４ｂの上端から挿入する。このとき、外部端子３ｂの狭幅部３５よりも下の部分が、挿入口４５から前面側に突出した状態となり、垂直片３１ｂが案内溝４４ｂを移動できる。垂直片３１ｂを上方からさらに押し下げると、外部端子３ｂの上部付近で第２垂直片３６も背面側の案内溝４４ｂに挿入される。さらにこの垂直片３１ｂを押し下げることにより、端子部３０ｂが端子面４８ｂに当接して下降が停止する。このようにして前面側の垂直片３１ｂと背面側の第２垂直片３６の両側が、案内溝４４ｂに保持される。すなわち、外部端子３ｂが垂直片保持部４３ｂに保持されることで、外部端子３ｂの前後左右の移動が規制される。この状態では外部端子３ｂも完全に固定されてはおらず、少しの力で垂直方向に移動可能である。
図３において、外部端子３ａは、垂直片保持部４３ａに挿入前の状態、外部端子３ｂは、垂直片保持部４３ｂに挿入前の状態、外部端子３ｃは、垂直片保持部４３ｃに挿入して端子部３０ｃを折曲した状態を示している。
以上のようにして、ケース４に３つの外部端子３ａ〜３ｃが取り付けられた状態を図４に示す。
図２に示すように、半導体モジュール１は、ケース４を覆う蓋体５を設けることもできる。
蓋体５は、ケース４の中央室９ａに形成したケース開口部４０を覆う。蓋体５の上面には、端子間の電気的な沿面距離を確保する為に、沿面部５３ａ〜５３ｄが設けられている。沿面部５３ｂ、５３ｃは、下方に突出したＵ字形状にある。沿面部５３ｂは外部端子保持部４２の端子面４８ａ−４８ｂ間の窪みにはまる形状であり、隣接する後述の端子引出部５４ａと５４ｂ間に設けられている。沿面部５３ｃは外部端子保持部４２の端子面４８ｂ−４８ｃ間の窪みにはまる形状であり、隣接する後述の端子引出部５４ｂと５４ｃ間に設けられている。左右両端の沿面部５３ａ，５３ｄは、端子面４８ａ，４８ｃの両外側に配置される。
蓋体５の上面には、蓋体５をケース４に被せた際に、端子部３０ａ〜３０ｃを露出させる端子引出部５４ａ〜５４ｃが形成されている。また、蓋体５の上面には、それぞれの端子を表す番号が刻印されており、蓋体５をケース４に被せる方向が定められている。そこで、蓋体５を被せる方向を間違わないように、ケースの外部端子保持部４２と蓋体５とに、相互に嵌合する凹部と凸部を形成すると良い。図２に示すように、本例では、外部端子保持部４２の右側の端子面４８ｃの右側部に凸部４６を設け、蓋体５の端子引出部５４ｃの右側の沿面部５３ｄに凹部５２を設けている。蓋体５をケース４に対して正しい向きに被せた場合には、蓋体５の凹部５２が外部端子保持部４２の凸部４６に嵌る。これに対して、蓋体５をケース４に対して正しくない向きに被せた場合には、蓋体５の凹部５２が外部端子保持部４２の凸部４６に嵌らない。つまり、蓋体５が１８０℃逆向きに配置されるため、外部端子保持部４２の凸部４６上に、蓋体５の逆向きの沿面部５３ａが対向配置される。このため、凸部４６に蓋体５の沿面部５３ａが乗り上げて、その右側が浮き上がる。
以上の構造より、蓋体５を間違った向きに被せる事が防止される。
蓋体５の前面と背面には、長方形状のカバー５１が形成され、このカバーの四隅には、ケース４の前面及び背面の内側に入り込めるよう、少し内側の位置で下方に向けて脚部５０が形成されている。蓋体５は、図２のように、複数の外部端子が露出する複数の端子引出部５４ａ〜５４ｃを形成した上面と、前記上面の前面側と背面側から下方に向けて垂直に伸び、前記第１のケース開口部４０ａと前記第２のケース開口部４０ｂを覆うカバー５１とを備えている。蓋体５をケース４に被せると、蓋体５の沿面部５３ａ，５４ｄが外部端子保持部４２の端子面４８ａ，４８ｃの外側上面に配される。また、沿面部５２ｂ，５２ｃが外部端子保持部４２の端子面４８ｂ−４８ｃ間の窪みに嵌る。また、蓋体５の端子引出部５４ａ〜５４ｃから外部端子３ａ〜３ｃが引き出される。その結果、ケース開口部４０が覆われて、密閉される。
なお、蓋体５の脚部５０は、ケース４に蓋体５を被せた状態で、ケース開口下辺部４０Ｌよりも下方に位置する。この脚部５０は、矩形突起４２ａ，４２ｃの下端の位置と同じになるような長さに形成されている。
従来の半導体モジュールの蓋体は薄い平らな形状をしており、薄い側面を指で持ち上げて、ケース上に組み立てていた。しかし、蓋体を指で持ち上げることが難しく、また、蓋体をケース上に置いても、後に蓋体が横方向にずれてしまうことがある。このように、組立時の作業性が悪かった。
これに対して、本例では、蓋体５は、ケース開口部４０を被うカバー５１がある為に、蓋体５を広い面積を持つカバー５１の前面と背面を横方向から持てる。このため、蓋体５を片手で容易に掴むことができ、ケース４に被せるのも容易である。また、脚部５０をケース４の中央室９ａの内側に挿入させてから蓋体５をケース４に被せるので、蓋体５の位置合わせも容易である。脚部５０には脚部５０とケース４を嵌合させる為の爪を設け、ケース４にはこの爪と嵌合させる為の凹部を設けてもよい。また、ケース４には、ケースの定位置に脚部を案内できるように脚部に沿った案内溝を設けてもよい。このようにすれば、蓋体５とケース４との位置合わせがより容易になり、作業効率が向上する。
後述するように、ケース開口部４０には、蓋体５を被せる前に、封止材であるシリコンゲル１０などのゲルや、エポキシ樹脂１１などの樹脂を充填させて硬化させる。この為、中央室９ａ、応力吸収室９ｂ、ゲート端子室９ｃは封止されて、半導体チップ等の回路素子や回路パターンは外部に露出しない。そのため蓋体５は、半導体モジュールの機能を左右するものでなく、必ずしも必要でない。しかし、本例の場合には、封止材で封止した状態では、外部端子保持部４２が左右と下が空洞の状態で橋渡しされているため、十分な強度にない。しかし、蓋体５により外部端子保持部４２を補強することができる。また、蓋体５は、封止材上に隙間にゴミや塵等が侵入するのを防ぐ。
次に、半導体モジュールの製造工程について説明する。
図２において、セラミック基板６、半導体チップ、内部端子６０が、ベース板２上に所定の位置合わせをして載せられる。セラミック基板６、半導体チップ、内部端子６０の上には、後の半田リフロー工程で溶融することによって半田付けに供される半田ペーストや導電性接着剤が塗布されている。このとき、内部端子６０の上面にも、外部端子３ａ〜３ｃの半田付部３２ａ〜３２ｃを半田付けする為の半田ペースト８ａ〜８ｃ（図４参照）が塗布される。
図３を参照して説明したように、上述した方法により、ケース４に３つの外部端子３ａ〜３ｃを取り付ける。なお、このとき、３つの外部端子３ａ〜３ｃのそれぞれは完全に固定されておらず、垂直方向に若干移動自在である。すなわち、垂直片３１ａ〜３１ｃは、垂直片保持部４３ａ〜４３ｃによって前後左右への動きを規制されているが、垂直方向に若干移動自在である。
次に、図４において、ベース２に熱硬化性接着剤を塗布してケース４を被せる。図４では外部端子３ｂの垂直片３１ｂより下側を省略している。
図４に示すように、半田付部３２ａ〜３２ｃを半田ペースト８ａ〜８ｃ上に配置させてケース４を被せると、半田付部３２ａ〜３２ｃは半田ペースト８ａ〜８ｃに押し上げられて、外部端子３ａ〜３ｃが長さｔだけ上に移動する。この長さｔによって、外部端子３ａ〜３ｃの上下方向の高さ位置を調整し、誤差が吸収される。ここで、半田ペースト８ａ〜８ｃの厚みは３００μｍ〜５００μｍ程度である。半田ペースト８ａ〜８ｃには、外部端子３ａ〜３ｃの自重がかかっており、ベース板２にケース４を被せると、その自重により外部端子３ａ〜３ｃの位置が定まる。
従来の構造では、外部端子３ａ〜３ｃをケース４に完全に固定してからベース板２にケース４を被せていた。しかし、この従来の構造では、もし外部端子３ａ〜３ｃの高さに誤差があると、問題が生じる。すなわち、半田付部３２ａ〜３２ｃが半田ペースト８ａ〜８ｃに届かずに接続不良を起こす。半田ペースト８ａ〜８ｃを介して半導体チップを外部端子３ａ〜３ｃで強く押圧してこれを割ってしまう。また、外部端子３ａ〜３ｃ自身が傾いたり歪む。これに対して本例では、第１に、ケース４に外部端子３ａ〜３ｃを上下に移動可能に取り付けている。第２に、ベース板２にケース４を被せると、自重により下方に移動していた外部端子３ａ〜３ｃが長さｔだけ上昇する。このとき、外部端子３ａ〜３ｃの半田付部３２ａ〜３２ｃは半田ペースト８ａ〜８ｃに確実に接する。すなわち、外部端子３ａ〜３ｃの垂直方向の位置合わせを自動的に行うことができる。また、外部端子３ａ〜３ｃは半導体チップを破損したり、外部端子が折れ曲がるなどの不具合を防止することができる。
次に、半導体モジュール全体を半田リフロー工程に移動させて半田付けの処理をする。
この工程では、半田ペーストが溶融して各要素の半田付けが行われると同時に、ケース４はベース２に接着固定される。
図４において、半田ペースト８ａ〜８ｃが溶融し、その結果、外部端子３ａ〜３ｃは自重により下降する。外部端子３ａ〜３ｃは、半田接合層の高さをαとして、ｔ−αだけ下降する。このとき、外部端子３ａ〜３ｃは、垂直片保持部４３ａ〜４３ｃで水平方向への移動が規制されているため、水平方向へずれたりしない。その結果、半田付部３２ａ〜３２ｃがセラミック基板６上に半田付けされて図５のように外部端子３ａ〜３ｃが所定の位置に固定される。このように、外部端子３ａ〜３ｃは精度よく、所定の位置に取り付けられる。なお、端子部３０ａ〜３０ｃは半田付け前に、予めケース４に取り付けられて折曲加工されているため、従来のように、半田付け後に折曲することによって半田付部が折曲加工時の応力で剥離したり接触不良を起こしたりする不具合がない。
以上のように、本実施形態の半導体モジュールの構造では、外部端子３ａ〜３ｃがベース板２に高精度に取り付けられる。
次に、半田付けの終了した図５の状態の半導体モジュールを超音波洗浄機等で洗浄する。
前述のように、外部端子保持部４２には、端子面４８ａ−４８ｂ間及び、端子面４８ｂ−４８ｃ間に孔４７が形成され、端子面４８ａと応力吸収室９ｂとの間の上面に小孔９２が形成されている。また、ゲート端子室９ｃの上面にはゲート開口４１が開口している。洗浄工程において、洗浄液の大半は、中央室９ａのケース開口部４０（第１のケース開口部４０ａ、第２のケース開口部４０ｂ）から出し入れされ、シリコンゲル流入孔１２ａとゲート端子孔１２ｂを通じて応力吸収室９ｂ，ゲート端子室９ｃにも洗浄液が循環する。また、洗浄液は、孔４７と小孔９２やゲート開口４１からも、ケース４内部に入り込洗浄液が隅々に対流されて、ケース内部での洗浄液がスムーズに循環される。
本実施形態の半導体モジュールは、図５に示すように、ケース４は、一方の側部（図の左側）に、応力吸収室９ｂを設けている。基板封止のためのシリコンゲルを用いているが、応力吸収室９ｂは、後述のように、そのシリコンゲルの熱応力による体積膨張分、以上の十分な大きさの空間部を有している。また、この応力吸収室９ｂは、前述のように上面に小孔９０、９１（図２参照）を備えている。
洗浄工程後の乾燥工程において、ケース４を図と上下逆さまにすると、ケース４内部の洗浄液は、ケース開口部４０と小孔９２から排出される。ゲート端子室９ｃの洗浄液は上面の大きなゲート開口４１から排出されるとともに、ゲート端子孔１２ｂを通じて中央室９ａのケース開口部４０からも排出される。応力吸収室９ｂの洗浄液は、上面に形成された小孔９０，９１から排出されるとともに、シリコンゲル流入孔１２ａで中央室９ａを通じてケース開口部４０から排出される。応力吸収室９ｂの小孔９０，９１は、上面以外の面、例えば側面に形成しても良く、上面から側面にかけて、ケース開口部４０を小さくしたような形状の孔を形成しても良い。小孔９０，９１は、乾燥工程でケース４が下向きになる位置に形成すると、最も効率よく乾燥することができる。もし、応力吸収室９ｂに洗浄液が残存すると、この後に注入されるシリコンゲルの硬化工程時に完全に硬化しなくなる現象（硬化阻害）が生じる。洗浄工程を終えると、半導体モジュールの目視検査と電気的特性検査の検査工程に入る。
目視検査工程では、作業者の目視で、半田の馴染みや端子位置の確認などの半田付けが完全であるかどうか等のチェックを行う。目視は、図６のケース開口部４０から内部を覗くことで行う。ケース開口部４０（第１のケース開口部４０ａ、第２のケース開口部４０ｂ）は、垂直方向には、ケース４の上辺から下方に向けてケース開口下辺部４０Ｌの高さまで開口するように、長手方向には、第１及び第２仕切り壁１５ａ−１５ｂ間まで開口するように、ケース４の前面と背面切り抜いて形成される。このため、ケース開口部４０は、目視には十分な開口面積にある。したがって、通常姿勢でケース開口部４０から内部を確認でき、半田付不良等を目視確認で容易に判断することができる。さらに、外部端子保持部４２の上面には孔４７が形成されているため、目視時に外部光が入る面積を大きくすることができる。このため、光はケース４の前面と背面の両側から内部に十分に届き、基板上の半田付け状態等を容易にチェックすることができる。また、半田付け終了後の目視による検査が可能になった為に、従来のように電気特性を検査してから不良を判断しなくてもよい。つまり、電機検査前の早い段階で半田の馴染み不良や端子位置のずれなどの不良品を判別して、不良品の除去を確実に行う事ができる。
検査工程が終了すると、基板封止工程に入る。
本例では、封止材としてシリコンゲル１０とエポキシ樹脂１１を用いる。シリコンゲル１０はエポキシ樹脂１１に比べて粘度が小さい。このためシリコンゲル１０の注入時のケース４内への回り込みが良く、また、シリコンゲル１０は熱サイクル時に基板と剥離しにくい。このため、シリコンゲル１０を注入してこれを硬化し、次いでエポキシ樹脂１１による封止が行われる。基板封止工程では、図６の半導体モジュール１のケース開口部４０（第１のケース開口部４０ａ、第２のケース開口部４０ｂ）から、中央室９ａに配置されたセラミック基板６上に第１にシリコンゲル１０が注入され、このシリコンゲル１０は中央室９ａからシリコンゲル流入孔１２ａ及びゲート端子孔１２ｂを通じて、応力吸収室９ｂ及びゲート端子室９ｃにも流れ込む。その後加熱によりシリコンゲル１０が硬化される。次いで後述するように、エポキシ樹脂１１が注入されて加熱により硬化される。図７は、シリコンゲル１０の注入量とエポキシ樹脂１１の注入量を模式的に示している。
ここで、本実施形態の半導体モジュールでは、図７に示すように、中央室９ａと応力吸収室９ｂの間の第１仕切り壁１５ａの下部に設けられたシリコンゲル流入孔１２ａの高さは、セラミック基板６上に半田付けされた外部端子３ａ〜３ｃの半田付部３２ａ〜３２ｃの上面の高さよりも低く設定されている。中央室９ａとゲート端子室９ｃの間の第２仕切り壁１５ｂの下部に設けられたゲート端子孔１２ｂは、ゲート端子７を中央室９ａから引き出すもので、ゲート端子孔１２ｂの高さはシリコンゲル流入孔１２ａよりも高い位置で、且つ外部端子３ａ，３ｃの水平片３３ａ，３３ｂと同程度の高さに設定されている。言い換えれば、シリコンゲル１０の注入量は、外部端子３ａ〜３ｂの半田付部３２ａ〜３２ｃの上面までを埋める程度の量とされ、シリコンゲル流入孔１２ａの高さは、シリコンゲル１０の上面よりも低い位置に設定される。このため、図７のように、シリコンゲル１０を注入すると、シリコンゲル流入孔１２ａはシリコンゲル１０で埋まる。シリコンゲル１０の上面高さは、シリコンゲル流入孔１２ａよりも上に位置し、且つ、外部端子３ａ〜３ｂの半田付部３２ａ〜３２ｃの上面以上の高さとなる。このとき、ゲート端子孔１２ｂの高さは、シリコンゲル１０よりも高い位置にあるので、ゲート端子孔１２ｂは埋まっていない状態にある。
シリコンゲル１０の注入後、加熱により、シリコンゲル１０が硬化する。この硬化時に際に発生するガスは、中央室９ａにおいてはケース開口部４０，小孔９２から排出される。同ガスは、ゲート端子室９ｃにおいてはゲート開口４１から排出される。中央室９ａとゲート端子室９ｃはゲート端子孔１２ｂのシリコンゲル１０上で連通しているので、ケース開口部４０（第１のケース開口部４０ａ、第２のケース開口部４０ｂ）からも排出される。
シリコンゲル流入孔１２ａがシリコンゲル１０で埋まっているため、第１仕切り壁１５ａとシリコンゲル１０により、中央室９ａと応力吸収室９ｂは隔絶されて、応力吸収室９ｂは独立した部屋になっている。シリコンゲル１０の硬化時に応力吸収室内で発生したガスは、小孔９０，９１から排出され、ケース４内に残存することがない。このように、応力吸収室９ｂに形成された小孔９０，９１は、洗浄乾燥工程に使用されるとともに、封止工程にも用いられる。
次いで、エポキシ樹脂１１をシリコンゲル１０と同様にケース開口部４０（第１のケース開口部４０ａ、第２のケース開口部４０ｂ）から中央室９ａに適当量注入すると、エポキシ樹脂１１はシリコンゲル１０上で広がり、中央室９ａからゲート端子孔１２ｂを通って、ゲート端子室９ｃにも流入する。しかし、前述のようにシリコンゲル流入孔１２ａはシリコンゲル１０で埋まっているため、エポキシ樹脂１１は応力吸収室９ｂには流入しない。エポキシ樹脂１１の注入量は、本例ではエポキシ樹脂１１がケース開口部４０からこぼれ落ちない程度の、ケース開口下辺部４０Ｌ以下の高さになる量であり、本例では外部端子３ａ〜３ｃの水平片３３ａ，３３ｃの下面までの高さにされている。なお、エポキシ樹脂１１の注入量は、水平片３３ａ，３３ｃを埋める高さにしてもよい。
エポキシ樹脂１１の注入後、これが硬化する前にケース４に蓋体５を被せる。
ケース４のケース開口部４０（第１のケース開口部４０ａ、第２のケース開口部４０ｂ）の内面に蓋体５の脚部５０を沿わせて下降させ、外部端子保持部４２の端子面４８ａ−４８ｂ，４８ｂ−４８ｃ間の窪みに、下に凸状の蓋体５の沿面部５３ｂ，５３ｃを嵌めこみ、外部端子保持部４２の窪みに形成された孔４７を沿面部５３，５３ｃで閉塞させる。同時に蓋体の左右両端の沿面部５３ａ，５３ｄが外部端子保持部４２の端子面４８ａ，４８ｃの両外側に被さり、小孔９２を沿面部５３ａで閉塞させる。このとき、外部端子保持部４２の凸部４６と蓋体５の凹部５２が組み合わされるため、蓋体５はケース４上面に平らに被せられる。蓋体５を被せたとき、外部端子３ａ〜３ｃの端子部３０ａ〜３０ｃは、蓋体５の端子引出部５４ａ〜５４ｃから露出した状態になる。
この様にケース４に蓋体５を被せると、カバー５１でケース開口部４０が完全に覆れて、中央室９ａは密閉状態となる。ケース４に蓋体５を被せたとき、その脚部５０の下端は、外部端子３ａ，３ｃの水平片３３ａ，３３ｃと同じ程度の高さに位置する。また、前述のように水平片３３ａ，３３ｃの嵌合孔３６ａ，３６ｃに挿入される矩形突起４２ａ，４２ｃの下端も、脚部５０の下端と同程度の高さにある。また、垂直片保持部４３ｂの案内溝４４ｂは、ケース開口下辺部４０Ｌよりも下の高さまで形成されており、その下端は水平片３３ａ，３３ｃよりも下の高さにある。その為、蓋体５の脚部５０の下端及び、外部端子３ａ，３ｃの嵌合孔３６ａ，３７ａに挿入された状態の外部端子保持部４２の矩形突起４２ａ、４２ｃの下端、及び案内溝４４ｂの下部は、エポキシ樹脂１１に浸った状態になる。
エポキシ樹脂１１は、蓋体５（図２参照）をケース４に被せてから加熱により硬化される。エポキシ樹脂１１を硬化させることにより、中央室９ａとゲート端子室９ｃが封止される。このとき、蓋体５の下部の４隅に備えた脚部５０の下端までエポキシ樹脂１１が注入されているので、エポキシ樹脂１１が硬化する事によって、脚部５０はケース４に接着される。矩形突起４２ａ，４２ｃの下端も硬化したエポキシ樹脂１１と一体化されるので、外部端子３ａ，３ｃが固定され、案内溝４４ｂの下部も硬化したエポキシ樹脂１１と一体化され、挿入口４５の下部が埋められて、外部端子３ｂが固定される。このようにして外部端子３ａ〜３ｃを完全に固定するので、外部端子がガタついて半田が剥離する等の不具合を防止できる。
尚、ゲート端子室９ｃにおいても、ゲート端子７の下部はエポキシ樹脂１１で固められ、第２仕切り壁１５ｂの下部で、櫛歯状のゲート端子孔１２ｂがエポキシ樹脂１１と一体化されるので、ゲート端子室９ｃが封止されると同時に、ゲート端子７も固定される。本例によれば、ケース４内部を封止する工程で、ケース４に蓋体５の接着もできるので、工程を減らし、接着剤等の別部品も削減できる。
この様にして、半導体モジュール１内部の中央室９ａの半導体チップ等の回路本体と、ゲート端子はエポキシ樹脂１１で埋め固められ、外部からの干渉が防止できる。また、応力吸収室９ｂはシリコンゲル１０で充填され、同様に外部からの干渉を防止できる。
このように、封止材であるシリコンゲル１０とエポキシ樹脂１１によって、応力吸収室９ｂ，中央室９ａ，ゲート端子室９ｃが封止されるとともに、封止材により３つの部屋を夫々隔離された独立した部屋に区分けすることができる。したがって、例えば応力吸収室９ｂに、小孔９０，９１からゴミや埃が侵入しても、隣の中央室９ａにこれが移動することはなく、応力吸収室９ｂ自体も、封止材であるシリコンゲル１０でベース板２の面を封止されている為、ゴミや埃に影響されない。ゲート端子室９ｃも同様に、封止材であるエポキシ樹脂でその表面が封止され、ゴミや埃に影響されず、隣り合う中央室９ａに悪影響を及ぼすこともない。
本例では封止材としてシリコンゲル１０とエポキシ樹脂１１を用いたが、封止材は何れか一方のみでも良く、別の封止材を用いることもできる。封止材により、ゴミや塵による半導体モジュール１の電気的なショートなどの故障を防ぐ事ができるので、蓋体５が無くても製品としては使用する事ができる。しかし本例の構成の場合、中央室９ａの上面部分に、左右及び下が空洞の状態で外部端子保持部４２が露出するので、外部端子保持部４２の強度がそれ程強くない。そこで、本例のように蓋体５でケース４を被うことにより、半導体モジュール１の中央室９ａを密閉し、外部端子保持部４２の左右を補強することで、半導体モジュール１の安全性を増す事ができる。また、ゴミや塵が外部から半導体モジュール１内のエポキシ樹脂１１上に侵入するのを防ぐことができる。したがって、樹脂量の少ない外部端子保持部４２を補強する事ができ、外観を保つこともできる。
なお、図７では、モジュール使用時に基板が熱ストレスを受けると、シリコンゲル１０に熱膨張応力が生じるが、シリコンゲル１０は応力吸収室９ｂ内で膨張することができるため、基板封止部でのシリコンゲル１０自身や、シリコンゲル１０と基板の界面に物理的変化は生じない。このため、ゲルが膨張してケース４にクラックが発生したり、シリコンゲル１０と基板の界面の接合状態が劣化して隔離等の現象を生じることがない。
以上の工程後、最終目視、電気的特性検査を含む最終検査工程を終えて図１の半導体モジュールが完成する。
本実施形態では、ケース４の中央の垂直片保持部４３ｂが、貫通孔の前面側を開口させた挿入口４５と、その左右を残して形成した案内溝４４ｂで構成されている。また、中央の外部端子３ｂに、案内溝４４ｂに挿入される垂直片と、挿入口４５から突出する狭幅部３５を形成している。このため、中央の外部端子３ｂは、端子部３０ｂを折曲形成した後であっても、この垂直片保持部４３ｂに上方から挿入することができる。このように予め端子部３０ｂを折曲させておくことができるから作業性が良い。これに対して、左右の外部端子３ａ、３ｃについては、ケース４の左右の垂直片保持部４３ａ、４３ｃが貫通孔４４ａ，４４ｃで構成されているため、垂直片３１ａ，３１ｃを真っ直ぐにした状態でこれらの貫通孔４４ａ，４４ｃを貫通させて位置決め保持した後に、これを折曲して端子部３０ａ，３０ｃを形成する必要がある。そこで、作業性の見地から、これらの垂直片保持部４３ａ，４３ｃについても垂直片保持部４３ｂと同様な構造とし、外部端子３ａ，３ｃについても、外部端子３ｂと同じ形状にしても良い。
１−半導体モジュール
２−ベース板
３（３ａ、３ｂ、３ｃ）−外部端子
４−ケース
５−蓋体
６−セラミック基板
７−ゲート端子
９ａ−中央室
９ｂ−応力吸収室
９ｃ−ゲート端子室
４０−ケース開口部

Claims (5)

  1. 矩形状のベース板と、
    このベース板上に半導体チップを駆動する駆動端子と前記半導体チップを含む回路を形成した基板と、
    前記ベース板に取り付けられ、前記基板を内部に収納する直方体形状の樹脂製のケースと、
    上端を前記ケースの上面に露出するようにして下端が前記基板に固定された複数の外部端子と、
    前記ケースを覆う蓋体と、を備え、
    前記ケースは、
    長手方向に沿って前記ケースの前面を上辺から切り抜いた第１のケース開口部と、
    長手方向に沿って前記ケースの背面を上辺から切り抜いた第２のケース開口部と
    前記第１のケース開口部と前記第２のケース開口部の間の前記ケースの上面に設けられ、長手方向に沿って前記複数の外部端子を、その上端を露出させて保持する外部端子保持部と、
    前記第１のケース開口部又は前記第２のケース開口部から前記基板上面に注入された封止材と、を備え、
    前記蓋体は、
    前記複数の外部端子が露出する複数の端子引出部を形成した上面と、
    前記上面の前面側と背面側から下方に向けて伸び、前記第１のケース開口部と前記第２のケース開口部を覆うカバーと、を備え、
    前記外部端子は、前記上端と前記下端の間に設けられた第１の垂直片を備え
    前記外部端子保持部は、前記外部端子の前記第１の垂直片を水平方向への移動を規制して垂直方向に摺動案内する第1の垂直片保持部を備え、
    前記外部端子は、前記ケースが前記ベース板に取り付けられる前の状態で、前記外部端子保持部を介して垂直方向に移動可能で且つ水平方向に移動規制され、
    前記外部端子は、前記第１の垂直片に連続して形成された前記第１の垂直片の幅より狭い幅の狭幅部を有し、
    前記第1の垂直片保持部は、貫通孔の一面を開口して形成された挿入口と、前記挿入口の左右両側部に形成された第1の案内溝とを有し、
    前記第1の案内溝間の幅は、前記外部端子の前記第１の垂直片が摺動案内可能な幅を備え、前記挿入口の幅は、前記第1の垂直片の幅より狭く前記狭幅部以上の幅を備え、
    前記封止材は絶縁樹脂層を含み、前記絶縁樹脂層は樹脂を熱硬化させて形成された樹脂層である、半導体モジュール。
  2. 前記狭幅部は、前記外部端子の前記第１の垂直片と前記下端との間に形成されている、請求項１記載の半導体モジュール。
  3. 前記外部端子保持部は、前記外部端子の前記上端が露出される端子面を有し、
    前記外部端子は、前記第1の垂直片の前記上端が折曲されて形成される端子部を有し、該端子部は前記端子面に沿って配置される請求項１記載の半導体モジュール。
  4. 前記外部端子は、前記第１の垂直片に対向するように前記端子部が垂直方向に折り曲げられて形成された第２の垂直片を有し、
    前記外部端子保持部は、前記第２の垂直片を水平方向への移動を規制して垂直方向に摺動案内する第２の垂直片保持部を備え、
    前記第２の垂直片保持部は、前記第２の垂直片が摺動案内可能な幅の第２の案内溝を備えている、請求項３記載の半導体モジュール。
  5. 矩形状のベース板と、
    このベース板上に半導体チップを駆動する駆動端子と前記半導体チップを含む回路を形成した基板と、
    前記ベース板に取り付けられ、前記基板を内部に収納する直方体形状の樹脂製のケースと、
    上端を前記ケースの上面に露出するようにして下端が前記基板に固定された複数の外部端子と、
    前記ケースを覆う蓋体と、を備え、
    前記ケースは、
    長手方向に沿って前記ケースの前面を上辺から切り抜いた第１のケース開口部と、
    長手方向に沿って前記ケースの背面を上辺から切り抜いた第２のケース開口部と
    前記第１のケース開口部と前記第２のケース開口部の間の前記ケースの上面に設けられ、長手方向に沿って前記複数の外部端子を、その上端を露出させて保持する外部端子保持部と、
    前記第１のケース開口部又は前記第２のケース開口部から前記基板上面に注入された封止材と、を備え、
    前記蓋体は、
    前記複数の外部端子が露出する複数の端子引出部を形成した上面と、
    前記上面の前面側と背面側から下方に向けて伸び、前記第１のケース開口部と前記第２のケース開口部を覆うカバーと、を備え、
    前記外部端子は、前記上端と前記下端の間に設けられた第１の垂直片を備え
    前記外部端子保持部は、前記外部端子の前記第１の垂直片を水平方向への移動を規制して垂直方向に摺動案内する第1の垂直片保持部を備え、
    前記外部端子は、前記ケースが前記ベース板に取り付けられる前の状態で、前記外部端子保持部を介して垂直方向に移動可能で且つ水平方向に移動規制され、
    前記外部端子は、前記第1の垂直片を折曲させた水平片に矩形孔を備え、前記外部端子保持部は、前記ケース内部に矩形突起を備え、
    前記外部端子の前記第1の垂直片を前記第１の垂直片保持部に挿入したとき、前記矩形孔に前記矩形突起が係合することで、前記外部端子を前記外部端子保持部に保持し、
    前記封止材は絶縁樹脂層を含み、前記絶縁樹脂層は樹脂を熱硬化させて形成された樹脂層である、半導体モジュール。
JP2017150364A 2014-09-30 2017-08-03 半導体モジュール Active JP6322324B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2014201847 2014-09-30
JP2014201847 2014-09-30
JP2014225322 2014-11-05
JP2014225322 2014-11-05
JP2014231297 2014-11-14
JP2014231298 2014-11-14
JP2014231297 2014-11-14
JP2014231298 2014-11-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016551902A Division JP6193507B2 (ja) 2014-09-30 2015-09-16 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2017195421A true JP2017195421A (ja) 2017-10-26
JP6322324B2 JP6322324B2 (ja) 2018-05-09

Family

ID=55630225

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016551902A Active JP6193507B2 (ja) 2014-09-30 2015-09-16 半導体モジュール
JP2017150364A Active JP6322324B2 (ja) 2014-09-30 2017-08-03 半導体モジュール
JP2017150363A Active JP6322323B2 (ja) 2014-09-30 2017-08-03 半導体モジュール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016551902A Active JP6193507B2 (ja) 2014-09-30 2015-09-16 半導体モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017150363A Active JP6322323B2 (ja) 2014-09-30 2017-08-03 半導体モジュール

Country Status (5)

Country Link
US (1) US9922893B2 (ja)
EP (1) EP3203515B1 (ja)
JP (3) JP6193507B2 (ja)
CN (1) CN107078130B (ja)
WO (1) WO2016052183A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212033017U (zh) * 2017-09-20 2020-11-27 三菱电机株式会社 电力半导体装置
JP6462192B1 (ja) * 2018-04-10 2019-01-30 新電元工業株式会社 電力変換装置および電力変換装置の製造方法
JP2020005402A (ja) * 2018-06-28 2020-01-09 富士電機株式会社 電力変換装置およびパワー半導体モジュール
US10720379B2 (en) 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
JP7163819B2 (ja) * 2019-02-27 2022-11-01 株式会社豊田自動織機 半導体モジュール
JP7244339B2 (ja) * 2019-04-19 2023-03-22 株式会社三社電機製作所 半導体モジュール用外部端子
WO2022158257A1 (ja) * 2021-01-22 2022-07-28 住友電気工業株式会社 半導体装置
WO2024057752A1 (ja) * 2022-09-16 2024-03-21 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107144U (ja) * 1988-01-08 1989-07-19
JPH01302753A (ja) * 1988-05-30 1989-12-06 Sansha Electric Mfg Co Ltd 樹脂封止型半導体装置
JPH06120390A (ja) * 1992-10-05 1994-04-28 Fuji Electric Co Ltd 樹脂封止形半導体装置の端子構造
JP2008294362A (ja) * 2007-05-28 2008-12-04 Nippon Inter Electronics Corp パワー半導体モジュール
WO2013015031A1 (ja) * 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013145620A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157241A (ja) * 1984-01-26 1985-08-17 Mitsubishi Electric Corp 半導体装置
JPH02222565A (ja) * 1989-02-23 1990-09-05 Mitsubishi Electric Corp 半導体装置
JPH0357944U (ja) * 1989-10-12 1991-06-05
JPH03178156A (ja) 1989-12-06 1991-08-02 Mitsubishi Electric Corp 半導体装置
JPH04206554A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体装置
JP2882143B2 (ja) * 1991-12-10 1999-04-12 富士電機株式会社 半導体装置の内部配線構造
US5408128A (en) * 1993-09-15 1995-04-18 International Rectifier Corporation High power semiconductor device module with low thermal resistance and simplified manufacturing
JP5211364B2 (ja) * 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
WO2013047101A1 (ja) * 2011-09-28 2013-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107144U (ja) * 1988-01-08 1989-07-19
JPH01302753A (ja) * 1988-05-30 1989-12-06 Sansha Electric Mfg Co Ltd 樹脂封止型半導体装置
JPH06120390A (ja) * 1992-10-05 1994-04-28 Fuji Electric Co Ltd 樹脂封止形半導体装置の端子構造
JP2008294362A (ja) * 2007-05-28 2008-12-04 Nippon Inter Electronics Corp パワー半導体モジュール
WO2013015031A1 (ja) * 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013145620A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP3203515A4 (en) 2018-05-30
EP3203515B1 (en) 2022-11-09
JP6322323B2 (ja) 2018-05-09
CN107078130B (zh) 2019-07-23
JPWO2016052183A1 (ja) 2017-04-27
US9922893B2 (en) 2018-03-20
JP6322324B2 (ja) 2018-05-09
EP3203515A1 (en) 2017-08-09
CN107078130A (zh) 2017-08-18
JP2017195420A (ja) 2017-10-26
US20170301594A1 (en) 2017-10-19
WO2016052183A1 (ja) 2016-04-07
JP6193507B2 (ja) 2017-09-06

Similar Documents

Publication Publication Date Title
JP6322324B2 (ja) 半導体モジュール
JP4598053B2 (ja) 電子回路のためのケーシングおよび該ケーシングをシールするための方法
US7023078B2 (en) Packages for communication devices
JPH04354360A (ja) 電子装置
US10403616B2 (en) Method of manufacturing a semiconductor device
US7476811B2 (en) Semiconductor device and manufacturing method therefor
JP4884288B2 (ja) コネクタ装置およびその製造方法並びにそれを用いた電池パック
JP2004134518A (ja) 電子部品、電子部品の製造方法及び製造装置
JP6553587B2 (ja) ガスセンサモジュール及びその製造方法
TWI539536B (zh) 晶片配置及製造晶片配置的方法
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
JP6627358B2 (ja) 半導体装置および電気装置
KR101336649B1 (ko) 반도체 패키지 테스트용 인서트 캐리어 및 그의 제조 방법
JP6415676B1 (ja) 半導体モジュール
JPH04354361A (ja) 電子装置
JP5256518B2 (ja) 半導体装置
JP6438106B1 (ja) 半導体モジュール
JP6472034B1 (ja) 半導体モジュール
JP2018116978A (ja) 半導体装置の製造方法および端子固定治具
JP6610460B2 (ja) 電子装置、及び、電子装置の製造方法
JP2018006654A (ja) 電子装置
JP2017212344A (ja) 半導体装置
TWI546868B (zh) Method for fabricating semiconductor device
JPH04354362A (ja) 電気溶接に適したリード及び端子の構造
JP6005028B2 (ja) 特に電子ケーシング用のケーシング構成部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180406

R150 Certificate of patent or registration of utility model

Ref document number: 6322324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250