JP5045688B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5045688B2
JP5045688B2 JP2009017479A JP2009017479A JP5045688B2 JP 5045688 B2 JP5045688 B2 JP 5045688B2 JP 2009017479 A JP2009017479 A JP 2009017479A JP 2009017479 A JP2009017479 A JP 2009017479A JP 5045688 B2 JP5045688 B2 JP 5045688B2
Authority
JP
Japan
Prior art keywords
semiconductor element
stress
insulating layer
solder
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009017479A
Other languages
English (en)
Other versions
JP2010177394A (ja
Inventor
尚史 谷江
伸彦 千綿
基樹 若野
武之 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2009017479A priority Critical patent/JP5045688B2/ja
Priority to US12/694,298 priority patent/US8053908B2/en
Publication of JP2010177394A publication Critical patent/JP2010177394A/ja
Application granted granted Critical
Publication of JP5045688B2 publication Critical patent/JP5045688B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は半導体装置の実装技術に関するものである。
大型コンピュータ、パーソナルコンピュータ、携帯機器などの様々な情報機器は、年々高性能化や小型化が進んでいる。そのため、これらの機器に搭載される半導体装置には、限られた寸法の中により多くの素子や配線、端子を設けることが要求される。配線を微細化する場合、半導体素子内部の配線間距離が小さくなって近接する配線間の静電容量が大きくなることが懸念される。この課題を解決するため、配線間に設ける絶縁材料に誘電率の低い材料を用いる技術が開発されている。
また、半導体素子の端子と半導体素子を実装する基板の間を密接して接続する技術として、非特許文献１に開示されるはんだボールを用いた接続構造や半導体素子表面に突起を設けてその突起と基板を接続する接続構造、特許文献１に開示される内部にコアを持つはんだボールを用いた接続構造が開発されている。
半導体実装製品における接続部の信頼性は、接続構造、各部材の形状や寸法、各部材の材料など非常に多くの因子に支配される。これら多くの因子を適正化させる技術として、非特許文献２に開示される実験計画法が開発されている。実験計画法では、直交表を用いて決定した条件の実験を行うことで各因子の効果を効率的に少ない実験数で評価することができる。このとき、各因子の効果が独立であれば精度の良い評価を行うことができるが、因子間の交互作用が大きい場合には精度が低下する。したがって、本手法を用いて各因子を適正化する場合には、事前に評価する現象のメカニズムを解明して互いに独立な因子（あるいは互いに独立と近似できる因子や範囲）を抽出することが有効であり、これをメカニズムが不明な現象に適用しても各因子を適正化することは困難である。
特開平１１−１０３１５６号公報
社団法人電子情報技術産業協会、２００７年度版日本実装技術ロードマップ 柏村孝義 他、実験計画法による非線形問題の最適化、朝倉書店
半導体素子の配線間の絶縁材料に用いられる誘電率の低い材料として、多孔性材料が開発されているが、これら多孔性材料は一般に十分な低誘電率を得るために空隙率が大きく、材料強度が低い。絶縁材料は半導体素子の表面に薄い絶縁層として設けられ、内部に多層配線等の配線構造を有し各配線は数μｍ〜数１０ｎｍの微細間隔を有する。さらに絶縁層表面には銅やアルミニウム等の金属性ランド等からなる基板への接続端子が配置される。
半導体素子の材料であるシリコンの線膨張係数が約３ｐｐｍ／Ｋであるのに対して、銅やアルミニウムの線膨張係数はそれぞれ約１７ｐｐｍ／Ｋ、約２３ｐｐｍ／Ｋである。そのため、半導体の動作や環境温度の変化によって絶縁層近傍の温度が変化した場合、絶縁層にはシリコンとランドの熱変形差に起因する応力が発生する。この応力が絶縁材料の強度を超えると絶縁層に亀裂が生じ、最終的に配線のショートや断線に至ることから、絶縁層に発生する応力を低減して絶縁層の破壊を防止し、半導体装置の信頼性を確保することが大きな課題となっている。
本発明は、上記の課題を解決するために、内部に配線を含む絶縁層を表面に形成した半導体素子と該半導体素子を実装する基板とを有し、前記半導体素子の絶縁層表面と前記基板表面に一定ピッチで設けられた複数の接続用端子を有し、前記半導体素子の絶縁層表面の接続用端子と前記基板の接続用端子をはんだ接合して前記半導体素子を前記基板に実装し、前記半導体素子と前記基板との接続部を封止樹脂で封止した半導体装置において、前記半導体素子と基板の接続部のはんだの内部に略球形のコアを設け、半導体素子の絶縁層表面に設けられた接続用端子と前記コアの間に配置されるはんだの厚さを絶縁層表面の接続用端子の端子ピッチの１／１０以下とすると共に、前記半導体素子と基板の間に充填される封止樹脂のヤング率、線膨張係数および室温におけるはんだの降伏応力を各々、１ＧＰａ＜封止樹脂のヤング率＜３０ＧＰａ、２０ｐｐｍ／ｋ＜封止樹脂の線膨張係数＜２００ｐｐｍ／ｋ、１０ＭＰａ＜室温におけるはんだの降伏応力＜３０ＭＰａとしたことを特徴とする。
また、前記コアを前記はんだよりも大きな剛性をもつ材料から構成することを特徴とする。コアは、ニッケルメッキされた銅、ニッケルまたはモリブデンで構成されていることを特徴とする。
さらに、前記半導体素子の絶縁層表面における接続用端子の接続方向厚さが基板側の接続用端子の接続方向厚さよりも厚いことを特徴とする。
さらに、前記半導体素子の絶縁層表面における接続用端子の接続方向厚さが幅方向厚さより小さい長方形断面を有することを特徴とする。
半導体装置は主に封止樹脂の硬化温度以下で使用され、温度降下によって生じる封止樹脂の熱収縮によってはんだ接続部が圧縮される。このとき、はんだ内部にはんだよりも剛性の大きい材料の球形コアを配置するとランド中央部に集中的に圧縮荷重が作用し、ランドには半導体素子側を凸（コア側を凹）とする曲げ変形が生じ、ランドの半導体素子側は伸び変形する。封止樹脂のヤング率、線膨張係数、はんだ降伏応力を適切に選定するとこの伸び変形がランドの熱収縮変形を打ち消すため、ランドの半導体素子側表面の熱変形が小さくなり、シリコンとランドの熱変形差により絶縁層に発生する応力が低減されて絶縁層の破壊を防止し、半導体装置の信頼性を確保することができる。
本発明の実施例１の断面を示す模式図である。 本発明の実施例１の変形応力分布図である。 本発明のメカニズムを示す模式図である。 半導体装置の従来構造Ａの模式図である。 半導体装置の従来構造Ａの変形応力分布図である。 半導体装置の従来構造Ｂの模式図である。 半導体装置の従来構造Ｂの変形応力分布図である。 本発明の応力解析モデルの説明図である。 本発明の応力解析の解析条件を示す模式図である。 本発明の応力解析の解析結果を示す説明図である。 本発明の応力解析の解析条件を示す説明図である。 本発明の応力解析の解析条件を示す模式図である。 本発明の応力解析の解析結果を示す説明図である。 本発明の実施例１の応力解析結果を示すグラフである。 本発明の実施例１の応力解析結果を示す説明図である。 本発明の実施例１の製造方法を示す模式図である。 本発明の実施例２の断面を示す模式図である。 本発明の実施例２の変形応力分布図である。 本発明の実施例２の応力解析結果を示すグラフである。
以下に、本発明の実施例について図を用いて説明する。
図１Ａに本発明を備えた半導体装置の断面の一部を拡大した模式図を示す。半導体素子１とその表面（下面）に図示しない配線層を含む絶縁層２が配置され、さらにその下面に基板６への接続用端子として半導体素子側ランド３が配置される。本実施例において、半導体素子１は厚さ０．４ｍｍのシリコン、絶縁層２は厚さ０．００５ｍｍのポリイミド、半導体素子側ランド３は厚さ０．０１ｍｍの銅であり、半導体素子側ランド３は端子ピッチ０．１３ｍｍで複数配置されている。基板６の表面には半導体素子側ランド３と同一ピッチで基板側ランド７が設けられており、半導体素子側ランド３と基板側ランド７を内部に球形のコア４を持つはんだ５で接合することで、半導体素子１と基板６を接続して電気的導通が確保される。このとき、半導体素子側ランド３とコア４の間に配置されるはんだ５の厚さ（コア−ハンダ隙間）をコア４の直径で制御できるので、目標とするはんだ厚さを高精度に制御できる。半導体素子１と基板６の間には封止樹脂８が充填されている。
実施例１において、基板６は厚さ０．８ｍｍのガラスエポキシ基板、基板側ランド７はニッケルメッキを施した厚さ０．０１ｍｍの銅、コア４はニッケルメッキを施した直径０．０６５ｍｍの銅、はんだ５は組成Ｓｎ−３Ａｇ−０．５Ｃｕの鉛フリーはんだ、封止樹脂８はフィラーを含有するエポキシ樹脂である。コア４ははんだ５より剛性の大きい材料を用いる。封止樹脂８の物性値は、室温においてヤング率５ＧＰａ、線膨張係数４０ｐｐｍ／Ｋである。コア４は、またニッケル、モリブデン等から構成することもできる。
実施例１において、構造全体の温度が降下したときの変形応力分布図（水平方向の応力σｘの分布）を図１Ｂに示す。グレートーンの濃度が濃い部分は大きな引張応力が発生していることを示す。またグレートーンの濃度が薄い部分は大きな圧縮応力が発生していることを示す。半導体素子側ランド３が上に凸の曲げ変形を生じ、半導体素子側ランド３上部に引張り応力、下部に圧縮応力が発生している。
このメカニズムは次のように考えられる。封止樹脂８ははんだ５やコア４よりも線膨張係数が大きいため、温度降下によってより大きく熱収縮し、はんだ５やコア４は圧縮される。このとき、はんだ５内部にはんだよりも剛性の大きい材料である銅の球形コア４を配置し、接続用端子（ランド）とコアの間に配置されるはんだ層の厚さ（コア−はんだ隙間）を薄くすると、上記圧縮荷重は半導体素子側ランド３の中央部に集中的に作用する。その結果、半導体素子側ランド３には半導体素子側を凸（コア側を凹）とする曲げ変形が生じ、この曲げ変形によって半導体素子側ランド３の半導体素子側は水平方向に引張り応力が発生し、コア側には水平方向に圧縮応力が発生する。
一方、半導体素子側ランド３は温度降下によって全体が熱収縮するが、上述した半導体素子側ランド３の半導体素子側に発生する水平方向の引張り応力がこの熱収縮を部分的に打ち消すため、半導体素子側ランド３の半導体素子側表面の熱変形は小さくなり、シリコンの熱変形に近づく。その結果、シリコンとランドの熱変形差に起因して絶縁層に発生する応力が低減され、絶縁層の破壊を防止し半導体装置の信頼性を確保できる。
図２の模式図を用いて、上述した絶縁層応力低減のメカニズムを説明する。図２（ａ）に太枠で示す接続部上部の絶縁層２近傍を図２（ｂ）、（ｃ）に拡大して示す。図２（ｂ）に各材料の熱変形によるひずみを模式的に示す。半導体素子１の材料であるシリコンの線膨張係数（約３ｐｐｍ／Ｋ）と比較して、半導体素子側ランド３の材料である銅の線膨張係数（約１７ｐｐｍ／Ｋ）が大きいので、温度降下時の熱変形量は半導体素子側ランド３の方が半導体素子１よりも大きい。そのため、半導体素子側ランド３と半導体素子１の間に配置される絶縁層２には、半導体素子側ランド３と半導体素子１の熱変形差によって応力が発生する。特に半導体素子側ランド３端部近傍の絶縁層２は半導体素子側ランド３に引っ張られることで引張り応力が発生する。図２（ｃ）に半導体素子側ランド３の曲げ変形で生じるひずみを模式的に示す。半導体素子側ランド３が上に凸の曲げ変形した場合、上面には引張りひずみ、下面には圧縮ひずみが発生する。
実際の半導体素子側ランド３には図２（ｂ）に示したひずみと図２（ｃ）に示したひずみが同時に発生する。その結果、半導体素子側ランド３の上面ではひずみが一部打ち消されて熱変形が小さくなり、下面ではひずみが重ねあわされるので熱変形が大きくなる。実施例１において、絶縁層２は半導体素子１の下面と半導体素子側ランド３の上面の間に配置される。上記メカニズムによって半導体素子側ランド３の上面の熱変形が小さくなると、半導体素子１の熱変形との差が小さくなり、絶縁層２に発生する応力および変形を低減することができる。
図３Ａ〜図４Ｂに従来構造Ａ、Ｂを実施例１と対比して説明する。図３Ａに半導体装置の従来構造Ａを示す。絶縁層２の下面に設けた突起部９と基板側ランド７をはんだ接合することで半導体素子１を基板６に実装している。はんだ５の内部にコアは含まない。半導体素子側の突起部９はメッキで形成した銅ピラーあるいはスタッドバンプである。本構造全体の温度が降下したときの変形応力分布図（水平方向の応力σｘの分布）を図３Ｂに示す。図１に示した実施例１の構造と異なり、温度降下時に絶縁層２と面している半導体素子側突起部９に曲げ変形が生じないため、本発明の絶縁層応力低減効果を得ることはできない。
図４Ａに、従来構造Ｂの模式図を示す。絶縁層２の下面に設けた半導体素子側ランド３と基板側ランド７をはんだ接合し半導体素子１を基板６に実装している。実施例１との相違点は、はんだ５の内部にコアを含まずコアによってはんだ高さを確保できないので接続高さが小さくなり、はんだボールの横幅が大きくなることである。接続高さが小さい場合には、半導体素子１と基板６を実装した後にその間に封止樹脂を挿入することが困難となり、はんだボールの横幅が大きくなると峡ピッチに端子を配置することが困難となる。本構造全体の温度が降下したときの変形応力分布図（水平方向の応力σｘの分布）を図４Ｂに示す。従来構造Ａと同様に、温度降下時に絶縁層２と面している半導体素子側ランド３に曲げ変形が生じないため、本発明の絶縁層応力低減効果を得ることはできない。
図５の説明図に示す応力解析モデルを用いて、絶縁層応力低減の効果をコンピュータによる応力解析で確認した。解析モデルは半導体装置中央部の１／２ピッチ分の３次元形状を切り出し、切り出し面は対称性を満たす境界条件とした。図５（ａ）は半導体装置の解析モデル化箇所を示す。（ｂ）はモデル全体図、（ｃ）は解析モデルのメッシュ図、（ｄ）は端部バンプ近傍の二次元メッシュ図（ｅ）は端部バンプ近傍の３次元メッシュ図である。
解析を実施したのは、図６の模式図における（ａ）従来構造Ａ、（ｂ）従来構造Ｂ、（ｃ）実施例１の３種類の接続構造である。従来構造Ａと実施例１の接続高さは同じであり、従来構造Ｂの接続高さは小さい。これは、端子ピッチを０．１３ｍｍとしたときのはんだ形状から決定した。はんだの厚みの範囲が端子ピッチで規定されるのは、半導体装置の接続部構造が主に端子ピッチを基準とした略相似形で構成されるためである。
図７の説明図に３種類の構造について、半導体素子側ランドと絶縁層界面の絶縁層側の引張り方向最大主応力σｐ１分布を示す。図７（ａ）は最大主応力σｐ１の座標軸Ｘを示し、図７（ｂ）は最外接続部近傍の応力σｐ１分布を示す。いずれの構造でも図中の右側のランド端部近傍において最大応力が発生しているが、各接続構造の最大応力を比較すると従来構造Ｂが最も大きく、実施例１が最も小さい。このことから、実施例１における絶縁層応力低減効果が確認できる。なお、ランド端部は形状や材料が不連続であり、理論的に応力が∞となる応力特異場であるため応力の絶対値の評価はできない。そこで、いずれの接続構造においても応力解析に同じ寸法の要素を用いることで、相対的な評価を行った。最大応力δｐ１の作用方向は各要素の寸法及び材質等に応じ種々の方向を取りうるが、各点における応力成分を入力して算出できる。
これまでの説明で、本実施例１によって絶縁層応力が低減するメカニズムを明らかにし、応力解析モデルを用いて検証した。次に、本発明の応力低減メカニズムが効果を発揮できる条件を明らかにする。接続部の設計因子には非常に多くの因子が挙げられる。これらの中から影響が大きいと考えられる８個の因子を選択し、図８（ａ）に示すＡ〜Ｈの制御因子に割り当てて図８（ｂ）の様にＬ１８直交表と呼ばれる８因子の効果を評価する直交表に割り当てた。選択した８個の因子が絶縁層応力に及ぼす影響が独立であれば、この直交表に示される１８条件の解析を行うことで各因子の影響を評価することができる。数値実験は、実施例１と、図７において実施例１に次いで応力が小さかった従来構造Ａの２種類について行った。図９（ａ）（ｂ）の模式図に、実施例１と従来構造Ａにおいて各因子が示す寸法の位置を示す。なお、因子Ａの「コア−はんだ隙間」は実施例１のみに存在する因子である。説明図１０（ａ）に、従来構造Ａと実施例１それぞれについて１８条件の数値実験を行った解析結果を示す。図１０（ｂ）に、矢印方向に作用する最大主応力σｐ１の例を示す。
数値解析では、図７で示した応力分布と同様に算出した、半導体素子側ランド（あるいは突起部）端部近傍の絶縁層に生じる引張り方向の主応力σｐ１の最大値を評価した。図１１のグラフに、図１０で求めた数値実験結果を基に、因子毎に各水準を含む結果の応力値を相乗平均で表した結果を示す。この図１１によって、それぞれの因子の効果を視覚的に評価できる。（Ａ）コア−はんだ隙間（コア−ランド間はんだ厚さ）に関しては、０μｍのときに実施例１が従来構造Ａよりも応力が低減しており、１０μｍのときには応力低減効果が見られないことが確認できる。本数値実験では端子ピッチは０．１３ｍｍであり、端子ピッチの約１／１０以下の範囲で応力低減効果が見られる。（Ｂ）絶縁層厚さ、（Ｃ）ランド厚さ、（Ｄ）はんだ高さ、（Ｈ）基板厚さに関しては、全体的に実施例１が従来構造Ａよりも応力が低減しているが、水準毎の顕著な違いは見られない。これは、本因子自体の効果で実施例１が従来構造Ａよりも応力低減したのではなく、他の因子の効果によって応力低減したことを示している。（Ｅ）室温におけるはんだ降伏応力（σｙ）に関しては、１８ＭＰａのときに最も実施例１による応力低減効果が見られ、２４ＭＰａのときにも応力低減効果が見られるが、３０ＭＰａのときには応力低減効果は見られない。（Ｆ）封止樹脂のヤング率は１ＧＰａのときには応力低減効果は見られず、それ以上の範囲で効果が発揮される。（Ｇ）封止樹脂線膨張係数は２０ｐｐｍ／Ｋのときには応力低減効果は見られず、それ以上の範囲で効果が発揮される。なお、従来構造Ａにおいて（Ａ）コア−はんだ隙間（コア−ランド間はんだ厚さ）は存在しないパラメータであるため２水準の応力の違いは非常に小さい。直交表に割り当てた因子や水準が不適切な場合、他因子の交互作用の影響によって存在しないパラメータに対して大きく変化することがある。従来構造Ａにおいてコア−ランド間はんだ厚さの影響が小さいことは、本数値実験の妥当性を示している。
以上の結果に実用上知られている条件を考慮して数値範囲をまとめると、ランドとコアの間のはんだ厚さが端子ピッチの１／１０以下、前記半導体素子と基板の間に充填される封止樹脂のヤング率、線膨張係数、室温におけるはんだの降伏応力を、１ＧＰａ＜封止樹脂のヤング率＜３０ＧＰａ、２０ｐｐｍ／ｋ＜封止樹脂の線膨張係数＜２００ｐｐｍ／ｋ、１０ＭＰａ＜室温におけるはんだの降伏応力＜３０ＭＰａとした場合に、本実施例１による絶縁層応力低減効果が得られる。この適正範囲は、ランドの曲げ変形によって絶縁層の応力が低減するメカニズムを明らかにすることによって初めて求められるものである。従来のようにメカニズムが未知の状態においては、実験計画法を用いる際に因子や水準を適切に直交表に割り当てることは困難であり、適正範囲を求めることはできない。
図８〜図１１を用いて本実施例１の応力低減効果が得られる範囲を明らかにしたが、その範囲の適切さを再度確認するため、図１２の説明図に室温におけるはんだの降伏応力σｙ、封止樹脂のヤング率、封止樹脂の線膨張係数について各３水準の組合せを全て数値実験した結果を示す。コア−ランド間はんだ厚さは１０μｍの条件である。本数値実験では、各水準全ての組合せを検討するため、各因子の交互作用の影響も評価可能である。従来構造Ａと実施例１についてそれぞれ２７条件の数値実験を行い、算出結果を図１２（ａ）に示し、それぞれの応力比のグラフを図１２（ｂ）に示す。全ての条件について実施例１の応力は従来構造Ａよりも小さく、ランドとコアの間のはんだ厚さが端子ピッチの１／１０以下において、前記半導体素子と基板の間に充填される封止樹脂のヤング率、線膨張係数、室温におけるはんだの降伏応力を、１ＧＰａ＜封止樹脂のヤング率＜３０ＧＰａ、２０ｐｐｍ／ｋ＜封止樹脂の線膨張係数＜２００ｐｐｍ／ｋ、１０ＭＰａ＜室温におけるはんだの降伏応力＜３０ＭＰａとした条件下で、本実施例１による絶縁層応力低減効果が得られることが検証できた。
図１３に、本実施例１の製造方法をステップ（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）に示す。始めに、（ａ）で表面に半導体素子側ランド３と絶縁層２を持つ半導体素子１を用意する。次に、（ｂ）で半導体素子側ランド３の表面にフラックス１０を塗布する。本実施例において、フラックス１０はペースト状のはんだを用い、塗布する際にはフラックス用のマスクを用いた。次に、（ｃ）でコア４の表面にはんだ５のメッキを施したはんだボールを各半導体素子側ランド３上に配置する。このとき、はんだボールはフラックスの粘性によって固定される。次に、（ｄ）で全体をはんだ溶融温度以上に加熱することで、フラックス１０およびコア４表面のはんだ５が溶融し、半導体素子側ランド３と金属接合する。次に、（ｅ）で反転した半導体素子１を基板６上に配置して、再度全体をはんだ溶融温度以上に加熱することで、半導体素子１を基板６に実装する。最後に、（ｆ）で封止樹脂８を塗布充填して半導体装置が完成する。
図１４に、本発明の実施例２である半導体装置の断面を模式図で示す。実施例１との相違点は、半導体素子側ランド３の接合方向厚さが基板側ランド７の接合方向厚さよりも厚い点である。半導体素子側ランド３は、接合方向厚さが幅方向厚さより小さい長方形断面を有する。
実施例２において、コア４によって半導体素子側ランド３が曲げられる際、半導体素子側ランド３の中央部はコア４によって圧縮荷重を受ける。半導体素子側ランド３が薄い場合にはこの圧縮荷重によって半導体素子側ランド３の中央部近傍の絶縁層２にも大きな圧縮応力が生じることがあるが、実施例２の様に半導体素子側ランド３を厚くすることで、圧縮荷重の集中を防止または緩和できる。
図１５に、半導体素子側ランド３の厚みが１０μｍの条件と２０μｍの条件において、温度降下したときの圧縮方向の主応力σｐ３を含む変形応力分布図を示す。図１５（ａ）の半導体素子側ランド３の厚さが１０μｍの条件では圧縮応力の大きい色の濃い領域が絶縁層２に在るが、図１５（ｂ）の半導体素子側ランド３が２０μｍの条件では圧縮応力の大きい色の濃い領域は絶縁層２に見られない。
図１６のグラフに、半導体素子側ランド３の厚みが１０μｍの条件と２０μｍの条件において、温度降下したときの半導体素子側ランド３端部絶縁層引張り方向主応力σｐ１の分布を示す。半導体素子側ランド３を厚くしても本実施例１による半導体素子側ランド３端部絶縁層の応力低減効果は得られることが確認できる。これは、半導体素子側３が厚くなることで曲げ剛性が大きくなって曲げ曲率半径は大きくなるが、ランド表面と曲げ中立面との距離が大きくなることで、絶縁層２の圧縮応力を減殺するランド表面の曲げ変形量が確保できるためである。
以上、本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１・・・半導体素子
２・・・絶縁層
３・・・半導体素子側ランド
４・・・コア
５・・・はんだ
６・・・基板
７・・・基板側ランド
８・・・封止樹脂
９・・・半導体素子側突起部
１０・・・ペースト

Claims (6)

  1. 内部に配線を含む絶縁層を表面に形成した半導体素子と該半導体素子を実装する基板と
    を有し、前記半導体素子の絶縁層表面と前記基板表面に一定ピッチで設けられた複数の接
    続用端子を有し、前記半導体素子の絶縁層表面の接続用端子と前記基板の接続用端子をは
    んだ接合して前記半導体素子を前記基板に実装し、前記半導体素子と前記基板との接続部
    を封止樹脂で封止した半導体装置において、
    前記半導体素子と基板の接続部のはんだの内部に略球形のコアを設け、前記コアを前記はんだよりも大きな剛性をもつ材料から構成し、半導体素子の絶縁層表面に設けられた接続用端子と前記コアの間に配置されるはんだの厚さを絶縁層表面の接続用端子の端子ピッチの１／１０以下とすると共に、前記半導体素子と基板の間に充填される封止樹脂のヤング率、線膨張係数および室温におけるはんだの降伏応力を各々、１ＧＰａ＜封止樹脂のヤング率＜９ＧＰａ、２０ｐｐｍ／ｋ＜封止樹脂の線膨張係数＜６０ｐｐｍ／ｋ、１８ＭＰａ＜室温におけるはんだの降伏応力＜３０ＭＰａとしたことを特徴とする半導体装置。
  2. 請求項１に記載された半導体装置において、前記コアがニッケルメッキされた銅で構成されていることを特徴とする半導体装置。
  3. 請求項１に記載された半導体装置において、前記コアがニッケルで構成されていることを特徴とする半導体装置。
  4. 請求項１に記載された半導体装置において、前記コアがモリブデンで構成されていることを特徴とする半導体装置。
  5. 請求項１に記載された半導体装置において、前記半導体素子の絶縁層表面における接続用端子の接続方向厚さが基板側の接続用端子の接続方向厚さよりも厚いことを特徴とする半導体装置。
  6. 請求項５に記載された半導体装置において、前記半導体素子の絶縁層表面における接続用端子の接続方向厚さが幅方向厚さより小さい長方形断面を有することを特徴とする半導体装置。
JP2009017479A 2009-01-29 2009-01-29 半導体装置 Expired - Fee Related JP5045688B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009017479A JP5045688B2 (ja) 2009-01-29 2009-01-29 半導体装置
US12/694,298 US8053908B2 (en) 2009-01-29 2010-01-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017479A JP5045688B2 (ja) 2009-01-29 2009-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2010177394A JP2010177394A (ja) 2010-08-12
JP5045688B2 true JP5045688B2 (ja) 2012-10-10

Family

ID=42397012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017479A Expired - Fee Related JP5045688B2 (ja) 2009-01-29 2009-01-29 半導体装置

Country Status (2)

Country Link
US (1) US8053908B2 (ja)
JP (1) JP5045688B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9219030B2 (en) 2012-04-16 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structures and methods for forming the same
DE102012109922B4 (de) 2012-04-16 2020-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-Package-Struktur und Verfahren zur Herstellung derselben
US8928134B2 (en) 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US20220108965A1 (en) * 2020-10-06 2022-04-07 Jabil Inc. Low temperature, reworkable, and no-underfill attach process for fine pitch ball grid arrays having solder balls with epoxy and solder material

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250498B2 (ja) 1997-09-26 2002-01-28 イビデン株式会社 半田ボール及びプリント配線板
JP3897596B2 (ja) * 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
JP2006344624A (ja) * 2005-06-07 2006-12-21 Hitachi Metals Ltd 電子部品の製造方法
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
JP4986523B2 (ja) * 2006-07-20 2012-07-25 三洋電機株式会社 半導体装置およびその製造方法
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
JP2008277631A (ja) * 2007-05-01 2008-11-13 Renesas Technology Corp 半導体装置
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
JP5212118B2 (ja) * 2009-01-05 2013-06-19 日立金属株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010177394A (ja) 2010-08-12
US20100193936A1 (en) 2010-08-05
US8053908B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
JP5045688B2 (ja) 半導体装置
US9716075B2 (en) Semiconductor chip assembly and method for making same
JP4645233B2 (ja) 弾性表面波装置
JP6784330B2 (ja) モジュールおよびその製造方法
TWI460799B (zh) 佈線基材及其製造方法以及半導體元件
US10553347B2 (en) Module
US10347589B2 (en) Semiconductor substrate having stress-absorbing surface layer
KR102486558B1 (ko) 회로 기판 및 이를 구비한 반도체 패키지
JP4844216B2 (ja) 多層回路配線基板及び半導体装置
JP5437553B2 (ja) 半導体素子及び半導体装置
JP5778557B2 (ja) 半導体装置の製造方法、半導体装置、及び半導体素子
US20110303443A1 (en) Mount structure, electronic apparatus, stress relieving unit, and method of manufacturing stress relieving unit
JP5000621B2 (ja) 半導体装置
JP4606783B2 (ja) 半導体装置
JP3741699B2 (ja) 半導体装置及びその製造方法
US20190318985A1 (en) Package structure for electronic assemblies
JP5501387B2 (ja) 配線基板及びその製造方法と半導体装置
JP4255447B2 (ja) 半導体装置
JP5589734B2 (ja) 電子部品及びその製造方法
JP4973225B2 (ja) 高集積半導体装置
JP2007180357A (ja) 半導体チップ搭載用基板
US20140120661A1 (en) Flip chip packaging method
JP2017224699A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees