JP4290838B2 - リードピン付き配線基板およびリードピン付き電子部品 - Google Patents

リードピン付き配線基板およびリードピン付き電子部品 Download PDF

Info

Publication number
JP4290838B2
JP4290838B2 JP35453299A JP35453299A JP4290838B2 JP 4290838 B2 JP4290838 B2 JP 4290838B2 JP 35453299 A JP35453299 A JP 35453299A JP 35453299 A JP35453299 A JP 35453299A JP 4290838 B2 JP4290838 B2 JP 4290838B2
Authority
JP
Japan
Prior art keywords
head
lead
wiring board
wiring
lead pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35453299A
Other languages
English (en)
Other versions
JP2001177038A (ja
Inventor
浩二 西
憲志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP35453299A priority Critical patent/JP4290838B2/ja
Publication of JP2001177038A publication Critical patent/JP2001177038A/ja
Application granted granted Critical
Publication of JP4290838B2 publication Critical patent/JP4290838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路素子等の半導体素子あるいは混成集積回路といった電子部品を搭載しもしくは収容する電子部品収納用パッケージや電子装置等に好適に使用される、入出力端子用のリードピンが立設されたいわゆるピングリッドアレイ(Pin Grid Array、以下、PGAと略す)型のリードピン付き配線基板およびそれを用いたリードピン付き電子部品に関するものである。
【0002】
【従来の技術】
従来より、PGA型のリードピン付き配線基板は、リードピンを例えば格子状の配列に立設することにより入出力端子を平面的な配列で取り出せるため、端子数が増大しても配線基板の外形寸法を大きくすることなく比較的充分な端子間ピッチを確保できることなどから、MPU(Micro Processing Unit)等の半導体集積回路素子を初めとする各種の半導体素子等の電子部品を搭載収容する電子部品収納用パッケージ、あるいはそれら電子部品を搭載した電子部品や電子装置として広く用いられている。
【0003】
このような配線基板および電子部品を構成する絶縁基板としては、一般にアルミナセラミックス・窒化アルミニウムセラミックス等の各種セラミックスから成る無機材料を絶縁層の主成分とした無機材料系のものと、エポキシ樹脂やBT(ジスマレイド−トリアジン)樹脂等の有機樹脂、あるいはガラス−エポキシ樹脂複合基材、あるいは各種セラミックスの無機材料フィラーをエポキシ樹脂等の熱硬化性樹脂で結合した複合基材等の有機系材料を絶縁層の主成分とした有機材料系のものに大別される。
【0004】
このうち無機材料系のリードピン付き配線基板は、絶縁基板を構成する絶縁層の多層化が容易であり、配線導体として絶縁層間の配線導体層および異なる層間の配線導体層同士を電気的に接続するビアホール導体等の貫通導体も容易に形成することができるうえ、基板の下面に配線導体と電気的に接続して形成されたリードピン接合用のランドに、いわゆるネイルヘッド型リードピンの頭部の頭頂部を突き当てて、銀−銅合金系ろう材等の降伏応力の大きな接合材料でろう付けすることにより、容易にしかも高強度に接合できるという特長を有している。
【0005】
しかしながら、この無機材料系の配線基板は、約1500〜1600℃の高温で焼成したアルミナセラミックス等の焼結体を絶縁層の主成分としていることから比重が大きく、この配線基板を用いた電子部品の重量が大きくなる傾向にあるため、昨今の軽量化の要求に好適とは言い難いという面がある。そして、軽量化のために絶縁基板を薄くすると、欠け・割れ等が発生し、配線導体が断線しやすくなるという傾向を有している。
【0006】
これに対し、有機系材料を絶縁層の主成分とする有機材料系の配線基板は、電子機器の軽量化の市場要求に応えることができることから、さらに、通信端末市場における高周波用途に対しては、絶縁層の誘電率が小さく配線導体に低電気抵抗材料である銅を用いることができることから、無機材料系のものより好適であるとして近年注目を集め開発が進められてきている。
【0007】
かかる有機材料系のリードピン付き配線基板は、例えば片面もしくは両面に銅箔を貼り付けたガラス−エポキシ樹脂複合基材等から成る銅張り樹脂板にレジスト塗布やエッチング等のフォトリソグラフィ法による加工を施して銅配線パターンを形成し、これを複数層積層しエポキシ接着剤により接着して多層基板とした後、ドリルによる孔開け加工等によって所望の貫通孔を設け、その貫通孔の壁面にめっき等により銅導体を形成して各層の銅配線パターン間を接続し、その後、貫通孔にリードピンを圧入し、さらに半田を用いてこのリードピンを外部電気回路基板に接続固定する構造が採用されていた。
【0008】
【発明が解決しようとする課題】
しかしながら、このようなリードピンの接続固定構造を有する有機材料系の配線基板では、リードピンを外部電気回路基板に固定するための貫通孔が絶縁基板を貫通して多数形成されているため、配線導体の高集積化が図れず、配線の密度が低くなってしまうという問題点があった。
【0009】
特に、コア基板の表面に絶縁層と配線導体層とを順次積層して多層化するビルドアップ法により形成された配線基板においては、高密度配線が容易に形成できるという特長を有するものであるにも関わらず、リードピンを絶縁基板に固定するための貫通孔を絶縁基板を貫通して設けることにより、配線の自由度を大きく損なうこととなり、高密度配線の形成を困難にしてしまうという問題点を有するものとなっていた。
【0010】
そこで、絶縁基板を貫通する貫通孔は設けずに配線の高密度化を可能としておき、配線基板の一方の面、通常は下面に形成されたリードピン接合用のランドに半田等のろう材を付与しておいて、あらかじめリードピンを挿入してある、ピン固定用の貫通孔を有する樹脂基板をこの配線基板のランドにそれぞれ対応するリードピンが当接するように接着し、これを加熱することによってリードピンをランドにろう付けするといった、配線の自由度とリードピンの接合強度とを両立した有機材料系のPGA型のリードピン付き配線基板が提案されていた。
【0011】
しかしながら、この従来の有機材料系のリードピン付き配線基板によると、ピン固定用の貫通孔が穿孔された樹脂基板が、ろう付けされる全てのリードピンの頭部すなわちネイルヘッド部と半田付け部とを押さえ込むように接着固定されていることから、配線基板全体としての厚みが樹脂基板の分だけ増大することとなるため、この配線基板あるいはこれを用いた電子部品をマザーボード等の外部電気回路基板に実装すると、実装高さが増加して装置全体の外形寸法が大きくなってしまい、最近の電子装置に対する小型化・軽量化の要求を満足することが困難となることが避けられないという問題点があった。
【0012】
また、配線基板の一方の面にのみリードピン固定用の樹脂基板を接着することから、電子部品を構成する配線基板自体の上下両面の層構造が異なることとなってしまい、その結果、熱負荷が加わった場合に電子部品全体が大きく反ってしまい、実装信頼性が損なわれてしまうといった問題点も有していた。
【0013】
そこで、高温焼成したアルミナセラミックス等の無機材料系のリードピン付き配線基板に倣って、リードピン固定用の樹脂基板を用いずに、配線基板の下面に形成されたリードピン接合用のランドに、ネイルヘッド型のリードピンの頭部すなわちネイルヘッドを突き当てて、各種のろう材でネイルヘッドをろう付け接合する構造が試みられている。
【0014】
この従来の有機材料系のリードピン付き配線基板およびこれを用いた電子部品の例を図6に断面図で示す。図6において、電子部品31はリードピン付き配線基板32に個別電子部品としての半導体素子33が搭載されて構成されている。リードピン付き配線基板32は配線基板34にリードピン35がろう付け接合されて構成されている。
【0015】
36は配線基板34を構成するコア基板、37はコア基板36の表面に積層された絶縁層であり、これらコア基板36と絶縁層37とにより配線基板34の絶縁基板を構成している。38はコア基板36の内部に形成された貫通導体としてのスルーホール導体、39はコア基板36および絶縁層37の表面あるいは層間に形成された所定パターンの配線導体層、40は異なる層間の配線導体層39同士を電気的に接続する貫通導体としてのビア導体である。スルーホール導体38はコア基板36の上下面に形成された配線導体層39同士を電気的に接続している。これらスルーホール導体38・配線導体層39・ビア導体40により、絶縁基板の表面および/または内部に複数の配線導体が形成されている。41は配線基板34の上面に形成され、配線導体層39と電気的に接続されるとともに搭載される半導体素子33の電極が電気的に接続されるパッドであり、42は配線基板34の下面に配線導体層39と電気的に接続されて形成されたランドであり、このランド42にはリードピン35の頭部が半田等のろう材44によりろう付けされている。
【0016】
43は配線基板34の最外層に形成されたソルダーレジスト層であり、パッド41およびランド42に対応する部位に開口が形成されている。そして、パッド41には、例えば導体バンプ45を介して半導体素子33の電極が接続され、これにより半導体素子33が配線基板34の配線導体と電気的に接続されている。
【0017】
しかしながら、このような従来のリードピン付き配線基板32および電子部品31において、配線基板34の絶縁層37を有機樹脂系の材料で構成する場合は、その有機樹脂材料のガラス転移温度が約100〜150℃と低いことから、リードピン35をろう付けする際の熱に対する耐熱性に難点があるという問題点があった。
【0018】
他方、無機材料系のリードピン付き配線基板および電子部品においても、例えば誘電率等の電気的特性で有利でかつ低温焼成が可能なガラスセラミックス材料を絶縁層に用いた場合にも、高温焼成により作製されるアルミナセラミックス等の無機材料系のものに比べて焼成温度が約600〜800℃と低いことから、アルミナセラミックス等の高温焼成材料による配線基板に倣ってリードピンを降伏応力が大きく接合強度に優れた銀−銅系ろう材で接合しようとしても、銀−銅系ろう材等は融点が約500℃以上と高いことから、やはり耐熱性に難点があり用いることができないという問題点があった。
【0019】
そのため、これら耐熱性に劣る配線基板34に対しては、ろう材44により融点が低いもの、例えば鉛−錫系半田等を用いてリードピン35をろう付け接合してリードピン付き配線基板32および電子部品31を作製することが行なわれている。
【0020】
しかしながら、このような従来のリードピン付き配線基板32およびこれを用いたリードピン付き電子部品31によれば、前述の樹脂基板を用いた場合のような基板の反りによる実装信頼性の低下は避けられるものの、リードピン35接合用のろう材44に用いる鉛−錫系半田の降伏応力が小さいことと、通常はリードピン35の頭部35aのコーナー部すなわち頭頂側の周縁35cは角が立っており、かつリードピン35の軸部35bのヤング率が大きくて剛直であることから、このリードピン35を外部電気回路基板のソケットに挿抜するような実際的な使用状況においては、軸部35bの先端に加えられた斜め方向の外力が頭部35aの頭頂側の周縁35cに大きなモーメントとして作用して、この頭部35aの周縁35cからろう材44の表面に大きな応力が働くために、リードピン35に対する垂直引っ張り試験では1ピン当たりの接合強度が約30〜50Nと充分であっても、例えば20゜の斜め方向への引っ張り試験では10〜20N程度と極めて弱い接合強度しか得ることができず、また、リードピン35に外力が加わるとろう材44が容易に破壊されてしまい、実用上充分な接合強度を得ることができないという問題点があった。
【0021】
本発明はこのような従来技術の問題点に鑑みてなされたものであり、有機材料系の配線基板の場合であれば高密度な低抵抗配線が可能で、低誘電率で高周波に対する電気的特性に優れ、しかも低コストである等の優れた特性を生かしつつ、また、ガラスセラミックス材料の配線基板の場合でも同様に低抵抗配線が可能で、低誘電率で高周波に対する電気的特性に優れ多層化が容易である等の特性を生かしつつ、さらに、高温焼成のセラミックス材料の配線基板の場合でも本来の高信頼性を生かしつつ、いずれもリードピンに対する斜め方向の引っ張り荷重に対しても極めて高い接合強度および接合信頼性でリードピンをろう付け接合でき、配線基板内に形成される配線導体の高密度化を図ることができるとともに多ピン化の要求にも充分に応えることのできるリードピン付き配線基板およびこれを用いたリードピン付き電子部品を提供することを目的とするものである。
【0022】
【課題を解決するための手段】
本発明者等は上記目的を達成するために配線基板上のランドとネイルヘッド型のリードピンとの接合状態について鋭意検討した結果、ランドに対向してろう付け接合されたリードピンの頭部の頭頂側の周縁のコーナー部の形状とリードピンの軸部の物性とを適切な状態に設定することによってリードピンの斜め引っ張り試験における接合強度が大きく改善されることを見出し、本発明を完成するに至った。
【0023】
すなわち、本発明のリードピン付き配線基板は、絶縁基板と、該絶縁基板の表面および/または内部に形成された複数の配線導体と、前記絶縁基板の下面に形成され、前記配線導体に電気的に接続されたランドと、該ランドにろう付けされた頭部と該頭部に接続する軸部とを有するリードピンとを具備して成り、半導体素子が前記絶縁基板の上面に搭載されるとともに前記配線導体に電気的に接続されるリードピン付き配線基板であって、前記リードピンは、前記頭部の頭頂側の周縁に頭部の厚みの100〜130%の曲率半径を有するR面が設けられているとともに、前記頭部の前記軸部側の周縁に頭部の厚みの25〜35%の曲率半径を有するR面が設けらており、かつ軸部のヤング率が30〜80GPaであることを特徴とするものである。
【0027】
そして、本発明のリードピン付き電子部品は、上記各構成のリードピン付き配線基板に対し、前記絶縁基板の上面に半導体素子を搭載するとともにその電極と前記配線導体とを電気的に接続して成るものである。
【0028】
本発明のリードピン付き配線基板およびリードピン付き電子部品によれば、リードピンの頭部を、軸部に対して加わる15〜35゜の斜め方向の引っ張り力により生じるモーメントから接合部のろう材に加わる応力が分散するように、頭部の少なくとも頭頂側の周縁のコーナー部にC面またはR面を設けたことによって、このコーナー部にかかるモーメントに起因するろう材への応力の集中が緩和され、かつ頭部の周囲のろう材体積が大きくなり、さらに軸部のヤング率を30〜80GPaにしたことによってモーメントの支点がリードピン頭部のろう材との接合部からリードピンの軸部側に移行して、ろう材との接合部に掛かるモーメント自体が小さくなるために、このリードピンを外部電気回路のソケットへの挿抜する際に15〜35゜の斜め方向の引っ張り力が加わったとしても、リードピンとろう材との接合部にかかる応力を効果的に分散することができ、接合部に破壊が生ずることがなくなり、リードピンの斜め引っ張りにおける接合強度が垂直引っ張りにおける強度と同等となって実用上充分な接合強度を得ることができる。この結果、配線の自由度を損なうことなく、また基板の反りを発生させることもなく、多ピン化が実現できて配線の高密度化に対応することが可能となる。
【0029】
【発明の実施の形態】
以下、本発明のリードピン付き配線基板およびリードピン付き電子部品について図面を参照しつつ詳細に説明する。
【0030】
図1は本発明のリードピン付き配線基板およびリードピン付き電子部品を実施の形態の一例を示す、有機材料系のPGA型の配線基板を例にとった断面図である。また、図2〜図5はそれぞれ本発明のリードピン付き配線基板およびリードピン付き電子部品に用いるリードピンの形状を示す側面図である。
【0031】
これらの図において、リードピン付き電子部品1はリードピン付き配線基板2に個別電子部品としての半導体素子3が搭載されて構成されている。この半導体素子3としては、半導体集積回路素子あるいは混成集積回路等が搭載される。リードピン付き配線基板2は配線基板4にネイルヘッド型のリードピン5がろう付け接合されて構成されている。
【0032】
6は配線基板4を構成するコア基板、7はコア基板6の表面に積層された絶縁層であり、これらコア基板6と絶縁層7とにより配線基板4の絶縁基板を構成している。8はコア基板6の内部に形成された貫通導体としてのスルーホール導体、9はコア基板6および絶縁層7の表面あるいは層間に形成された所定パターンの配線導体層、10は異なる層間の配線導体層9同士を電気的に接続する貫通導体としてのビア導体である。スルーホール導体8はコア基板6の上下面に形成された配線導体層9同士を電気的に接続している。これらスルーホール導体8・配線導体層9・ビア導体10により、絶縁基板の表面および/または内部に複数の配線導体が形成されている。
【0033】
11は配線基板4の上面に形成され、配線導体層9と電気的に接続されるとともに搭載される半導体素子3の電極が電気的に接続されるパッドであり、12は配線基板4の下面に配線導体層9と電気的に接続されて形成されたランドであり、このランド12にはリードピン5の頭部が半田等のろう材14によりろう付けされている。
【0034】
13は配線基板4の最外層に形成されたソルダーレジスト層であり、パッド11およびランド12に対応する部位に開口が形成されている。そして、パッド11には、例えば導体バンプ15を介して半導体素子3の電極が接続され、これにより半導体素子3が配線基板4の配線導体と電気的に接続されている。
【0035】
本発明のリードピン付き配線基板2およびリードピン付き電子部品1は、上記の構成において、リードピン5の頭部5aの少なくとも頭頂側の周縁5cにC面またはR面を設けたことを特徴とするものである。本発明にかかるリードピン5においては、例えば図1および図5に示すように、リードピン5の頭部5aの軸部5b側の周縁5dにもR面を設け、このR面から頭頂側の周縁5cに設けたR面にかけて連続的な曲面を有するようなネイルヘッド側面を形成したり、あるいは図2に示すように頭部5aの頭頂側の周縁5cのみにC面を設けたり、図3に示すように頭部5aの頭頂側の周縁5cと軸部5b側の周縁5dの両方にC面を設けたり、図4に示すように頭部5aの頭頂側の周縁5cのみにR面を設けるなど、種々の形態とすることができる。また、図示していないが頭部5aの頭頂側の周縁5cにC面とR面とを組み合わせて設けたもの、あるいは頭頂側の周縁5cにはR面を、軸部5b側の周縁5dにはC面を有するもの、または軸部5b側の周縁5dから頭頂側の周縁5cにかけてC面またはR面が連続的に変化するものなど、種々の組み合わせ形態としてもよい。
【0036】
とりわけ斜め方向の引っ張りにより生じるモーメントからろう材14に加わる応力を効果的に分散して、斜め引っ張りに対して垂直引っ張りと同等の接合強度が得やすいという点からは、図1または図5に示すように、頭部5aの頭頂側の周縁5cにR面を設けるとともに、軸部5b側の周縁5dにもR面を設けることが望ましい。
【0037】
以上のような本発明に用いるリードピン5の頭部5aの頭頂側の周縁5cに設けるC面としては、充分な接合強度を得るためにろう材14と頭部5aとの接合面積を確保するという点からは、また、斜め方向の引っ張りにより生じるモーメントから接合材に加わる応力を効果的に分散して垂直引っ張りと同等の接合強度が得やすいという点からは、頭部5aの頭頂側よりこの頭部5aの厚みの2/3以内の大きさで、かつ軸部5bに対して50〜80゜の角度を有するものであることが望ましい。
【0038】
このC面の大きさが頭部5aの厚みの2/3を超えると、頭部5aにおいて厚みの薄い部分が多くなるため、リードピン5への引っ張りに対して頭部5a自体が破断される場合があり、リードピン5が本来有している接合強度が得られ難くなる傾向がある。なお、このC面の大きさは、このC面の寸法・形状の安定加工性の点からは、頭部5aの厚みの1/4以上の大きさであることが好ましい。
【0039】
また、このC面の角度が軸部5bに対して50°を下回ると、頭部5aの頭頂側の平面とC面とによって形成される角が立ってくるため、前述の応力の分散の効果が小さくなる傾向があり、他方、軸部5bに対して80°を上回ると、ろう材14と頭部5aの接合面積が小さくなるため、引っ張りに対して頭部5aとろう材14との界面で破断される場合があり、リードピン5が本来有している接合強度が得られ難くなる傾向がある。
【0040】
一方、R面としては、上記と同様の点からは、頭部5aの厚みの25〜150%の曲率半径を有するものであることが望ましい。さらに、リードピン5の接合時においてろう材14に含まれる気泡を効果的に排出するという点も考慮すると、頭部5aの厚みの100〜130%の曲率半径を有するものであることがより望ましいものである。
【0041】
このR面の曲率半径が頭部5aの厚みの25%を下回ると、頭部5aの頭頂側の周縁5cの角が立ってくるため、前述の応力の分散の効果が小さくなる傾向があり、他方、頭部5aの厚みの150%を上回ると、ろう材14と頭部5aの接合面積が小さくなるため、引っ張りに対して頭部5aとろう材14との界面で破断される場合があり、リードピン5が本来有する接合強度が得られ難くなる傾向がある。
【0042】
さらに、リードピン5の頭部5aの頭頂側の周縁5cに上記の頭部5aの厚みの100〜130%の曲率半径を有するR面を設けるとともに、頭部5aの軸部5b側の周縁5dにも頭部5aの厚みの25〜35%の曲率半径を有するR面を設けることが最も望ましい。このように上記の頭頂側の周縁5cのR面による作用効果に加えて、軸部5b側の周縁5dにもR面を設けることで、リードピン5接合時のろう材14の流れを円滑にして良好なろう材14フィレット形状を形成し易くなって接合バラツキの低減が容易となるうえ、さらにろう材14が頭部5aの外周側面を押さえ込むことによる接合強度の安定化も望めることとなり、極めて良好な接合強度を有するリードピン5のろう付けが可能となる。
【0043】
このとき、頭部5aの軸部5b側の周縁5dに設けるR面の曲率半径が頭部5aの厚みの25%未満であるとろう材14の流れ性の効果的な確保が不充分となる傾向があり、他方、頭部5aの厚みの35%を超えるとろう材14が過剰に頭部5a全体を覆ってしまうため、良好なフィレット形状を形成するためにより多くのろう材14が必要となってしまう傾向がある。
【0044】
本発明においては、さらにリードピン5の軸部5bのヤング率が30〜80GPaであることが特徴であり、軸部5bのヤング率をこの範囲に特定したことによって、リードピン5にかかるモーメントの支点がリードピン5のろう材14との接合部から軸部5b寄りに移行して、ろう材14にかかるモーメント自体を小さくすることができるために、斜め方向の引っ張りにより生じるモーメントからろう材14に加わる応力を効果的に軸部5b側に分散させることができて、斜め引っ張りにおいて垂直引っ張りと同等の接合強度を得ることができるものとなる。
【0045】
この軸部5bのヤング率が30GPaより小さいと、リードピン5の引っ張りに際して軸部5bが容易に伸びてしまって実用に耐えないものとなる傾向がある。他方、80GPaを超えると軸部5bが剛直となるためにろう材14にかかるモーメントを減少させる効果が得られなくなる傾向がある。
【0046】
特に、リードピン付き配線基板2およびリードピン付き電子部品1を外部電気回路基板のソケットに繰り返し挿抜した場合にもリードピン5とソケット端子との良好な電気接点を保つという点からは、軸部5bのヤング率は50〜80GPaであることがより望ましい。これは、軸部5bのヤング率が50GPaより小さいと、軸部5bが幾分柔らかめであるため、ソケットに繰り返し挿抜した場合に、軸部5b側の接点が徐々に凹形状となって良好な電気接点を保ち難くなる場合があるからである。
【0047】
以上により、本発明のリードピン付き配線基板2およびリードピン付き電子部品1によれば、そのリードピン5を外部電気回路基板のソケットに挿抜したり、15〜35゜の斜め方向の引っ張り力がリードピン5に加わったりした場合に、リードピン5の軸部5bに加えられた斜め方向の外力に起因したモーメントによるろう材14との接合部への応力の集中が大幅に緩和されると同時に、リードピン5の頭部5aの頭頂側の周縁5cにおけるろう材14の分量が多くなるために、ろう材14にかかる応力を効果的に分散することができる。
【0048】
本発明のリードピン付き配線基板2およびリードピン付き電子部品1において、リードピン5の各部寸法については,PGA型に用いられるものとして任意に選択が可能であるが、軸部5bの直径としては0.2〜0.7mmが好ましく、軸部5bの曲げ強さの点を考慮すると0.35〜0.55mmが最適である。リードピン5の軸部5bの直径が0.2mmに満たない場合は、ソケットに挿入した際に容易に軸部5bが曲がってしまうため実用に耐えなくなる傾向があり、他方、0.7mmを超える場合は、軸部5bの曲げ強さが大きく剛直になるため、軸部5bに横方向の外力が加わった際のピン接合部にかかるモーメントが大きくなって、接合部が破断しやすくなる傾向がある。
【0049】
また、頭部5aがネイルヘッド形状である場合、その直径は、配線基板4のランド12の直径、この例ではソルダーレジスト層13の表面に形成したランド12を露出させる開口の開口径の50%以上であって、90%以下であることが好ましい。頭部5aの直径がランド12の直径の50%未満であると、リードピン5を配線基板4のランド12に接合する際にリードピン5が傾いて接合されてしまい、ソケットへの挿入が不可能となったり、斜め方向の引っ張りに起因するモーメントによる接合部への応力分散が効果的でなくなって充分な接合強度が得られなくなる傾向がある。他方、頭部5aの直径がランド12の直径の90%より大きいと、頭部5aがランド12をはみ出して接合される場合があり、接合面積の減少によりリードピン5の接合強度が低下する傾向がある。
【0050】
さらに頭部5aの厚みに関しては、軸部5bの直径の10%以上であって、100%以下であることが好ましい。頭部5aの厚みが軸部5bの直径の10%未満の場合は、頭部5aと軸部5bとの間の強度が小さくなるためにリードピン5の接合強度が小さくなる傾向がある。他方、軸部5bの直径の100%を超える場合は、頭部5aと接合するろう材14を多量に必要とするようになり、接合時の制御が困難となって軸部5bにろう材14が濡れ拡がってソケットへの挿入不良の原因となったり、またはランド12の間をブリッジして短絡する等の恐れがある。特に頭部5aの寸法・形状の安定加工性の点からは、頭部5aの厚みは軸部5bの直径の20%以上60%以下であることがより望ましい。
【0051】
本発明における配線基板4は、例えば有機系材料から成る場合であれば、スルーホール導体8を具備したガラス−エポキシ複合材等から成るコア基材6の両面に、有機樹脂材料から成る絶縁層7と銅等から成る所定パターンの配線導体層9とを交互に積層して形成されており、異なる層間に形成された配線導体層9同士は、絶縁層7の内部に形成したビアホール導体10等の貫通導体を介して接続されている。この配線基板4の上面には半導体素子3が搭載実装され、この半導体素子3の電極は配線基板4の表面に形成されたパッド11にフリップチップ接続用の導体バンプ15を介して電気的に接続され、搭載されている。
【0052】
また、本発明における配線基板4は、例示した有機系材料から成るものの他にも、例えばシリカ等を主成分としたガラスセラミックス材料から成る絶縁層を用いた絶縁基板に銅粉末の焼結体等から成る配線導体を形成したものであってもよく、アルミナセラミックスや窒化珪素セラミックス・窒化アルミニウムセラミックス等の材料から成る絶縁層を用いた絶縁基板にタングステンやモリブデン等の高融点金属から成る配線導体を形成したものであっても、各種のセラミックス粉末をエポキシ樹脂等の熱硬化性樹脂で結合した複合材料から成る絶縁層を用いた絶縁基板に銅や銀等の金属粉末を熱硬化性樹脂で結合して成る配線導体を形成したものであってもよい。また、無機フィラーを含有する有機樹脂材料に代えて、ガラス繊維や織布等に有機樹脂材料を含浸させたものを絶縁層7として用いることも可能である。
【0053】
なお、配線基板4における絶縁層7が有機樹脂材料から成るものである場合、その主成分としてはエポキシやポリスチレン・ポリフェニレンエーテル等の熱硬化性樹脂が適用でき、シリカやアルミナ等から成る無機フィラーを適量含有したものも用いることができるが、有機樹脂材料のガラス転移温度が約150℃より低いと、絶縁層7がろう材14によるランド12とリードピン5との接合時の熱処理による熱の影響を受けるおそれがあるため、有機樹脂材料のガラス転移温度は約150℃以上であることが望ましい。
【0054】
本発明における配線導体層9は、有機系材料による配線基板4においては、主にめっき法もしくはエッチング法により絶縁層7上に形成され、異なる層間の配線導体層9同士は、絶縁層7に形成した貫通孔の内側にめっき法やエッチング法等により形成された銅等から成るビアホール導体5により電気的に接続される。
【0055】
一方、配線基板4の最外層は感光基を有する有機樹脂材料を主成分としたソルダーレジスト層13で形成されており、このソルダーレジスト層13にはリードピン5が接合されて入出力用端子となるランド12およびIC接続用端子となるフリップチップ接続用のパッド11等がフォトリソグラフィ法等により開口されている。
【0056】
ろう材14としては、例えば錫(Sn)および/または鉛(Pb)を主成分とし、アンチモン(Sb)やビスマス(Bi)・インジウム(In)・銅(Cu)・銀(Ag)・金(Au)等の金属を適量添加した半田等を用いるとよく、有機樹脂材料を主成分とした絶縁層7の耐熱性を考慮すると、ろう材14の融点は、絶縁層7のガラス転移温度+100℃程度を超えない温度であることが好ましい。上記の錫−鉛系の半田であれば、その融点は約270℃以下であることから、ガラス転移温度が約150℃より低い有機樹脂材料である上記の熱硬化性樹脂に対しても使用できるものである。なお、この場合の融点とは、合金系半田の場合は液相線温度を指す。
【0057】
さらにろう材14の降伏応力は、このろう材14の降伏応力を十分に確保し、ろう材14内部からの破断を避けて充分なピン接合強度を得るためには5MPa以上であることが望ましい。
【0058】
一方、ろう材14の弾性変位量が充分で、応力の緩和を効果的に得られるとともにリードピン5の高い接合信頼性を得るという点からは、ろう材14のヤング率が100GPa以下であることが望ましい。
【0059】
このようなろう材14としては、75〜85重量%の鉛と、5〜15重量%の錫と、5〜10重量%のアンチモンとを主成分とし、その融点が約270℃以下で、かつ降伏応力が約40MPa以上、ヤング率が約50GPa以下である鉛−錫系半田が好適であるが、鉛が人体へ及ぼす悪影響を考慮した近年の鉛フリー化の動きを考慮すれば、この半田は、90〜95重量%の錫と、5〜10重量%のアンチモンとを主成分とし、その融点が約260℃以下で、かつ降伏応力が約20MPa以上、かつヤング率が約80GPa以下である錫−アンチモン系半田が、本発明におけるろう材14としては最適である。
【0060】
リードピン5の材質については、ランド12とリードピン5との熱膨張差を考慮したピン接合強度の点からは、ランド12を形成する導体材料と熱膨張率が概ね同等のものを用いることが好ましく、ランド12が銅から成る場合であれば、その熱膨張率が約1〜20ppm/℃であることが好ましい。このような材質としては、例えばFe−Ni−Co合金やFe−Ni合金が挙げられる。
【0061】
しかし、これらFe−Ni−Co合金やFe−Ni合金を用いて作製されるリードピンのヤング率は一般に100〜130GPaと高く、既に説明したように本発明におけるリードピン5の軸部5bのヤング率の範囲である30〜80GPaを逸脱しているため、そのまま用いることは不適当である。そのため、これらの材料から成るリードピン5に対しては、700〜1100℃の温度で所定の時間熱処理することによって合金材料の再結晶化を促進して、ヤング率を所望の範囲に制御することが必要となる。
【0062】
また、ランド12およびリードピン5の表面はニッケル(Ni)を主成分としためっき皮膜と金(Au)を主成分としためっき皮膜とを被着しておくことが望ましく、この金めっき皮膜はランド12とリードピン5の表面酸化を効果的に防止することができるため、ろう材14により接合した場合も信頼性に優れた電気接続性を得ることが可能となる。さらに、金めっき皮膜の下地にニッケルめっき皮膜を形成することによって、ランド12またはリードピン5と金めっき皮膜との密着性が向上し、金めっき皮膜が剥離することによる強度の劣化が効果的に防止される。
【0063】
【実施例】
次に、本発明のリードピン付き配線基板におけるリードピンの接合信頼性を以下のようにして評価した。
【0064】
<実施例1>
まず、エポキシ樹脂にシリカフィラーを適量含有させたものを絶縁層とし、ランドを構成する導体の直径が1.6mmで、このランドに対応するソルダーレジスト層の開口径が1.4mmのランドパターンを設けて構成されたPGA型の配線基板を試験基板とし、ろう材として錫95重量%/アンチモン5重量%の合金半田を用い、リードピンには、図1および図5に示した形状と同様の、軸部の直径が0.45mm・軸部の長さが3mmであって、頭部のネイルヘッド径が0.9mm、ネイルヘッド厚みが0.2mmであるとともに、頭部の軸部側の周縁のコーナー部に半径0.06mmのR面を、頭頂側の周縁のコーナー部に半径0.23mmのR面をそれぞれ設けた円板状のネイルヘッドを有する銅合金製のものを用いて、このリードピンを試験基板のランドに錫95重量%/アンチモン5重量%の合金半田を用いて接合して、本発明による評価用試料を得た。
【0065】
また、比較例として、頭部の頭頂側の周縁のコーナー部が角の立った円板状の従来のネイルヘッドを有する同一寸法のリードピンを用いて、同じ試験基板のランドに同じ合金半田を用いて接合したものを作製し、同じく評価用試料を得た。
【0066】
かくして得られた各評価用試料を用いて、以下に示す評価項目について測定した。
【0067】
まず、リードピンの接合強度は、評価用試料を傾けて20゜および30゜の角度をつけて引っ張り試験機のステージに固定し、リードピンを引っ張り治具にチャッキングした後、毎分15mmの速度で引っ張ることにより破断時の全荷重を測定し、各試料について30ピンを測定した結果によって評価した。
【0068】
その結果、比較例の評価用試料では1ピン当たりの接合強度が20゜傾斜の場合で4.7〜27.4Nの範囲に、また30゜傾斜の場合で3.9〜21.6Nの範囲と極めて低く、破壊モードは70%以上が半田内破壊であった。
【0069】
これに対して、本発明による評価用試料では、同じく20゜傾斜の場合で44.1〜68.6Nの範囲に、また30゜傾斜の場合で43.1〜58.8Nの範囲と極めて大きく、破壊モードはいずれもランド導体と絶縁層の界面部分から破壊しており、斜め方向の引っ張りにおいても実用上充分な強度を有するものであった。
【0070】
また、本発明による評価用試料に、実際の半導体素子を模した疑似シリコンチップを搭載して反りの評価を行なったところ、実際の使用を想定した熱負荷状態においても反りは全く発生せず、実装信頼性上の問題は見られなかった。
【0071】
<実施例2>
実施例1と同様の試験基板に対し、ろう材として鉛82重量%/錫10重量%/アンチモン8重量%の合金半田を用い、リードピンには、図1および図5に示した形状と同様の、軸部の直径が0.45mm・軸部の長さが3mmであって、頭部のネイルヘッド径が0.9mmまたは1.1mm・ネイルヘッド厚みが0.2mmであるとともに、頭部の軸部側の周縁のコーナー部に半径0.06mmのR面を、頭頂側の周縁のコーナー部に半径0.23mmのR面をそれぞれ設けた円板状のネイルヘッドを有するFe−Ni−Co合金製のものを用いて、このリードピンを試験基板のランドに鉛82重量%/錫10重量%/アンチモン8重量%の合金半田を用いて接合して、本発明による評価用試料を得た。
【0072】
ここで、リードピンには約790℃の熱処理を行なってその軸部のヤング率を60〜70GPaに調整し、リードピンの接合は、温度プロファイルが270℃ピークのリフロー接合により行なった。
【0073】
また、比較例として、頭部の頭頂側の周縁のコーナー部が角の立った円板状の従来のネイルヘッドを有する同一寸法のリードピンを用いて、同じ試験基板のランドに同じ合金半田を用いて同様に接合したものを作製し、同じく評価用試料を得た。
【0074】
かくして得られた各評価用試料を用いて、実施例1と同様に20°傾斜および30°傾斜の引っ張り試験を行ない、各試料について30ピンを測定した結果によって評価した。この結果を表1に示す。
【0075】
【表1】
Figure 0004290838
【0076】
表1の結果より、比較例の評価用試料(試料番号6・7)においては、ネイルヘッド径と半田重量を変化させても充分な接合強度を得ることができなかったが、本発明による評価用試料(試料番号1〜5)では、いずれもネイルヘッド径と半田重量に関わらず実用上充分な強度を有するものであり、特にネイルヘッド径を1.1mm・半田重量を0.80mg/pinとした場合においては、1ピン当たりの接合強度は20゜傾斜の場合で52.3〜73.6Nの範囲に、30゜傾斜の場合で47.7〜61.9Nの範囲と極めて大きな強度を得ることができた。
【0077】
なお、以上の実施例では有機樹脂を含有する絶縁材料から成る絶縁層から成る絶縁基板を用いた配線基板について詳述したが、絶縁層として低温焼成したシリカ等の無機材料系のガラスセラミックス材料を絶縁材料とするものを用いたものでも、また、アルミナセラミックス等のセラミックス材料を絶縁材料とするものを用いたものでも同様の評価を行なったところ、同等の効果を奏することが確認できた。
【0078】
【発明の効果】
本発明のリードピン付き配線基板およびリードピン付き電子部品によれば、配線基板のランドに頭部がろう付けされたリードピンを、頭部の頭頂側の周縁に頭部の厚みの100〜130%の曲率半径を有するR面が設けられているとともに、頭部の軸部側の周縁に頭部の厚みの25〜35%の曲率半径を有するR面が設けらており、かつ軸部のヤング率が30〜80GPaであるものとしたことから、リードピンの軸部により接合部のろう材に加わる15〜35゜の斜め方向の引っ張り応力が効果的に分散するようなものとなり、リードピンの斜め方向の引っ張りに対しても垂直方向の引っ張りと同等の接合強度が得られる他、リードピンの軸部にろう材が濡れ拡がることもなく、低融点のろう材を用いても良好な接合強度を得ることができるものとなる。
【0079】
その結果、本発明によれば、有機材料系の配線基板の場合であれば高密度な低抵抗配線が可能で、低誘電率で高周波に対する電気的特性に優れ、しかも低コストである等の優れた特性を生かしつつ、また、ガラスセラミックス材料の配線基板の場合でも同様に低抵抗配線が可能で、低誘電率で高周波に対する電気的特性に優れ多層化が容易である等の特性を生かしつつ、さらに、高温焼成のセラミックス材料の配線基板の場合でも本来の高信頼性を生かしつつ、いずれもリードピンに対する斜め方向の引っ張り荷重に対しても極めて高い接合強度および接合信頼性でリードピンをろう付け接合でき、配線基板内に形成される配線導体の高密度化を図ることができるとともに多ピン化の要求にも充分に応えることのできるリードピン付き配線基板およびこれを用いたリードピン付き電子部品を提供することができる。
【0080】
しかも、リードピンの固着のための樹脂基板等を必要とせず、絶縁層の主成分として耐熱性に難点がある有機系材料・ガラスセラミックス材料のいずれを用いても配線基板の層構成を表裏面で対称形とできるため、熱負荷が加わった場合であっても配線基板に反り等が発生せず、その結果、実装信頼性の高いリードピン付き配線基板およびリードピン付き電子部品を提供することができる。
【図面の簡単な説明】
【図1】本発明のリードピン付き配線基板およびリードピン付き電子部品の実施の形態の一例を示す断面図である。
【図2】本発明のリードピン付き配線基板およびリードピン付き電子部品に用いられるリードピンの頭部の形状の一例を示す側面図である。
【図3】本発明のリードピン付き配線基板およびリードピン付き電子部品に用いられるリードピンの頭部の形状の他の例を示す側面図である。
【図4】本発明のリードピン付き配線基板およびリードピン付き電子部品に用いられるリードピンの頭部の形状の他の例を示す側面図である。
【図5】本発明のリードピン付き配線基板およびリードピン付き電子部品に用いられるリードピンの頭部の形状の他の例を示す側面図である。
【図6】従来のリードピン付き配線基板およびリードピン付き電子部品の例を示す断面図である。
【符号の説明】
1・・・リードピン付き電子部品
2・・・リードピン付き配線基板
3・・・半導体素子
4・・・配線基板
5・・・リードピン
5a・・・頭部
5b・・・軸部
5c・・・頭頂側の周縁
7・・・絶縁層
9・・・配線導体層(配線導体)
10・・・ビア導体(配線導体)
12・・・ランド
14・・・ろう材

Claims (2)

  1. 絶縁基板と、該絶縁基板の表面および/または内部に形成された複数の配線導体と、前記絶縁基板の下面に形成され、前記配線導体に電気的に接続されたランドと、該ランドにろう付けされた頭部と該頭部に接続する軸部とを有するリードピンとを具備して成り、半導体素子が前記絶縁基板の上面に搭載されるとともに前記配線導体に電気的に接続されるリードピン付き配線基板であって、前記リードピンは、前記頭部の頭頂側の周縁に頭部の厚みの100〜130%の曲率半径を有するR面が設けられているとともに、前記頭部の前記軸部側の周縁に頭部の厚みの25〜35%の曲率半径を有するR面が設けらており、かつ軸部のヤング率が30〜80GPaであることを特徴とするリードピン付き配線基板。
  2. 請求項1記載のリードピン付き配線基板に対し、前記絶縁基板の上面に半導体素子を搭載するとともにその電極と前記配線導体とを電気的に接続して成るリードピン付き電子部品。
JP35453299A 1999-12-14 1999-12-14 リードピン付き配線基板およびリードピン付き電子部品 Expired - Fee Related JP4290838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35453299A JP4290838B2 (ja) 1999-12-14 1999-12-14 リードピン付き配線基板およびリードピン付き電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35453299A JP4290838B2 (ja) 1999-12-14 1999-12-14 リードピン付き配線基板およびリードピン付き電子部品

Publications (2)

Publication Number Publication Date
JP2001177038A JP2001177038A (ja) 2001-06-29
JP4290838B2 true JP4290838B2 (ja) 2009-07-08

Family

ID=18438189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35453299A Expired - Fee Related JP4290838B2 (ja) 1999-12-14 1999-12-14 リードピン付き配線基板およびリードピン付き電子部品

Country Status (1)

Country Link
JP (1) JP4290838B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043844A (ja) * 2007-08-07 2009-02-26 Shinko Electric Ind Co Ltd リードピン付き配線基板およびリードピン
KR101003684B1 (ko) * 2008-07-03 2010-12-23 삼성전기주식회사 패키지 기판용 리드핀
JP5253357B2 (ja) * 2009-11-05 2013-07-31 新光電気工業株式会社 リードピン及びリードピン付き配線基板とリードピン付き配線基板の製造方法
KR102575738B1 (ko) * 2021-04-29 2023-09-06 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
CN116282841B (zh) * 2023-03-31 2024-10-18 四川虹科创新科技有限公司 玻璃窑炉清理旋转闸板积灰结构

Also Published As

Publication number Publication date
JP2001177038A (ja) 2001-06-29

Similar Documents

Publication Publication Date Title
EP0117111B1 (en) Semiconductor device assembly
US5757071A (en) C4 substrate contact pad which has a layer of Ni-B plating
JP3898891B2 (ja) バイアプラグアダプター
JPH098447A (ja) チップ実装回路カード構造
JPH10256429A (ja) 半導体パッケージ
US6229207B1 (en) Organic pin grid array flip chip carrier package
JP2004266074A (ja) 配線基板
JP4290838B2 (ja) リードピン付き配線基板およびリードピン付き電子部品
Ghosal et al. Ceramic and Plastic Pin Grid Array Technology
JPH022151A (ja) パッケージ構造体
JPH10303330A (ja) 配線基板
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP3585806B2 (ja) ピン付き配線基板
JP3742732B2 (ja) 実装基板及び実装構造体
JP3180041B2 (ja) 接続端子及びその形成方法
JP2003249598A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3432552B2 (ja) 窒化アルミニウム多層基板
JP3872236B2 (ja) 配線基板およびその実装構造
JP2000164786A (ja) 半導体パッケージ及び半導体装置
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JPH10261737A (ja) 配線基板
JP3078516B2 (ja) 中継基板、ic搭載基板と中継基板の接続体、ic搭載基板と中継基板と取付基板とからなる構造体
JP2003133656A (ja) 半導体素子の実装構造
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JP2001102492A (ja) 配線基板およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees