JP2016039195A - 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 - Google Patents

貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 Download PDF

Info

Publication number
JP2016039195A
JP2016039195A JP2014160122A JP2014160122A JP2016039195A JP 2016039195 A JP2016039195 A JP 2016039195A JP 2014160122 A JP2014160122 A JP 2014160122A JP 2014160122 A JP2014160122 A JP 2014160122A JP 2016039195 A JP2016039195 A JP 2016039195A
Authority
JP
Japan
Prior art keywords
electrode
substrate
base
electrode substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014160122A
Other languages
English (en)
Other versions
JP5994825B2 (ja
Inventor
浅野　雅朗
Masaaki Asano
雅朗 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014160122A priority Critical patent/JP5994825B2/ja
Priority to PCT/JP2015/070636 priority patent/WO2016021397A1/ja
Priority to CN201580040076.XA priority patent/CN106664794B/zh
Publication of JP2016039195A publication Critical patent/JP2016039195A/ja
Application granted granted Critical
Publication of JP5994825B2 publication Critical patent/JP5994825B2/ja
Priority to US15/422,990 priority patent/US10008442B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】貫通電極の周縁付近に配置された絶縁部分に境界があることに伴う不具合を解消し、構造的に安定した貫通電極基板及びその製造方法を提供することを目的とする。
【解決手段】貫通電極基板は、互いに対向する第１面と第２面とを有する基体と、前記基体の前記第１面から前記第２面を貫通する貫通孔に配置された貫通電極と、を有し、前記貫通電極は、前記第１面及び前記第２面において前記基体から露出される第１面側の端面及び第２面側の端面を有し、前記第１面側の端面及び前記第２面側の端面の一方又は双方は、周縁が前記基体で覆われていることを特徴とする。
【選択図】図１１

Description

本発明は貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置に関する。
近年、ＬＳＩチップ間のインターポーザとして基板の表面と裏面を導通する導通部を備えた貫通電極基板の開発が進んできている。このような貫通電極基板では、貫通孔内部に電解めっきなどによって導電材を充填することで貫通電極が形成されている。貫通電極基板の従来技術としては、例えば、ＳＯＩウエハを用いて作製された貫通電極基板が開示されている（特許文献１参照。）。この貫通電極基板は、ＳＯＩウエハの支持基板層に、埋め込み絶縁層に達する深さを有するブラインドビアホールを設け、そのビアホールの内壁に内壁絶縁層を施して貫通電極が設けられている。また、シリコン層が除去されて露出した埋め込み絶縁層には、貫通電極に対応する部分にコンタクトホールが設けられている。
特開２００５−３８９４２号公報
特許文献１に記載されているように、従来の貫通電極基板は、表面に絶縁層が設けられ、その絶縁層に設けられたコンタクトホールによって貫通電極が露出され導通がとれる構造を有している。図２５及び図２６は、このような貫通電極基板８００の構造を断面図で示したものである。基体８０１は互いに対向する表面８０１ａと表面８０１ｂを有し、表面８０１ａと表面８０１ｂを貫通する貫通孔に、貫通電極８０３が配置される。ここで、基体８０１の表面８０１ｂと、貫通電極８０３の表面８０３ｂは、同一面を形成していることがわかる。基体８０１の表面８０１ｂ及び貫通電極８０３の表面８０３ｂ上には、配線８０４が配置されている。
図２６は、図２５で示した貫通電極基板８００の点線で囲んだ付近の拡大図であり、貫通電極８０３の表面８０３ｂ側の、周縁８０３ｃ付近を示している。貫通電極基板８００の形成においては、基体８０１に設けられた穴に電解めっきにより充填された貫通電極８０３が形成されるが、貫通電極８０３の側面８０３ｄと基体８０１との間に、微小の空間が発生する場合がある。また、基体８０１に貫通電極８０３が配置された後に、基体８０１の表面８０１ｂ及び貫通電極８０３の表面８０３ｂはＣＭＰなどによって研磨されるが、その際、表面８０３ｂ側の周縁８０３ｃ付近の基体８０１が削られてしまい、空間が発生する場合もある。このような原因によって生じた空間８８１が存在すると、配線８０４が断線してしまい、貫通電極８０３と接続不良が発生してしまう。あるいは、空間８８１にガスが充満することによって、配線８０４の接続の信頼性が低下してしまう。
図２７及図２８は、別形態の貫通電極基板９００の断面図である。図２８は、貫通電極基板９００の形成過程を示した図であり、図２７の点線で囲んだ付近の拡大図である。図２７を参照すると、基体９０１の表面９０１ａと表面９０１ｂを貫通する貫通電極９０３が配置されている。ここで、基体９０１の表面９０１ａ側と表面９０１ｂ側に露出する貫通電極９０３を、それぞれ表面９０３ａと表面９０３ｂとする。また、貫通電極９０３の基体９０１と接する面を、側面９０３ｄとする。絶縁層９３０は、基体９０１の表面９０１ｂ上と、表面９０１ｂから貫通電極９０３の表面９０３ｂ上の一部にかけて配置される。絶縁層９３０上と、絶縁層９３０が形成されていない貫通電極９０３の表面９０３ｂ上に、配線９０４が配置されている。
図２７では基体９０１の表面９０１ｂ上及び貫通電極９０３の表面９０３ｂ上の一部に絶縁層９３０が形成されている。絶縁層９３０が貫通電極９０３の周縁９０３ｃ付近にも形成されているので、周縁９０３ｃは、側面９０３ｄ側は基体９０１に覆われ、表面９０３ｂ側は絶縁層９３０で覆われている。
絶縁層９３０を形成することによって貫通電極９０３の周縁９０３ｃは被覆される。しかし絶縁層９３０と貫通電極９０３との密着性が悪いと、製造工程の途中で絶縁層９３０がアンダーカットされて隙間が生じてしまう。そうすると、絶縁層９３０は構造的に安定性を欠くことになるので、配線９０４が断線する原因となる。
本発明は、上述の課題に鑑みてなされたものであり、貫通電極と基体との境界部で発生する構造起因の不具合を解消し、構造的に安定した貫通電極基板を提供することを目的とする。
本発明の一実施形態によると、互いに対向する第１面と第２面とを有する基体と、基体の前記第１面と第２面とを貫通する貫通孔に配置された貫通電極と、を有し、貫通電極は、第１面及び第２面において基体から露出される第１面側の端面及び第２面側の端面を有し、第１面側の端面及び第２面側の端面の一方又は双方は、周縁が基体で覆われていることを特徴とする、貫通電極基板が提供される。
また、基体は貫通電極の周縁又は周縁の外側に位置し、前記周縁に沿う環状の凸部を有してもよい。
また、基体はガラスを含んでもよい。
また、基体はシリコンを含み、貫通孔の内壁面に絶縁膜が配置されてもよい。
また、周縁が基体で覆われた第１面側の端面及び第２面側の端面の一方又は双方の内側に、基体と同じ材質の部材が配置されてもよい。
また、周縁が基体で覆われた第１面側の端面及び第２面側の端面の一方又は双方に、複数の配線が配置されてもよい。
また、本発明の別の一実施形態によると、互いに対向する第１面と第２面とを有する基体の第１面に、第２面に至らない深さで開口部を形成し、開口部を導電性材料で充填して電極を形成し、基体の第２面に、電極の内側領域の一部を開口し、電極の外側領域および電極の周縁を覆うマスクを形成し、マスクが設けられた状態で基体の第２面をエッチングし、電極の内側領域の一部を開口し、かつ基体に薄肉領域を形成することを特徴とする、貫通電極基板の製造方法が提供される。
また、マスクは環状に形成されてもよい。
また、マスクは少なくとも一部に等方性エッチングを含んでもよい。
また、エッチングマスクはエッチングが進行するにつれて取り除かれてもよい。
また、本発明の別の一実施形態によると、上述の貫通電極基板を有する半導体装置が提供される。
本発明によると、基体の互いに対向する２面を貫通する貫通電極が配置され、貫通電極の少なくとも一方の面の周縁が基体で覆われているので、構造的に安定した貫通電極基板を提供することができる。
本発明の第１実施形態に係る貫通電極基板の製造方法において、有底孔が設けられた基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、貫通電極が設けられた基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、マスクが形成された基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、エッチング途中の基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、エッチング途中の基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、エッチング途中の基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、エッチングが完了した基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、エッチングが完了した基板の平面図及び斜視図を示したものである。 本発明の第１実施形態に係る貫通電極基板の製造方法において、配線層が形成された基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された基板の断面を示す模式図である。 本発明の第１実施形態に係る貫通電極基板の貫通電極を説明する上面図である。 本発明の第１実施形態の変形例に係る貫通電極基板の製造方法において、エッチングが完了した基板の断面を示す模式図である。 本発明の第１実施形態の変形例に係る貫通電極基板の製造方法において、貫通電極が基体の凸部よりもせり出した状態を示した模式図である。 本発明の第１実施形態の変形例に係る貫通電極基板の製造方法において、基体の凸部よりもせり出した貫通電極を平坦化した状態を示した模式図である。 本発明の第２実施形態に係る貫通電極基板の製造方法において、エッチング途中の基板の断面を示す模式図である。 本発明の第２実施形態に係る貫通電極基板の製造方法において、マスクが形成された基板の断面を示す模式図である。 本発明の第２実施形態に係る貫通電極基板の製造方法において、エッチングが完了した基板の断面を示す模式図である。 本発明の第２実施形態に係る貫通電極基板の製造方法において、配線層及び絶縁層が形成された基板の断面を示す模式図である。 本発明の第３実施形態に係る貫通電極基板の上面及び断面を示す模式図である。 本発明の第３実施形態に係る貫通電極基板の上面及び断面を示す模式図である。 本発明の第４実施形態に係る貫通電極基板の断面を示す模式図である。 本発明の第５実施形態に係る半導体装置を示す図である。 本発明の第５実施形態に係る半導体装置の別の例を示す図である。 本発明の第５実施形態に係る半導体装置のさらに別の例を示す図である。 従来技術に係る貫通電極基板の断面を示す模式図である。 従来技術に係る貫通電極基板の断面を示す模式図である。 従来技術に係る貫通電極基板の断面を示す模式図である。 従来技術に係る貫通電極基板の断面を示す模式図である。
以下、図面を参照して、本発明の貫通電極基板を詳細に説明する。なお、本発明の貫通電極基板は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。全ての実施形態においては、同じ構成要素には同一符号を付して説明する。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
＜第１実施形態＞
以下、図１乃至図１１を参照して、本発明の第１実施形態に係る貫通電極基板１００の構成及び製造方法について説明する。
（全体構成）
はじめに、貫通電極基板１００の構成の概要について、図７及び図８を用いて説明する。図８は、本発明の第１実施形態に係る貫通電極基板１００の平面図及び斜視図である。図８（ａ）は貫通電極基板１００を構成する基体１０１の第２面１０１ｂ側から見た平面図であり、図８（ｂ）は基体１０１の第２面１０１ｂ側の斜め方向から見た斜視図である。また、図７は、図８（ａ）のＡ−Ａ’方向に見た場合の断面の模式図を示している。
貫通電極基板１００は、基体１０１に貫通電極１０３が配置される。基体１０１は、互いに対向する第１面１０１ａと第２面１０１ｂを有する。貫通電極１０３は、基体１０１の第１面１０１ａ側からは第１面１０３ａが露出し、基体１０１の第２面１０１ｂ側からは第２面１０３ｂが露出する。また、貫通電極１０３の側面１０３ｄは、基体１０１と接している。
貫通電極１０３の第２面１０３ｂは、周縁１０３ｃ及びその周辺が基体１０１で覆われ、それ以外の内側の領域が基体１０１から露出する。すなわち、周縁１０３ｃは、側面１０３ｄ側及び第２面１０３ｂ側が、いずれも基体１０１によって覆われている。基体１０１が貫通電極１０３の周縁１０３ｃ及びその周辺の第２面１０３ｂを覆う部分は、その他の部分と比較して、厚さが薄くなっており、薄肉領域１０１ｅが形成されている。
（貫通電極基板１００の製造方法）
次に、図１乃至８を用いて、本発明の第１実施形態に係る貫通電極基板１００の製造方法を説明する。
図１は、貫通電極基板１００の製造方法において、基体１０１に有底孔１０２が設けられた基板の断面を示している。基体１０１は、少なくとも表面が絶縁性を有する。基体１０１としては、例えばガラス（青板ガラス、低膨張ガラス、無アルカリガラス等）、サファイア、樹脂などが用いられる。この場合、基体１０１の厚さを１００μｍ〜１ｍｍの範囲内で形成してもよい。
また、基体１０１として、導電性を有する基板の表面に絶縁膜が設けられた、表面が絶縁性を有する基体であってもよい。例えば、シリコン等の導電性を有する基板の表面に、絶縁膜を形成してもよい。この場合、絶縁膜の厚さを０．１μｍ〜５μｍの範囲内で形成してもよい。
基体１０１は、互いに対向する第１面１０１ａと第２面１０１ｂを有する。基体１０１の第１面１０１ａ側にマスク（図示せず）を形成し、エッチングにより有底孔１０２を形成する。エッチングの方法としては、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）、ＤＲＩＥ（Ｄｅｅｐ ＲＩＥ：深掘り反応性イオンエッチング）等のドライエッチング加工、ウェットエッチング加工、レーザー加工等によって、基体１０１の第２面１０１ｂ側に貫通しない、有底孔１０２を形成することができる。
有底孔１０２の深さは、基体１０１の厚さにもよるが、例えば100μｍ〜500μｍとすることができる。有底孔１０２の開口の大きさは特に制限はなく、例えば10μｍ〜100μｍとすることができる。また、有底孔１０２の形状は、典型的には各図に示すように基体１０１の厚さ方向にストレートな形状を示すが、これに限られない。例えば、第１面１０１ａ側の開口部を広く、第２面１０１ｂ側の底部を狭く、テーパ形状にしてもよい。また、有底孔１０２の中央部を凸状、凹状、またはこれらを組み合わせた形状にしてもよい。なお、有底孔１０２の平面図上での形状についても特に制限はなく、典型的には円形であるが、円形以外にも矩形や多角形であってもよい。
次に、貫通電極１０３の形成について説明する。図２は、有底孔１０２に貫通電極１０３が形成された状態を示した断面図である。貫通電極１０３は、有底孔１０２を埋め込むように導電性材料を設けることで形成される。導電性の材料としては、例えばＣｕなどの金属が用いられる。貫通電極１０３としてＣｕなどの金属を用いる場合は、電解めっき充填法を用いることができる。電解めっきする場合は、シード層すなわちめっき形成する下地層を形成した後に電解めっきを施す（図示せず）。また、該電解めっきをパターン形成する場合は、リソグラフィー法で作製したレジストで、めっき形成する部分を露出させる。貫通電極１０３を充填した後に、基体１０１の第１面１０１ａ及び貫通電極１０３の第１面１０３ａを、ＣＭＰ等によって平坦化する。
ここで、有底孔１０２に配置された貫通電極１０３の、有底孔１０２の開口側（基体１０１の第１面１０１ａ側）を第１面１０３ａとし、有底孔１０２の底側（基体１０１の第２面１０１ｂ側）を第２面１０３ｂとする。第２面１０３ｂの端部を、周縁１０３ｃとする。また、第１面１０３ａと第２面１０３ｂ以外で、基体１０１と接する面を側面１０３ｄとする。
次に、マスク１３０の形成について説明する。図３は、基体１０１の第２面１０１ｂ側に、エッチングのためのマスク１３０が形成された状態を示した断面図である。マスク１３０は、基体１０１の第２面１０１ｂに、第２面１０１ｂ側から透視したときに、貫通電極１０３の第２面１０３ｂの周縁１０３ｃ付近に配置される。このとき、マスク１３０少なくとも一部が周縁１０３ｃよりも内側に位置するように配置される。このようにマスク１３０を配置するのは、マスク１３０配置後に基体１０１の第２面１０１ｂを等方性エッチングしたときに、貫通電極１０３の第２面１０３ｂの周縁１０３ｃ付近のエッチングを遅らせ、貫通電極１０３の第２面１０３ｂの周縁１０３ｃが露出されないようにするためである。
貫通電極１０３が円柱状の形状を有する場合、マスク１３０は基体１０１の第２面１０１ｂ上に、貫通電極１０３の周縁１０３ｃに倣ってリング状に配置される。貫通電極１０３が円柱以外の形状を有する場合、貫通電極１０３の第２面１０３ｂの平面上の形状に沿ってマスク１３０が配置される。
マスク１３０を設けた後、有底孔１０２を形成した基体１０１の第１面１０１ａの反対側、すなわち有底孔１０２の底側である基体１０１の第２面１０１ｂ側から、等方性のエッチングを行う。等方性エッチングの一例として、ウェットエッチングの工程について説明する。基体１０１がガラスである場合、エッチング液には、例えばフッ酸が用いられる。この場合、マスク１３０には、フッ酸に耐性のある材料が用いられ、例えばクロム、銅等を、レジスト製版エッチング工程により、パターニングして形成する。なお、ウェットエッチングを行う前に、基体１０１の第１面１０１ａ側がエッチングされないように、保護層を形成しておく。
図４乃至図７は、等方性エッチングが進行する状態を示した断面図である。特に、図７は等方性エッチングが完了した状態を示した断面図であり、本発明の第１実施形態に係る貫通電極基板１００を示している。
図４及び図５を参照すると、初期の等方性エッチング時においては、基体１０１の第２面１０１ｂでマスク１３０が配置されている部分は、エッチングされていないことがわかる。ただし、等方性のウェットエッチングが進行するにつれて、マスク１３０が配置されていない部分から、横方向にエッチングが入り込むので、マスク１３０が配置されている部分も徐々にエッチングが進行する。図６は、マスク１３０と、基体１０１の第２面１０１ｂとが接する部分が、全てエッチングされて、マスク１３０が剥離した状態を示している。
図６からさらにエッチングを進行させ、最終的に図７に示す状態までエッチングを行う。図７を参照すると、貫通電極１０３の第２面１０３ｂの周縁１０３ｃ付近には基体１０１が完全にエッチングされず、薄肉領域１０１ｅとして残っている。一方、貫通電極１０３の周縁１０３ｃ付近以外の第２面１０３ｂは、エッチングが進み、基体１０１から露出している。このように、貫通電極１０３の周縁１０３ｃ付近の基体１０１の一部が完全にエッチングされないことによって、貫通電極１０３の周縁１０３ｃ及びその付近の第２面１０３ｂは、基体１０１に覆われた構造となる。
ここで、再度図８を用いて、図７で示した等方性エッチングが完了した基板の状態を説明する。図８（ａ）は、基体１０１の第２面１０１ｂ側から見た平面図である。貫通電極１０３の第２面１０３ｂは、周縁１０３ｃ及びその付近が、基体１０１の第２面１０１ｂの一部によって覆われている。一方、貫通電極１０３の第２面１０３ｂの内側の領域は、基体１０１の第２面１０１ｂから露出している。
図８（ｂ）は、基体１０１の第２面１０１ｂ側の斜め方向から見た斜視図である。図８（ｂ）を参照すると、円形に形成された貫通電極１０３の周縁１０３ｃの配置された部分と、その外側に位置する部位にかけて、環状の凸部１０１ｃが形成されていることがわかる。凸部１０１ｃは、マスク１３０が配置された部分が、マスク１３０の配置されない部分と比較してエッチングの進行が遅くなったために、形成されたものである。凸部１０１ｃが形成されることによって、貫通電極１０３の周縁１０３ｃは、その側面１０３ｄ側及び第２面１０１ｂ側が、いずれも基体１０１に覆われた構造となる。
次に、貫通電極基板１００に配線層１０４及び絶縁層１０５を形成する方法について、図９乃至図１１を用いて説明する。
図９は、基体１０１の第２面１０１ｂ上及び貫通電極１０３の第２面１０３ｂ上に、配線層１０４が形成された貫通電極基板１１０の断面図である。配線層１０４は、導電性材料が用いられる。導電性材料としては、例えば金属材料を基体１０１の第２面１０１ｂ側に塗布し、フォトリソグラフィによるパターニングを行う方法などによって形成される。なお、図９では図示しないが、配線層１０４の他に電子部品等を搭載してもよい。
次に、絶縁層１０５の形成について、図１０を用いて説明する。図１０は、図９からさらに絶縁層１０５が形成された貫通電極基板１２０の断面を示しており、図１１のＢ−Ｂ’方向から見た断面図である。絶縁層１０５には、例えば感光性樹脂が用いられる。この場合、感光性樹脂を基体１０１の第２面１０１ｂ及び配線層１０４上に形成した後に、フォトリソグラフィによるパターニングが行われ、焼成されることによって絶縁層１０５が形成される。また、絶縁層１０５には、配線層１０４に至る開口部１０６が形成される。
図１１は、貫通電極基板１２０の絶縁層１０５側から見た上面図である。配線層１０４は、円形の貫通電極１０３の周縁１０３ｃを囲むように形成されている。配線層１０４はさらに、貫通電極１０３から開口部１０６の方向にかけて延線し、開口部１０６が形成された領域を矩形状に取り囲むよう形成されている。なお、貫通電極１０３の周縁１０３ｃを示す円の内側に示した円は、貫通電極１０３の第２面１０３ｂにおいて、基体１０１の第２面１０１ｂ側から露出している領域を示している。
以上説明したように、第１実施形態に係る貫通電極基板１００の形成においては、電極１０３の周縁１０３ｃ付近の基体１０１を残存させる工程があるが、電極１０３の第２面１０３ｂと基体１０１の第２面１０１ｂを研磨する工程は存在しない。したがって、図２５及び図２６で説明したような、電極８０３の表面８０３ｂと基体８０１の表面８０１ｂの研磨によって発生する基体８０１の欠損や、基体８０１の欠損に伴う配線８０４の断線、基体８０１と電極１０３との間の空間発生による配線８０４の接続信頼性低下等の問題は、第１実施形態係る貫通電極基板１００では発生しない。
さらに、第１実施形態に係る貫通電極基板１００では、貫通電極１０３の第２面１０３ｂの周縁１０３ｃが、側面１０３ｄ側も、第２面１０３ｂ側も、基体１０１によって覆われている。一方、図２７及び図２８で説明した別の従来の貫通電極基板では、電極９０３の周縁９０３ｃは、側部が基体９０１で覆われ、上面が絶縁層９３０で覆われているが、絶縁層９３０の形成過程において絶縁層９３０がアンダーカットされて隙間が生じ、構造的に安定性を欠くことがあった。したがって、第１実施形態に係る貫通電極基板１００では、従来の貫通電極基板における絶縁層９３０に相当する構造を有しておらず、その形成過程も存在しないので、絶縁層９３０の形成過程に発生する上記問題は発生しない。
したがって、第１実施形態に係る貫通電極基板１００及びその製造方法によって、構造的に安定した貫通電極基板を提供することが可能となる。
（変形例）
次に、図１２乃至１４を用いて、本発明の第１実施形態における変形例を説明する。
実施形態１では、互いに対向する第１面１０１ａと第２面１０１ｂを有する基体１０１の、第１面１０１ａ側に有底孔１０２を形成し、有底孔１０２に貫通電極１０３を充填してから、基体１０１の第２面１０１ｂ側からエッチングを行い、貫通電極１０３を露出させた。変形例では、基体１０１の第１面１０１ａ側に有底孔１０２を形成した後、有底孔１０２に貫通電極１０３は形成せずに、先に基体１０１の第２面１０１ｂ側からエッチングを行う。
図１２は、基体１０１に有底孔１０２を形成し、基体１０１の第２面１０１ｂ側からエッチングを行い、有底孔１０２を貫通させた状態を示している。変形例１で実施するエッチングは、実施形態１で説明した方法と同様である。すなわち図１２は、実施形態１において、図２で示す貫通電極１０３の形成過程を省略し、図３乃至７で示したエッチング工程を行った状態といえる。
エッチングによって有底孔１０２を貫通させてから、有底孔１０２の当初の開口側から金属を充填することによって、貫通電極１０３を形成する。有底孔１０２を貫通させてから金属を充填するので、金属充填時に不要な気体が抜けやすくなり、貫通電極１０３に気泡が発生しにくくなる。貫通電極１０３が形成されると、実施形態１における図７で説明したのと同様な貫通電極基板１００が形成される。
ただし、変形例１においては、図１３に示すように、貫通電極１０３を形成したときに貫通電極１０３の第２面１０３ｂが凸部１０１ｃよりもせり出す場合がある（図１３の１０３ｆ参照）。このような場合、貫通電極１０３を形成した後に、第２面１０３ｂをＣＭＰ等によって平坦化する。図１４は、第２面１０３ｂを平坦化し、第１実施形態の変形例に係る貫通電極基板１００ａが形成された状態を示した図である。ＣＭＰを実施すると、ディシング現象によって貫通電極基板１０３の第２面１０３ｂの中央部分がへこむので、過度に中央部分にへこみが発生しないように適宜調整する。
＜実施形態２＞
次に、図１、図２、図８（ａ）、並びに図１５乃至１８を用いて、本発明の第２実施形態に係る貫通電極基板２００の構成及び製造方法について説明する。
（全体構成）
第２実施形態に係る貫通電極基板２００の上面図は、第１実施形態の説明で用いた図８（ａ）と同様である。また、図１８は、図８（ａ）のＡ−Ａ’方向に見た場合の断面の模式図を示している。
貫通電極基板１００は、基体１０１に貫通電極１０３が配置される。基体１０１は、互いに対向する第１面１０１ａと第２面１０１ｂを有する。貫通電極１０３は、基体１０１の第１面１０１ａ側からは第１面１０３ａが露出し、基体１０１の第２面１０１ｂ側からは第２面１０３ｂが露出する。また、貫通電極１０３の側面１０３ｄは、基体１０１と接している。
貫通電極１０３の周縁１０３ｃは、側面１０３ｄ側及び第２面１０３ｂ側が、いずれも基体１０１によって覆われている。基体１０１はほぼ全体にわたって一定の厚さを有しているが、貫通電極１０３の第２面を覆う部分の厚さが薄くなっており、薄肉領域１０１ｅを形成している。
（貫通電極基板２００の製造方法）
第２実施形態における基体１０１に有底孔１０２を形成し、貫通電極１０３を充填するまでの製造方法は、図２及び図３を用いて説明した実施形態１における貫通電極基板１００の製造方法と同様である。
図１５は、図３の状態から、基体１０１の第２面１０１ｂ側から、第２面１０１ｂの全面にわたってエッチングを行った状態を示した図である。エッチングの方法としては、ウェットエッチング加工、ドライエッチング加工、レーザー加工等によって行ってよい。なお、点線１０１ｂ’は、エッチングを行う前の、基体１０１の第２面１０１ｂの位置を示している。エッチングは、貫通電極１０３の第２面１０３ｂが露出するまでは行わず、基体１０１の第２面１０１ｂと貫通電極１０３の第２面１０３ｂとの間に、厚さａを残すようにする。
エッチング工程を等方性ウェットエッチングで行う場合、エッチング液には、例えばフッ酸が用いられ、基体１０１の第１面１０１ａ側がエッチングされないように、保護層を形成しておく。この場合は、厚さａは、例えば３０μｍ以下になるようにエッチングを行う。これは、後述するマスキング後のエッチング過程において、厚さａが大きくなると、基体１０１の厚さ方向のエッチングに加え、横方向のエッチングの進行による影響が無視できなくなるためである。また、ウェットエッチングで薄板エッチングを行った際に、エッチングのむらが発生することから、厚さａは１μｍ以上であることが望ましい。
また、エッチング工程をＲＩＥやＤ−ＲＩＥ等の、異方性のドライエッチングの場合には、厚さａの上限は特にない。ただし、厚さａは１μｍ以上であることが望ましい。
次に、貫通電極１０３を基体１０１の第２面１０１ｂから露出させるための、マスク形成について説明する。図１６は、基体１０１の第２面１０１ｂにマスク１３１を形成した状態を示した断面図である。なお、図１６で示すマスク配置は、マスク形成後のエッチング工程が異方性エッチングで行う場合のマスク形成を示したものである。
第２実施形態では、貫通電極１０３の第２面１０３ｂを基体１０１から露出させるために、露出させる貫通電極１０３の第２面１０３ｂの領域にはマスク１３１を形成せず、それ以外の部分にマスク１３１を形成する。より詳細に言うと、マスク１３１は、基体１０１の第２面１０１ｂ側から透視したときに、貫通電極１０３が存在しない側から、貫通電極１０３の周縁１０３ｃを越える部分までにかけて形成し、マスク１３１と周縁１０３ｃが重畳するように形成する。マスク１３１は、例えばレジストパターニングによって行われる。
次に、貫通電極１０３を基体１０１の第２面１０１ｂから露出させるための、エッチングについて説明する。図１７は、図１６に示した状態から異方性エッチングを行った後の状態を示した図であり、本発明の第２実施形態に係る貫通電極基板２００の断面図を示したものである。
異方性エッチングによって、マスク１３１の配置されていない基体１０１がエッチングされる。上述のように、マスク１３１は周縁１０３ｃと重畳するように形成されているので、貫通電極１０３の第２面１０３ｂが、周縁１０３ｃ付近の部分を残して基体１０１から露出される。マスク１３１は貫通電極１０３の周縁１０３ｃを越える部分まで配置されていたので、周縁１０３ｃの付近はその側面１０３ｄ側及び第２面１０３ｂ側も、基体１０１がエッチングされずに残っている。マスク１３１が配置されていた箇所を、図中の１３１’で示している。異方性エッチングの工程が終了した後に、マスク１３１を剥離させる。
図１８は、図１７から配線層１０４が形成され、さらに絶縁層１０５が形成された貫通電極基板２２０の断面図を示したものである。エッチングが完了した後に、配線層１０４を形成し、絶縁層１０５を形成する方法は、実施形態１と同様である。
以上説明したように、第２実施形態に係る貫通電極基板２００においても、貫通電極１０３の第２面１０３ｂの周縁１０３ｃが、側面１０３ｄ側も、第２面１０３ｂ側も、いずれも基体１０１によって覆われることを特徴とする。また、第２実施形態における貫通電極基板２００の製造方法は、第１実施形態における貫通電極基板２００の製造方法と同様に、図２５乃至図２８で説明した従来技術における製造過程における問題は発生しない。したがって、貫通電極基板２００は、第１実施形態と同様に構造的に安定した貫通電極基板を提供することができる。
＜第３実施形態＞
次に、図１９及び図２０を参照して、本発明の第３実施形態に係る貫通電極基板３００及び４００の構成について説明する。
第１実施形態及び第２実施形態においては、貫通電極１０３の第２面１０３ｂは、周縁１０３ｃの付近を残して基体１０１から全て露出していたが、本発明はこれに限られない。貫通電極１０３の周縁１０３ｃ付近以外でも、基体１０１の一部をレジスト処理で取り除かずに残存させてもよい。
図１９は、第３実施形態に係る貫通電極基板３００の平面図及び断面図を示したものである。図１９（ａ）及び図１９（ｂ）を参照すると、円形をした島状の基体１０１ｄが、貫通電極１０３の中央付近に配置されていることがわかる。ここでは、貫通電極１０３の第２面１０３ｂは、リング状に開口部が形成される。
図２０は、第３実施形態に係る貫通電極基板４００の平面図及び断面図を示したものである。図２０（ａ）及び図２０（ｂ）を参照すると、リング状の基体１０１ｅが、貫通電極１０３の中央付近に配置されていることがわかる。ここでは、貫通電極１０３の第２面１０３ｂは、リング状に残存させた基体１０１ｅの外側に位置するリング状の開口部と、リング状に残存させた基体１０１ｅの内側に位置する円形の開口部が形成される。
図１９及び図２０に示した形状以外にも、基体１０１の第２面１０１ｂをレジストするパターンを適宜選択することによって、貫通電極１０３の第２面１０３ｂの開口部を所定の形状に形成してよい。なお、第３実施形態では、貫通電極１０３の第２面１０３ｂの開口部の形成を容易にするために、第１実施形態及び第２実施形態よりも貫通電極１０３の第２面１０３ｂの面積を広くとってもよい。
このように、第３実施形態では、貫通電極１０３の第２面１０３ｂの開口部の形状及び広さを適宜設定することによって、貫通電極１０３と、貫通電極１０３の第２面１０３ｂ及び基体１０１の第２面１０１ｂ上に配置される配線層（図示せず）との間の、抵抗値を調整することが可能となる。
また、第３実施形態では、第１実施形態及び第２実施形態と比較して、貫通電極１０３の第２面１０３ｂ側の凹凸が増えるため、配線層を配置したり、他の絶縁層を積層化したりする際の、密着性が向上する。
＜実施形態４＞
次に、図２１を参照して、本発明の第４実施形態に係る貫通電極基板５００の構成について説明する。第４実施形態では、貫通電極１０３の第２面１０３ｂに接続される、第１配線５０５及び第２配線５０６が形成されている。
第４実施形態に係る貫通電極基板５００の製造方法の一例を説明する。まず、第１実施形態における図８で示した状態まで、基体１０１及び貫通電極１０３を形成する。次に、図２１の左側の基体１０１の第２面１０１ｂ上と、隣接する貫通電極１０３の第２面１０３ｂ上の一部に、第１配線５０５を形成する。次に、絶縁層５０７を、第１配線５０５及びこれに隣接する貫通電極１０３の第２面１０３ｂ上の一部に形成する。最後に、第２配線５０６を、絶縁層５０７、貫通電極１０３の第２面１０３ｂ及び右側の基体１０１の第２面１０１ｂ上に形成する。ここで、第１配線５０５と第２配線５０６とは、貫通電極１０３を介して相互に電気的に接続されるが、絶縁層５０７を介して形成されるため、それ以外の部分では電気的に接続されない。
第４実施形態に係る貫通電極基板５００の製造方法は、上述した製造方法に限られない。例えば、第２実施形態で説明した貫通電極基板２００上に、同様に第１配線５０５、絶縁層５０７及び第２配線５０６を形成してもよい。また、第３実施形態で説明したように、貫通電極１０３の第２面１０３ｂ上に開口部を２つ形成し、形成した開口部にそれぞれ第１配線５０５、第２配線５０６が接続されるよう形成してもよい。
また、貫通電極１０３の第２面１０３ｂ上に、３以上の配線が接続されるように、配線層及び絶縁層を形成してもよい。
第４実施形態に係る貫通電極基板５００によると、貫通電極１０３を介して複数の配線が接続されるので、貫通電極１０３上で配線の分岐を実現することが可能となる。
＜第５実施形態＞
第５実施形態においては、第１乃至第４実施形態における貫通電極基板を用いて製造される半導体装置１０００について説明する。
図２２は、本発明の第５実施形態に係る半導体装置１０００を示す図である。半導体装置１０００は、３つの貫通電極基板６００（６１０、６２０、６３０）が積層され、ＬＳＩ基板７００に接続されている。貫通電極基板６１０は、例えば、ＤＲＡＭ等の半導体素子が形成され、配線層１０４（図示せず）等で形成された接続端子６１１、６１２を有している。これらの貫通電極基板６００の１以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。接続端子６１２は、ＬＳＩ基板７００の接続端子７０１とバンプ７５１により接続されている。接続端子６１１は、貫通電極基板６２０の接続端子６２２とバンプ７５２により接続されている。貫通電極基板６２０の接続端子６２１は、貫通電極基板６３０の接続端子６３２とバンプ７５３により接続されている。バンプ７５０（７５１、７５２、７５３）は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板６００を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板６００と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板６００と他の基板とを接着してもよい。
図２３は、本発明の第５実施形態に係る半導体装置の別の例を示す図である。図２０に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）７１０、７２０、および貫通電極基板６００が積層され、ＬＳＩ基板７００に接続されている。
半導体チップ７１０と半導体チップ７２０との間に貫通電極基板６００が配置され、バンプ７５４、７５５により接続されている。ＬＳＩ基板７００上に半導体チップ７１０が載置され、ＬＳＩ基板７００と半導体チップ７２０とはワイヤ７０５により接続されている。この例では、貫通電極基板６００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ７１０を３軸加速度センサとし、半導体チップ７２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板６００に形成してもよい。
図２４は、本発明の第５実施形態に係る半導体装置１０００の別の例を示す図である。上記２つの例（図２２、図２３）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である。図２４に示す例では、ＬＳＩ基板７００には、６つの貫通電極基板６００（６１０、６２０、６３０、６４０、６５０、６６０）が積層されて接続されている。ただし、全ての貫通電極基板６００が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板６００（６１０、６２０、６３０、６４０、６５０、６６０）の１以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。
図２４の例では、ＬＳＩ基板７００上に貫通電極基板６１０、６５０が接続され、貫通電極基板６１０上に貫通電極基板６２０、６４０が接続され、貫通電極基板６２０上に貫通電極基板６３０が接続され、貫通電極基板６５０上に貫通電極基板６６０が接続されている。なお、図２４に示す例のように、貫通電極基板６００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、貫通電極基板６３０、６４０、６６０などが半導体チップに置き換えられてもよい。
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。これらの電気機器は、アプリケーションを実行して各種機能を実現するＣＰＵ等で構成される制御部を有し、各種機能には半導体装置１０００からの出力信号を用いる機能が含まれる。
１００、２００、３００、４００、５００：貫通電極基板、１０１：基体、１０２：有底孔、１０３：貫通電極、１０４：配線層、１０５：絶縁層、１０６：開口部、１３０、１３１：マスク

Claims (11)

  1. 第１面と、前記第１面に対向する第２面とを有する基体と、
    前記基体の前記第１面と前記第２面とを貫通する貫通孔に配置された貫通電極と、を有し、
    前記貫通電極における前記第１面側の端面および前記第２面側の端面の一方又は双方は、周縁が前記基体の一部で覆われていることを特徴とする貫通電極基板。
  2. 前記基体は前記貫通電極の前記周縁又は前記周縁の外側に位置し、前記周縁に沿う環状の凸部を有することを特徴とする請求項１に記載の貫通電極基板。
  3. 前記基体はガラスを含むことを特徴とする請求項１に記載の貫通電極基板。
  4. 前記基体はシリコンを含み、、前記貫通孔の内壁面に絶縁膜が配置されることを特徴とする請求項１に記載の貫通電極基板。
  5. 前記周縁が前記基体で覆われた前記第１面側の端面及び前記第２面側の端面の一方又は双方の内側に、前記基体と同じ材質の部材が配置されることを特徴とする請求項１に記載の貫通電極基板。
  6. 前記周縁が前記基体で覆われた前記第１面側の端面及び前記第２面側の端面の一方又は双方に、複数の配線が配置されることを特徴とする請求項１に記載の貫通電極基板。
  7. 互いに対向する第１面と第２面とを有する基体の前記第１面に、前記第２面に至らない深さで開口部を形成し、
    前記開口部を導電性材料で充填して電極を形成し、
    前記基体の前記第２面に、前記電極の内側領域の一部を開口し、前記電極の外側領域および前記電極の周縁を覆うマスクを形成し、
    前記マスクが設けられた状態で前記基体の前記第２面をエッチングし、前記電極の内側領域の一部を開口し、かつ前記基体に薄肉領域を形成すること
    を特徴とする貫通電極基板の製造方法。
  8. 前記マスクは環状に形成されることを特徴とする請求項７に記載の貫通電極基板の製造方法。
  9. 前記エッチングは少なくとも一部に等方性エッチングを含むことを特徴とする請求項７に記載の貫通電極基板の製造方法。
  10. 前記マスクは前記エッチングが進行するにつれて取り除かれることを特徴とする請求項７に記載の貫通電極基板の製造方法。
  11. 請求項１乃至６のいずれか一項に記載の貫通電極基板を有する半導体装置。
JP2014160122A 2014-08-06 2014-08-06 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 Active JP5994825B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014160122A JP5994825B2 (ja) 2014-08-06 2014-08-06 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
PCT/JP2015/070636 WO2016021397A1 (ja) 2014-08-06 2015-07-21 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
CN201580040076.XA CN106664794B (zh) 2014-08-06 2015-07-21 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置
US15/422,990 US10008442B2 (en) 2014-08-06 2017-02-02 Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014160122A JP5994825B2 (ja) 2014-08-06 2014-08-06 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016163981A Division JP6380486B2 (ja) 2016-08-24 2016-08-24 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2016039195A true JP2016039195A (ja) 2016-03-22
JP5994825B2 JP5994825B2 (ja) 2016-09-21

Family

ID=55263669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014160122A Active JP5994825B2 (ja) 2014-08-06 2014-08-06 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置

Country Status (4)

Country Link
US (1) US10008442B2 (ja)
JP (1) JP5994825B2 (ja)
CN (1) CN106664794B (ja)
WO (1) WO2016021397A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194816A (ja) * 2019-05-24 2020-12-03 凸版印刷株式会社 配線基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994825B2 (ja) * 2014-08-06 2016-09-21 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184314A (ja) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd セラミック多層基板の製造方法およびセラミック多層基板
WO2012108381A1 (ja) * 2011-02-08 2012-08-16 株式会社村田製作所 樹脂多層基板およびその製造方法
JP2013033894A (ja) * 2011-06-27 2013-02-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493096A (ja) * 1990-08-08 1992-03-25 Shinko Electric Ind Co Ltd 多層セラミック基板
JP4069028B2 (ja) 2003-07-16 2008-03-26 株式会社フジクラ 貫通電極付き基板、その製造方法及び電子デバイス
JP2008066601A (ja) 2006-09-08 2008-03-21 Ebara Corp 基板処理方法、基板処理装置及び半導体装置
JP2011228495A (ja) 2010-04-20 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板
US8853072B2 (en) 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
JP5994825B2 (ja) * 2014-08-06 2016-09-21 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184314A (ja) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd セラミック多層基板の製造方法およびセラミック多層基板
WO2012108381A1 (ja) * 2011-02-08 2012-08-16 株式会社村田製作所 樹脂多層基板およびその製造方法
JP2013033894A (ja) * 2011-06-27 2013-02-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194816A (ja) * 2019-05-24 2020-12-03 凸版印刷株式会社 配線基板の製造方法
JP7423907B2 (ja) 2019-05-24 2024-01-30 Ｔｏｐｐａｎホールディングス株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
CN106664794A (zh) 2017-05-10
US10008442B2 (en) 2018-06-26
US20170148719A1 (en) 2017-05-25
WO2016021397A1 (ja) 2016-02-11
CN106664794B (zh) 2019-03-29
JP5994825B2 (ja) 2016-09-21

Similar Documents

Publication Publication Date Title
US9355901B2 (en) Non-lithographic formation of three-dimensional conductive elements
JP5532394B2 (ja) 半導体装置及び回路基板並びに電子機器
JP6554338B2 (ja) 半導体装置
JP6606331B2 (ja) 電子装置
CN110329983B (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
KR20150053127A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
JP6513966B2 (ja) 半導体装置
JP5994825B2 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
JP2018046218A (ja) リードフレーム及びその製造方法と電子部品装置
JP6263859B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP6380486B2 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2009049087A (ja) 電子部品と電子部品の製造方法
JP2016058628A (ja) 半導体装置、及び半導体装置の製造方法
JP2016063077A (ja) 導電材スルーホール基板及びその製造方法
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
JP2014120612A (ja) 半導体装置、およびそれを用いた半導体モジュール
JP5266650B2 (ja) 半導体装置とその製造方法および電子機器
US9373597B2 (en) Chip package and method thereof
JP7056910B2 (ja) 半導体装置およびその製造方法
JP5967131B2 (ja) 半導体装置の製造方法
JP6379786B2 (ja) 貫通電極基板、配線基板および半導体装置
JP7099838B2 (ja) チップ部品およびチップ部品の製造方法
JP4280907B2 (ja) 半導体装置及びその製造方法
JP2007335642A (ja) パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160414

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160414

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160808

R150 Certificate of patent or registration of utility model

Ref document number: 5994825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150