JP2013033894A - 配線基板及びその製造方法、半導体装置 - Google Patents
配線基板及びその製造方法、半導体装置 Download PDFInfo
- Publication number
- JP2013033894A JP2013033894A JP2011213528A JP2011213528A JP2013033894A JP 2013033894 A JP2013033894 A JP 2013033894A JP 2011213528 A JP2011213528 A JP 2011213528A JP 2011213528 A JP2011213528 A JP 2011213528A JP 2013033894 A JP2013033894 A JP 2013033894A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring board
- hole
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Abstract
【解決手段】本配線基板は、絶縁性基材の一方の面から他方の面に貫通する複数の線状導体を備えたコア基板と、前記一方の面側及び前記他方の面側の少なくとも一面側に接合されたシリコン層と、前記シリコン層を貫通する貫通配線と、を有し、前記貫通配線は、バンプを介さずに前記線状導体と電気的に接続されており、1つの前記貫通配線の端部に対して、複数の前記線状導体が電気的に接続されている。
【選択図】図1
Description
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図である。図2は、図1のA部を拡大して例示する斜視透視図である。但し、図2において、一部の構成要素は省略されている。図1及び図2において、X方向は後述するコア基板13の一方の面13aと平行な方向、Y方向はX方向に垂直な方向(紙面奥行き方向)、Z方向はX方向及びY方向に垂直な方向(コア基板13の厚さ方向)をそれぞれ示している(他の図においても同様)。
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図3〜図10は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
第1の実施の形態の変形例1では、貫通配線を1層のみから形成する例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第1の実施の形態の変形例2では、コア基板13の一方の面13a及び他方の面13bに配線層を形成する例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第1の実施の形態の変形例3では、コア基板13の一方の面13aに絶縁層及び配線層を積層形成する例を示す。なお、第1の実施の形態の変形例3において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第1の実施の形態の変形例4では、コア基板13の両面にシリコン層を設ける例を示す。なお、第1の実施の形態の変形例4において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第1の実施の形態の変形例5では、コア基板13の片面にシリコン層を積層する例を示す。なお、第1の実施の形態の変形例5において、既に説明した実施の形態と同一構成部品についての説明は省略する。
以上の実施の形態及びその変形例では、半導体回路が形成されていないシリコン層を用いる場合を例に説明したが、各実施の形態及びその変形例において、半導体回路が形成されているシリコン層を用いてもよい。その場合には、コア基板の一方の面側及び他方の面側の少なくとも一面側に、半導体回路が形成されているシリコン層が接合された半導体装置を実現することができる。
第2の実施の形態では、コア層の両面に配線層を形成し、更に配線層を覆うガラス層を形成する例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
まず、第2の実施の形態に係る配線基板の構造について説明する。図20は、第2の実施の形態に係る配線基板を例示する断面図である。図20を参照するに、第2の実施の形態に係る配線基板100は、コア基板13と、配線層41と、配線層42と、ガラス層220と、配線層240と、ガラス層320と、配線層340とを有する。
次に、第2の実施の形態に係る配線基板の製造方法について説明する。図21〜図23は、第2の実施の形態に係る配線基板の製造工程を例示する図である。
第2の実施の形態の変形例1では、配線層を擬似同軸構造とする例を示す。なお、第2の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第2の実施の形態の変形例2では、ガラス層上に機能素子を形成する例を示す。なお、第2の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。
11 基板本体
11x、22x、62x、72x、220x、320x 貫通孔
12 線状導体
13 コア基板
13a コア基板の一方の面
13b コア基板の他方の面
21、61、71 接着層
22、62、72 シリコン層
23、63、73 絶縁膜
24、27、64、74 貫通配線
24a、64a、74a、240a、340a 第1層
24b、64b、74b、240b、340b 第2層
31、33、52 絶縁層
31x、33x、52x ビアホール
32、34、41、42、51、53、54、240、340 配線層
35 ソルダーレジスト層
35x 開口部
41g、42g GND配線
41s、42s 信号配線
91 保護層
92、94、96 導電層
93 レジスト層
95 給電板
220、320 ガラス層
400 機能素子
410 ソース電極
420 ドレイン電極
430 チャネル領域
440 ゲート絶縁膜
450 ゲート電極
P 間隔
φ1 直径
Claims (19)
- 絶縁性基材の一方の面から他方の面に貫通する複数の線状導体を備えたコア基板と、
前記一方の面側及び前記他方の面側の少なくとも一面側に接合されたシリコン層と、
前記シリコン層を貫通する貫通配線と、を有し、
前記貫通配線は、バンプを介さずに前記線状導体と電気的に接続されており、
1つの前記貫通配線の端部に対して、複数の前記線状導体が電気的に接続されている配線基板。 - 前記貫通配線の端部が複数の前記線状導体の端部と直接接続されている請求項1記載の配線基板。
- 複数の前記線状導体の端部と電気的に接続された配線層が形成され、
前記貫通配線の端部が前記配線層と直接接続されている請求項1記載の配線基板。 - 前記貫通配線は前記絶縁性基材に形成された凹部内に延在しており、前記凹部には前記線状導体の端部と側面とが露出している請求項4記載の配線基板。
- 前記シリコン層に更に他のシリコン層が積層形成されている請求項1乃至6の何れか一項記載の配線基板。
- 請求項1乃至5の何れか一項記載の配線基板において、前記シリコン層の少なくとも1層に半導体回路が形成されている半導体装置。
- 絶縁性基材の一方の面から他方の面に貫通する複数の線状導体を備えたコア基板と、
前記一方の面側及び前記他方の面側の少なくとも一面側に接合されたガラス層と、
前記ガラス層を貫通する貫通配線と、を有し、
前記貫通配線は、バンプを介さずに前記線状導体と電気的に接続されており、
1つの前記貫通配線の端部に対して、複数の前記線状導体が電気的に接続されている配線基板。 - 前記ガラス層は、前記一方の面及び前記他方の面の少なくとも一面に直接接合されている請求項7記載の配線基板。
- 前記貫通配線の端部が複数の前記線状導体の端部と直接接続されている請求項7又は8記載の配線基板。
- 複数の前記線状導体の端部と電気的に接続された配線層が形成され、
前記貫通配線の端部が前記配線層と直接接続されている請求項7又は8記載の配線基板。 - 前記貫通配線は前記絶縁性基材に形成された凹部内に延在しており、前記凹部には前記線状導体の端部と側面とが露出している請求項9記載の配線基板。
- 請求項7乃至11の何れか一項記載の配線基板において、前記ガラス層上に前記貫通配線と電気的に接続される機能素子が形成されている半導体装置。
- 絶縁性基材の一方の面から他方の面に貫通する複数の線状導体を備えたコア基板を作製する第1工程と、
前記一方の面側及び前記他方の面側の少なくとも一面側にシリコン層を接合する第2工程と、
前記シリコン層を貫通する貫通孔を形成する第3工程と、
前記貫通孔に導電材料を充填し、バンプを介さずに前記線状導体と電気的に接続された貫通配線を形成する第4工程と、を有し、
前記第4工程では、1つの前記貫通配線の端部に対して、複数の前記線状導体を電気的に接続する配線基板の製造方法。 - 前記第3工程は、前記第2工程よりも前に行われる請求項13記載の配線基板の製造方法。
- 絶縁性基材の一方の面から他方の面に貫通する複数の線状導体を備えたコア基板を作製する第1工程と、
前記一方の面側及び前記他方の面側の少なくとも一面側にガラス層を形成する第2工程と、
前記ガラス層を貫通する貫通孔を形成する第3工程と、
前記貫通孔に導電材料を充填し、バンプを介さずに前記線状導体と電気的に接続された貫通配線を含む配線層を形成する第4工程と、を有し、
前記第4工程では、1つの前記貫通配線の端部に対して、複数の前記線状導体を電気的に接続する配線基板の製造方法。 - 前記第2工程では、前記一方の面側及び前記他方の面側の少なくとも一面側にガラスペーストを塗布した後、固化させて前記ガラス層を形成する請求項15記載の配線基板の製造方法。
- 前記第2工程では、前記一方の面側及び前記他方の面側の少なくとも一面側に、固体のガラスを配置し、所定の温度で加熱及び押圧して軟化させた後、固化させて前記ガラス層を形成する請求項15記載の配線基板の製造方法。
- 前記第4工程では、前記複数の線状導体を給電経路の一部とする電解めっき法により前記貫通配線を形成する請求項13乃至17の何れか一項記載の配線基板の製造方法。
- 前記絶縁性基材の前記貫通孔に対応する位置に、前記線状導体の端部と側面とがその内部に露出している凹部を形成する工程を有し、
前記第4工程では、前記凹部の内部と前記貫通孔とに導電材料を充填する請求項13乃至18の何れか一項記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011213528A JP5833398B2 (ja) | 2011-06-27 | 2011-09-28 | 配線基板及びその製造方法、半導体装置 |
US13/528,987 US9006586B2 (en) | 2011-06-27 | 2012-06-21 | Wiring substrate, its manufacturing method, and semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011142202 | 2011-06-27 | ||
JP2011142202 | 2011-06-27 | ||
JP2011213528A JP5833398B2 (ja) | 2011-06-27 | 2011-09-28 | 配線基板及びその製造方法、半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013033894A true JP2013033894A (ja) | 2013-02-14 |
JP2013033894A5 JP2013033894A5 (ja) | 2014-08-14 |
JP5833398B2 JP5833398B2 (ja) | 2015-12-16 |
Family
ID=47361687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011213528A Active JP5833398B2 (ja) | 2011-06-27 | 2011-09-28 | 配線基板及びその製造方法、半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9006586B2 (ja) |
JP (1) | JP5833398B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016021397A1 (ja) * | 2014-08-06 | 2016-02-11 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5602584B2 (ja) * | 2010-10-28 | 2014-10-08 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US8610280B2 (en) | 2011-09-16 | 2013-12-17 | Micron Technology, Inc. | Platinum-containing constructions, and methods of forming platinum-containing constructions |
US20140151095A1 (en) * | 2012-12-05 | 2014-06-05 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
JP6013960B2 (ja) * | 2013-03-28 | 2016-10-25 | 京セラ株式会社 | 配線基板 |
CN104185365B (zh) * | 2013-05-23 | 2018-06-26 | 比亚迪股份有限公司 | 一种线路板及其制备方法 |
KR102171020B1 (ko) * | 2013-10-16 | 2020-10-29 | 삼성전자주식회사 | 엑스레이 흡수 필터를 갖는 엑스레이 시스템, 반도체 패키지, 및 트레이 |
KR102033317B1 (ko) * | 2014-09-30 | 2019-11-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 기판 |
JP7266542B2 (ja) * | 2020-02-03 | 2023-04-28 | 株式会社東芝 | 電流測定装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169194A (ja) * | 1984-02-13 | 1985-09-02 | 松下電器産業株式会社 | ハイブリツド集積回路用基板 |
JPH06268376A (ja) * | 1993-03-15 | 1994-09-22 | Fujitsu Ltd | 多層回路基板の製造方法 |
JPH10284836A (ja) * | 1997-04-08 | 1998-10-23 | Hitachi Ltd | セラミック一括積層配線基板及びその製造方法 |
JP2001308532A (ja) * | 2000-04-25 | 2001-11-02 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
JP2004193505A (ja) * | 2002-12-13 | 2004-07-08 | Kyocera Corp | 配線基板 |
JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2011023627A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2011071315A (ja) * | 2009-09-25 | 2011-04-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2011119615A (ja) * | 2009-12-07 | 2011-06-16 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4712161A (en) | 1985-03-25 | 1987-12-08 | Olin Corporation | Hybrid and multi-layer circuitry |
JPH0247892A (ja) * | 1988-08-10 | 1990-02-16 | Hitachi Ltd | セラミック多層配線基板 |
JPH0797705B2 (ja) * | 1989-07-17 | 1995-10-18 | 日本電気株式会社 | 多層セラミツク基板 |
US20030213617A1 (en) * | 2002-05-20 | 2003-11-20 | Subramanian Karthikeyan | Method and structure of a reducing intra-level and inter-level capacitance of a semiconductor device |
JP4401070B2 (ja) * | 2002-02-05 | 2010-01-20 | ソニー株式会社 | 半導体装置内蔵多層配線基板及びその製造方法 |
KR100537892B1 (ko) | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
KR101014576B1 (ko) * | 2004-02-24 | 2011-02-16 | 이비덴 가부시키가이샤 | 반도체 탑재용 기판 |
JP2007201254A (ja) * | 2006-01-27 | 2007-08-09 | Ibiden Co Ltd | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 |
JP2009135321A (ja) * | 2007-11-30 | 2009-06-18 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法ならびに半導体装置 |
JP5413597B2 (ja) | 2010-03-01 | 2014-02-12 | 新光電気工業株式会社 | 配線基板 |
-
2011
- 2011-09-28 JP JP2011213528A patent/JP5833398B2/ja active Active
-
2012
- 2012-06-21 US US13/528,987 patent/US9006586B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169194A (ja) * | 1984-02-13 | 1985-09-02 | 松下電器産業株式会社 | ハイブリツド集積回路用基板 |
JPH06268376A (ja) * | 1993-03-15 | 1994-09-22 | Fujitsu Ltd | 多層回路基板の製造方法 |
JPH10284836A (ja) * | 1997-04-08 | 1998-10-23 | Hitachi Ltd | セラミック一括積層配線基板及びその製造方法 |
JP2001308532A (ja) * | 2000-04-25 | 2001-11-02 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
JP2004193505A (ja) * | 2002-12-13 | 2004-07-08 | Kyocera Corp | 配線基板 |
JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2011023627A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2011071315A (ja) * | 2009-09-25 | 2011-04-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2011119615A (ja) * | 2009-12-07 | 2011-06-16 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016021397A1 (ja) * | 2014-08-06 | 2016-02-11 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
JP2016039195A (ja) * | 2014-08-06 | 2016-03-22 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
US10008442B2 (en) | 2014-08-06 | 2018-06-26 | Dai Nippon Printing Co., Ltd. | Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used |
Also Published As
Publication number | Publication date |
---|---|
JP5833398B2 (ja) | 2015-12-16 |
US9006586B2 (en) | 2015-04-14 |
US20120327626A1 (en) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5833398B2 (ja) | 配線基板及びその製造方法、半導体装置 | |
JP5010737B2 (ja) | プリント配線板 | |
JP5808586B2 (ja) | インターポーザの製造方法 | |
JP4146864B2 (ja) | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 | |
JP6539992B2 (ja) | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 | |
US7768132B2 (en) | Circuit device and manufacturing method thereof | |
JP4405537B2 (ja) | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 | |
JP5249132B2 (ja) | 配線基板 | |
JP4980295B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
JP5237607B2 (ja) | 基板の製造方法 | |
JP2007305955A (ja) | 半導体装置及びその製造方法 | |
JP5608605B2 (ja) | 配線基板の製造方法 | |
US20120313245A1 (en) | Semiconductor device | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
US8723051B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP5864954B2 (ja) | 基材 | |
JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
TW201523798A (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
JP2009260049A (ja) | 電子装置の製造方法 | |
JP2011258663A (ja) | 配線基板及び配線基板の製造方法 | |
JP5363377B2 (ja) | 配線基板及びその製造方法 | |
JP2010021468A (ja) | 回路基板及び回路基板の製造方法 | |
JP5980554B2 (ja) | 電気的接続部材、検査方法及び電気的接続部材の製造方法 | |
JP4343777B2 (ja) | 電子部品内蔵ウエハ | |
JP2014165483A (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5833398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |