WO2023195449A1

WO2023195449A1 - 電子部品

Info

Publication number: WO2023195449A1
Application number: PCT/JP2023/013828
Authority: WO
Inventors: 裕史大家
Original assignee: 株式会社村田製作所
Priority date: 2022-04-04
Filing date: 2023-04-03
Publication date: 2023-10-12

Abstract

電子部品（１０１）は、第１面（１）を有する本体（１０）と、第１面（１）に配置された複数の電極とを備える。前記複数の電極は、第１面（１）に個別に配置されつつ本体（１０）の内部を通る配線で互いに接続された第１種電極（Ｔ１）と、第１面（１）に個別に配置された他の電極とは接続されていない第２種電極（Ｔ２）とを含む。第１種電極（Ｔ１）は、第１下地電極（６１）と、第１下地電極（６１）を覆う第１めっき膜（７１）とを含む。第２種電極（Ｔ２）は、第２下地電極（６２）と、第２下地電極（６２）を覆う第２めっき膜（７２）とを含む。第１下地電極（６１）は、第２下地電極（６２）に比べて、本体（１０）の内部に向かってめり込んでいる。

Description

電子部品

　本発明は、電子部品に関するものである。

　特開２００５－２１６９９９号公報（特許文献１）に多層配線基板が記載されている。この多層配線基板の底面には、外部回路と接続するための端子電極が設けられている。端子電極の露出表面は、多層配線基板の底面の誘電体層と同一平面内に位置している。

特開２００５－２１６９９９号公報

　電子部品の表面に形成されている電極の接続抵抗を下げるために、電極の表面にめっき膜が形成される場合がある。電子部品の１つの面に複数の電極が配置されているとき、これらの複数の電極のためのめっき処理は一括して行なわれる。各電極に対応するように下地電極が予め形成されており、この下地電極に電圧を印加することによってめっき処理が行なわれる。

　しかし、電子部品の同一の底面に配置された複数の下地電極の間で、付着するめっき膜の厚みに差が生じる場合がある。めっき膜に厚みの差があると、下地電極とめっき膜とを含めた電極全体の表面の高さが不揃いとなる。その結果、電子部品を実装した際に、高さが不足する電極においては電気的接続が十分に確保されずに不良となるおそれがある。

　そこで、本発明は、めっき処理後の電極の表面の高さのばらつきを低減した電子部品を提供することを目的とする。

　上記目的を達成するため、本発明に基づく電子部品は、第１面を有する本体と、上記第１面に配置された複数の電極とを備える。上記複数の電極は、上記第１面に個別に配置されつつ上記本体の内部を通る配線で互いに接続された第１種電極と、上記第１面に個別に配置された他の電極とは接続されていない第２種電極とを含む。上記第１種電極は、第１下地電極と、上記第１下地電極を覆う第１めっき膜とを含む。上記第２種電極は、第２下地電極と、上記第２下地電極を覆う第２めっき膜とを含む。上記第１下地電極は、上記第２下地電極に比べて、上記本体の内部に向かってめり込んでいる。

　本発明によれば、めっき処理後の電極の表面の高さのばらつきを低減した電子部品を実現することができる。

本発明に基づく実施の形態１における電子部品の第１の斜視図である。本発明に基づく実施の形態１における電子部品の第２の斜視図である。本発明に基づく実施の形態１における電子部品に含まれる電極およびこれに接続される配線の模式的な断面図である。本発明に基づく実施の形態１における電子部品の下面図である。図４におけるＶ－Ｖ線に関する矢視断面図である。本発明に基づく実施の形態１における電子部品の製造方法の第１の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第２の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第３の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第４の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第５の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第６の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第７の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第８の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第９の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第１０の工程の説明図である。本発明に基づく実施の形態１における電子部品の製造方法の第１１の工程の説明図である。本発明に基づく実施の形態２における電子部品の下面図である。図１７におけるＸＶＩＩＩ－ＸＶＩＩＩ線に関する矢視断面図である。図１７におけるＸＩＸ－ＸＩＸ線に関する矢視断面図である。本発明に基づく実施の形態３における電子部品の下面図である。図２０におけるＸＸＩ－ＸＸＩ線に関する矢視断面図である。図２０におけるＸＸＩＩ－ＸＸＩＩ線に関する矢視断面図である。図２０におけるＸＸＩＩＩ－ＸＸＩＩＩ線に関する矢視断面図である。本発明に基づく実施の形態４における電子部品の製造途中の状態の第１の説明図である。本発明に基づく実施の形態４における電子部品の製造途中の状態の第２の説明図である。本発明に基づく実施の形態４における電子部品の断面図である。本発明に基づく実施の形態５における電子部品の部分断面図である。本発明に基づく実施の形態６における電子部品の下面図である。図２８におけるＸＸＩＸ－ＸＸＩＸ線に関する矢視断面図である。本発明に基づく実施の形態６における電子部品の変形例に備わる第２ビアおよび第２下地電極の位置関係を示す平面図である。本発明に基づく実施の形態７における電子部品の部分断面図である。

　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。

　（実施の形態１）
　図１～図５を参照して、本発明に基づく実施の形態１における電子部品について説明する。本実施の形態における電子部品１０１の斜視図を図１に示す。電子部品１０１を斜め下から見たところを図２に示す。電子部品１０１は、第１面１と第２面２とを有する。図１においては、第１面１が下面であり、第２面２が上面である。第１面１には複数の電極３が配置されている。ここでは一例として、６つの電極３が配置されている。

　電極３およびこれに接続される配線の模式的な断面図を図３に示す。電極３は、下地電極６と、めっき膜７とを含む。下地電極６は金属で形成されている。下地電極６の材料は、たとえばＣｕであってよい。めっき膜７は、下地電極６を基にめっき処理を行なって成長させたものである。下地電極６には配線１４が接続されている。配線１４と下地電極６との間には、ビア８が介在していてもよい。ビア８は配線１４の一部であってもよい。図３では、配線１４は太い直線で模式的に表示されているが、配線１４は、実際には、本体１０に内蔵された導体パターン、導体ビアなどの組合せによって実現されていてよい。図３に限らず以下のいくつかの図においても、配線１４は、実際の形状とは無関係に模式的に示されている。

　電子部品１０１の下面図を図４に示す。図４においては、説明の便宜のために、電極３同士を結ぶ配線１４は、模式的に太い直線で示されている。配線１４は、実際には本体１０の表面または内部を経由している。実際には、電子部品１０１を下方から見たときに、配線１４が視認できるとは限らない。以下の実施の形態においても、このような下面図において配線１４を示す場合は、同様の表示方法を採用する。図４におけるＶ－Ｖ線に関する矢視断面図を図５に示す。

　本実施の形態における電子部品１０１は、第１面１を有する本体１０と、第１面１に配置された複数の電極３とを備える。複数の電極３は、第１面１に個別に配置されつつ本体１０の内部を通る配線１４で互いに接続された第１種電極Ｔ１と、第１面１に個別に配置された他の電極とは接続されていない第２種電極Ｔ２とを含む。第１種電極Ｔ１は、第１下地電極６１と、第１下地電極６１を覆う第１めっき膜７１とを含む。第２種電極Ｔ２は、第２下地電極６２と、第２下地電極６２を覆う第２めっき膜７２とを含む。第１下地電極６１は、第２下地電極６２に比べて、本体１０の内部に向かってめり込んでいる。図５では、第２下地電極６２は、本体１０の内部に向かって全くめり込んでいないように表示されているが、第２下地電極６２は、本体１０の内部に向かって少しめり込んでいてもよい。第２下地電極６２が本体１０にめり込んでいる深さは、第１下地電極６１が本体１０にめり込んでいる深さに比べて小さい。

　電子部品１０１の第１面に電極３を形成するためにめっき処理を行なう際に、他の電極と接続されている第１種電極Ｔ１は、他の電極とは接続されていない第２種電極Ｔ２に比べて、めっき成長が速くなる傾向がある。したがって、第１種電極Ｔ１のために形成される第１めっき膜７１は、第２種電極Ｔ２のために形成される第２めっき膜７２に比べて厚くなる傾向にある。本実施の形態では、第１種電極Ｔ１の一部である第１下地電極６１は、第２種電極Ｔ２の一部である第２下地電極６２に比べて、本体１０の内部に向かってめり込んでいるので、両者にそれぞれ形成されるめっき膜の厚みに差があるとしても、結果的に、めっき処理後の電極の表面の高さのばらつきを低減した電子部品を実現することができる。言い換えれば、めっき処理後の電極の表面が同一平面上にある状態に近くなる。複数の電極の表面は、完全に同一平面上にあるとは限らないが、これに近い状態となる。

　さらに好ましいことに、本実施の形態では、本体１０の内部において第１下地電極６１に接続された第１ビア８１と、本体１０の内部において第２下地電極６２に接続された第２ビア８２とを備え、第２ビア８２の第１面１に平行な面で切ったときの断面積は、第１ビア８１の第１面１に平行な面で切ったときの断面積よりも大きい。この構成を備えることにより、第２ビア８２は第１ビア８１に比べて剛性が高くなる。したがって、電子部品１０１の本体１０を作製する途中で行なわれるプレス加工の際に、第１下地電極６１は、本体１０の内部に向かってめり込むのに対して、第２下地電極６２は、本体１０の内部に向かってめり込みにくくなる。これにより、本実施の形態で述べた構成の電子部品を容易に作製することができる。

　（製造方法）
　図６～図１６を参照して、電子部品１０１を得るための製造方法について、説明する。

　まず、図６に示すように、セラミックグリーンシート２１を用意する。セラミックグリーンシート２１は、キャリアフィルム２０に保持されている。図６では、キャリアフィルム２０の下面を覆うようにセラミックグリーンシート２１が配置されている。

　次に、図７に示すように、貫通孔２２を形成する。貫通孔２２は、キャリアフィルム２０とセラミックグリーンシート２１とを一括して貫通するように形成される。貫通孔２２は、たとえばレーザ加工によって形成することができる。図８に示すように、貫通孔２２に導電性ペースト２３を充填し、乾燥させる。

　本体１０の中で第１面１に最も近い位置に配置される予定のセラミックグリーンシート２１においては、図９に示すように、たとえば貫通孔２２ａと貫通孔２２ｂとで開口面積に差を設ける。その結果、貫通孔２２ａに充填される導電性ペースト２３の量に比べて貫通孔２２ｂに充填される導電性ペースト２３の量は、多くなる。

　次に、図１０に示すように、セラミックグリーンシート２１の表面に必要に応じて導体パターン２４を形成する。セラミックグリーンシート２１の表面に対して、たとえば導電性ペーストを印刷することによって、導体パターン２４を形成することができる。ここでいう印刷は、たとえばスクリーン印刷であってよい。導体パターン２４の形成は、印刷に限らず他の方法によってもよい。のちに登場する導体パターン１５，１７などは、導体パターン２４として形成されるものであってよい。

　セラミックグリーンシート２１をキャリアフィルム２０から剥がし、積層する。複数のセラミックグリーンシート２１が積層されることによって、図１１に示すように積層体が形成される。複数の電子部品に相当する集合基板として、各工程が進められている。図１１では、左右にも積層体が延在しているが、中央には１つの電子部品１０１に対応する部分が表示されている。図１１では、個別の製品のサイズに切り分ける前の集合基板の状態を示している。図１１では、切断面１３も示されている。切断面１３は、のちに切断される予定の面である。

　図１１に示していた積層体に対して、プレス加工を施す。プレス加工後を示す図１２以降では、各セラミックグリーンシート２１のことを「絶縁層２７」と呼ぶ。プレス加工後には、図１２に示されるように、下面に配置されていた導体パターンのうちいくつかが最下層の絶縁層２７の中にめり込む。具体的には、第１下地電極６１は大きくめり込み、第２下地電極６２は、少しだけめり込むか、あるいは、ほぼめり込まない。

　ここまでの工程は、図１３に示すように集合基板１１の状態で行なったものである。集合基板１１は、粘着性を有するキャリアシート２５によって保持される。集合基板１１に対して、切断面１３において切断を行なう。切断はたとえばダイシングによって行なってもよい。集合基板１１を切断し、キャリアシート２５から取り外した結果、図１４に示すように複数の素体１２が得られる。この素体１２に対してバレル研磨を行なう。その結果、図１５に示すように素体１２の角が丸くなる。素体１２の角にはアール部４が形成されている。

　さらにめっき処理を行なう。その結果、図１６に示すように、下面にある第１下地電極６１および第２下地電極６２を覆うように、めっき膜が形成される。具体的には、第１下地電極６１を覆うように第１めっき膜７１が形成され、第２下地電極６２を覆うように第２めっき膜が形成される。これらのめっき膜は、たとえば２層構造となっている。ここで示す例では、第１めっき膜７１は、めっき膜７１ａとめっき膜７１ｂとを含む。第２めっき膜７２は、めっき膜７２ａとめっき膜７２ｂとを含む。めっき膜７１ａとめっき膜７２ａとは、材質が同じであり、両者は同時に形成される。めっき膜７１ｂとめっき膜７２ｂとは、材質が同じであり、両者は同時に形成される。

　（実施の形態２）
　図１７～図１９を参照して、本発明に基づく実施の形態２における電子部品について説明する。本実施の形態における電子部品１０２の下面図を図１７に示す。図１７におけるＸＶＩＩＩ－ＸＶＩＩＩ線に関する矢視断面図を図１８に示す。図１７におけるＸＩＸ－ＸＩＸ線に関する矢視断面図を図１９に示す。

　電子部品１０２は、複数の電極３を備える。複数の電極３は、第１面１に個別に配置されつつ本体１０の内部を通る配線１４で互いに接続された第１種電極Ｔ１と、第１面１に個別に配置された他の電極とは接続されていない第２種電極Ｔ２とを含む。この例では、図１７に示されるように、第１面１には４個の第１種電極Ｔ１と２個の第２種電極Ｔ２とが配置されている。電子部品１０２は、本体１０の内部において第１下地電極６１に接続された第１ビア８１と、本体１０の内部において第２下地電極６２に接続された第２ビア８２とを備える。図１８および図１９に示されるように、第２ビア８２の第１面１に平行な面で切ったときの断面積は、第１ビア８１の第１面１に平行な面で切ったときの断面積よりも大きい。言い換えれば、第１ビア８１と第２ビア８２とで径が異なる。第２ビア８２の径の方が第１ビア８１の径より大きい。

　本実施の形態においても、実施の形態１で述べたのと同様の効果を得ることができる。第１下地電極６１に接続された第１ビア８１と、第２下地電極６２に接続された第２ビア８２とで、第１面１に平行な面で切ったときの断面積に差が設けられており、第２ビア８２の方が断面積が大きいので、剛性が高くなっている。したがって、プレス加工の際に、第１下地電極６１は、本体１０の内部に向かってめり込むのに対して、第２下地電極６２は、本体１０の内部に向かってめり込みにくくなる。その結果、図１８および図１９に示されるように、めっき処理後の電極の表面の高さのばらつきを低減することができる。

　（実施の形態３）
　図２０～図２３を参照して、本発明に基づく実施の形態３における電子部品について説明する。本実施の形態における電子部品１０３の下面図を図２０に示す。図２０におけるＸＸＩ－ＸＸＩ線に関する矢視断面図を図２１に示す。図２０におけるＸＸＩＩ－ＸＸＩＩ線に関する矢視断面図を図２２に示す。図２０におけるＸＸＩＩＩ－ＸＸＩＩＩ線に関する矢視断面図を図２３に示す。

　電子部品１０３が第１面１に備える複数の電極３も、実施の形態１，２で述べたのと同様に、第１種電極Ｔ１と第２種電極Ｔ２とを含む。この例では、図２０に示されるように、第１面１には６個の第１種電極Ｔ１と３個の第２種電極Ｔ２とが配置されている。その他は、実施の形態２で述べたのと同様であるから、説明を繰り返さない。

　本実施の形態においても、実施の形態１，２で述べたのと同様の効果を得ることができる。

　なお、各実施の形態で示した電極３の形状、位置、数などは、あくまで例として示したものであって、この通りとは限らない。各実施の形態で示した配線１４の本数、接続対象なども、あくまで例として示したものであって、この通りとは限らない。

　（実施の形態４）
　図２４～図２６を参照して、本発明に基づく実施の形態４における電子部品について説明する。本実施の形態における電子部品１０４を得るために行われる製造方法の一部の工程を図２４および図２５に示す。これらの図は、導体パターンを形成するために導電性ペーストを印刷する様子を示している。

　セラミックグリーンシート２１は、キャリアフィルム２０によって支持されている。貫通孔２２に導電性ペースト２３が充填されている。図２４に示すように、セラミックグリーンシート２１の表面に導電膜２４１が印刷される。さらに、図２５に示すように、一部の導電膜２４１にのみ重ねるように、導電膜２４２が印刷される。このようにして、導電膜２４１の１層のみの箇所と、導電膜２４１，２４２の２層構造の箇所とが混在する状態となる。前者は、第１種電極Ｔ１となる予定の箇所であり、後者は、第２種電極Ｔ２となる予定の箇所である。これらの導電膜は下地電極となる。このようにすることで、第１面１に、薄い下地電極と、厚い下地電極とが混在する状態となる。

　複数のセラミックグリーンシート２１を積み重ねて、プレス加工をして、個別の電子部品のサイズに切断して、バレル研磨を施して、さらにめっき処理を施した後の状態を図２６に示す。このようにして電子部品１０４が得られる。

　図２６においては、右にある２つの電極が第１種電極であり、左にある１つの電極が第２種電極である。電子部品１０４においては、第２下地電極６２は、導電膜２４１，２４２を含む。したがって、第２下地電極６２は、第１下地電極６１に比べて厚い。図２６に示されるように、第１下地電極６１の厚みをＵ１とし、第２下地電極６２の厚みをＵ２とすると、Ｕ１＜Ｕ２である。第１めっき膜７１は、めっき膜７１ａ，７１ｂを含む。第２めっき膜７２は、めっき膜７２ａ，７２ｂを含む。第１めっき膜７１に比べて第２めっき膜７２は、薄くなっている。その結果、下地電極とめっき膜とを合わせたものである電極の下面の位置は、ほぼ均一な高さにある。

　本実施の形態では、印刷の回数を違えることによって、第１面１において第１種電極Ｔ１には薄い下地電極、第２種電極Ｔ２には厚い下地電極が配置された状態となっているので、これらにめっき処理を施した後では、めっき成長速度の違いの影響がある程度相殺される。したがって、電極の表面の高さのばらつきを低減した電子部品を実現することができる。実施の形態１で述べたような下地電極に接続されたビアの剛性の差によって引き起こされるめり込み具合の差に加えて、本実施の形態では、下地電極の厚み自体にも差が設けられているので、電極の表面の高さのばらつきを、より低減しやすくなる。

　なお、本実施の形態では、下地電極の厚みに差を設けるために、導電性ペーストの印刷を１回で行なう箇所と２回で行なう箇所とが存在したが、印刷回数はこれに限らない。下地電極を形成するために３回以上の印刷を行なうこととしてもよい。ここでは、薄い方の下地電極を形成するための印刷の回数を１回としたが、１回とは限らない。薄い方の下地電極を形成するための印刷の回数が複数回であって、厚い方の下地電極を形成するための印刷の回数がさらに多くの回数であってもよい。

　（実施の形態５）
　図２７を参照して、本発明に基づく実施の形態５における電子部品について説明する。本実施の形態における電子部品１０５の部分断面図を図２７に示す。電子部品１０５の本体１０は、第１面１から最も近い位置に絶縁層２７ａを含み、第１面１から２番目に近い位置に絶縁層２７ｂを含む。絶縁層２７ａを貫通するように、第１ビア８１および第２ビア８２が配置されている。

　電子部品１０５は、本体１０の内部において、第２ビア８２に対して、第２下地電極６２とは反対側から接続されている第３ビア８３を備える。第３ビア８３は、絶縁層２７ｂを貫通するように配置されている。第３ビア８３の第１面１に平行な面で切ったときの断面積は、第２ビア８２の第１面１に平行な面で切ったときの断面積よりも大きい。

　本実施の形態においても、実施の形態１で述べたのと同様の効果を得ることができる。特に、本実施の形態では、第３ビア８３を配置しており、第３ビア８３は、剛性が高い構造とすることができる。第１面１から最も近い絶縁層２７ａにおいては、真下から見たときに第２下地電極６２からはみ出すサイズのビアは配置しにくいが、第１面１から２番目に近い絶縁層２７ｂでは、真下から見たときに第２下地電極６２からはみ出すサイズのビアを配置することも可能であり、設計の自由度が高くなる。第３ビア８３の径を適宜大きくすることにより、プレス加工時の第２種電極Ｔ２の本体１０へのめり込み量を小さくすることが容易となる。

　（実施の形態６）
　図２８を参照して、本発明に基づく実施の形態６における電子部品について説明する。本実施の形態における電子部品１０６の下面図を図２８に示す。図２８におけるＸＸＩＸ－ＸＸＩＸ線に関する矢視断面図を図２９に示す。正確には、図２８におけるＸＸＩＸ－ＸＸＩＸ線は、図２８の最も左にある電極３に接続されている３個のビア要素８２０を通らないが、図２９では、説明の便宜のため、これら３個のビア要素８２０の断面も表示している。

　電子部品１０６の第１面１においては、４個の第１種電極Ｔ１と２個の第２種電極Ｔ２とが配置されている。

　電子部品１０６においては、第２ビア８２は、複数のビア要素８２０を含む。複数のビア要素８２０の各々は、第２下地電極６２に接続されている。すなわち、１つの第２下地電極６２に対して、複数のビア要素８２０が接続されている。より具体的には、１つの第２下地電極６２に対して、６個のビア要素８２０が接続されている。

　平面的に見たときの、第１ビア８１の外形線と第１下地電極６１の外形線との間の最短距離に比べて、第２ビア８２の外形線と第２下地電極６２の外形線との間の最短距離の方が短い。

　本実施の形態においても、実施の形態１などで述べたのと同様の効果を得ることができる。さらに、１つの第２下地電極６２に対して、複数のビア要素８２０が接続されているので、第２下地電極６２の外縁部にもビア要素８２０を配置することができ、プレス加工時に第２下地電極６２の外縁部においても十分な剛性で支持することができる。こうして、プレス加工時の第２下地電極６２のめり込みを効果的に抑制することができる。

　本実施の形態では、１つの第２下地電極６２に対して６個のビア要素８２０が接続されている例を示して説明したが、１つの第２下地電極６２に対して接続されるビア要素８２０の数は６以外であってもよい。本実施の形態では、１つの第２下地電極６２に対して複数のビア要素８２０が接続され、これらのビア要素８２０のサイズはいずれも同じであったが、図３０に示すように、異なるサイズのビア要素が混在する構成であってもよい。

　図３０に示した例では、複数のビア要素は、第１の径を有する第１ビア要素８２１と、前記第１の径より小さい第２の径を有する第２ビア要素８２２とを含み、第２ビア要素８２２は、第１ビア要素８２１に比べて、第２下地電極６２の隅に近い位置に接続されるように配置されている。このように、異なる径のビア要素を組み合わせることにより、第２下地電極６２の外縁部にもビア要素を効率良く配置することができる。ビア要素の径が小さいほど、第２下地電極６２の隅に近づけて配置することができる。したがって、プレス加工時の第２下地電極６２のめり込みを、第２下地電極６２の外縁部においても効果的に抑制することが可能となる。

　（実施の形態７）
　図３１を参照して、本発明に基づく実施の形態７における電子部品について説明する。本実施の形態における電子部品１０７の部分断面図を図３１に示す。

　電子部品１０７においては、第１ビア８１および第２ビア８２は、それぞれポア２６を含んでいる。第１ビア８１の単位体積当たりのポア２６の数に比べて第２ビア８２の単位体積当たりのポア２６の数は少ない。このようなポア２６の数は、貫通孔に導電性ペーストを充填する際に、樹脂成分をどの程度含ませるかによって調整することができる。ポア２６は、樹脂成分に由来して焼成時に形成される空洞である。電子部品１０７を作製する際には、第１種電極Ｔ１となる予定の箇所の貫通孔には、樹脂成分を多く含ませた導電性ペーストを充填し、第２種電極Ｔ２となる予定の箇所の貫通孔には、樹脂成分を少なく含ませた導電性ペーストを充填すればよい。図３１に示したポア２６は、説明の便宜のために模式的に表示したものである。

　第２ビア８２は、第１ビア８１に比べて、単位体積当たりのポア２６の数が少ないので、積層体の焼成時の収縮率が小さくなる。言い換えれば、第２ビア８２は、焼成時にあまり収縮せずに突っ張る状態となる。本実施の形態では、このことを利用して、電極の表面の高さのばらつきをより低減しやすくなる。

　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
［付記１］
　第１面を有する本体と、
　前記第１面に配置された複数の電極とを備え、
　前記複数の電極は、前記第１面に個別に配置されつつ前記本体の内部を通る配線で互いに接続された第１種電極と、前記第１面に個別に配置された他の電極とは接続されていない第２種電極とを含み、
　前記第１種電極は、第１下地電極と、前記第１下地電極を覆う第１めっき膜とを含み、
　前記第２種電極は、第２下地電極と、前記第２下地電極を覆う第２めっき膜とを含み、
　前記第１下地電極は、前記第２下地電極に比べて、前記本体の内部に向かってめり込んでいる、電子部品。
［付記２］
　前記第２下地電極は、前記第１下地電極に比べて厚い、付記１に記載の電子部品。
［付記３］
　前記本体の内部において前記第１下地電極に接続された第１ビアと、
　前記本体の内部において前記第２下地電極に接続された第２ビアとを備え、
　前記第２ビアの前記第１面に平行な面で切ったときの断面積は、前記第１ビアの前記第１面に平行な面で切ったときの断面積よりも大きい、付記１または２に記載の電子部品。
［付記４］
　前記本体の内部において、前記第２ビアに対して、前記第２下地電極とは反対側から接続されている第３ビアを備え、
　前記第３ビアの前記第１面に平行な面で切ったときの断面積は、前記第２ビアの前記第１面に平行な面で切ったときの断面積よりも大きい、付記３に記載の電子部品。
［付記５］
　前記第２ビアは、複数のビア要素を含み、
　前記複数のビア要素の各々は、前記第２下地電極に接続されており、
　平面的に見たときの、前記第１ビアの外形線と前記第１下地電極の外形線との間の最短距離に比べて、前記第２ビアの外形線と前記第２下地電極の外形線との間の最短距離の方が短い、付記３または４に記載の電子部品。
［付記６］
　前記複数のビア要素は、第１の径を有する第１ビア要素と、前記第１の径より小さい第２の径を有する第２ビア要素とを含み、前記第２ビア要素は、前記第１ビア要素に比べて、前記第２下地電極の隅に近い位置に接続されるように配置されている、付記５に記載の電子部品。
［付記７］
　前記第１ビアおよび前記第２ビアは、それぞれポアを含んでおり、
　前記第１ビアの単位体積当たりのポアの数に比べて前記第２ビアの単位体積当たりのポアの数は少ない、付記３から６のいずれか１項に記載の電子部品。

　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

　１　第１面、２　第２面、３　電極、４　アール部、６　下地電極、７　めっき膜、８　ビア、６１　第１下地電極、６２　第２下地電極、７１　第１めっき膜、７１ａ，７１ｂ　めっき膜、７２　第２めっき膜、７２ａ，７２ｂ　めっき膜、８１　第１ビア、８２　第２ビア、８３　第３ビア、１０　本体、１１　集合基板、１２　素体、１３　切断面、１４　配線、１５，１７　導体パターン、１６　導体ビア、２０　キャリアフィルム、２１　セラミックグリーンシート、２２，２２ａ，２２ｂ　貫通孔、２３　導電性ペースト、２４　導体パターン、２５　キャリアシート、２６　ポア、２７，２７ａ，２７ｂ　絶縁層、１０１，１０２，１０３，１０４，１０５，１０６，１０７　電子部品、２４１，２４２　導電膜、８２０　ビア要素、８２１　第１ビア要素、８２２　第２ビア要素。

Claims

　第１面を有する本体と、
　前記第１面に配置された複数の電極とを備え、
　前記複数の電極は、前記第１面に個別に配置されつつ前記本体の内部を通る配線で互いに接続された第１種電極と、前記第１面に個別に配置された他の電極とは接続されていない第２種電極とを含み、
　前記第１種電極は、第１下地電極と、前記第１下地電極を覆う第１めっき膜とを含み、
　前記第２種電極は、第２下地電極と、前記第２下地電極を覆う第２めっき膜とを含み、
　前記第１下地電極は、前記第２下地電極に比べて、前記本体の内部に向かってめり込んでいる、電子部品。
　前記第２下地電極は、前記第１下地電極に比べて厚い、請求項１に記載の電子部品。
　前記本体の内部において前記第１下地電極に接続された第１ビアと、
　前記本体の内部において前記第２下地電極に接続された第２ビアとを備え、
　前記第２ビアの前記第１面に平行な面で切ったときの断面積は、前記第１ビアの前記第１面に平行な面で切ったときの断面積よりも大きい、請求項１または２に記載の電子部品。
　前記本体の内部において、前記第２ビアに対して、前記第２下地電極とは反対側から接続されている第３ビアを備え、
　前記第３ビアの前記第１面に平行な面で切ったときの断面積は、前記第２ビアの前記第１面に平行な面で切ったときの断面積よりも大きい、請求項３に記載の電子部品。
　前記第２ビアは、複数のビア要素を含み、
　前記複数のビア要素の各々は、前記第２下地電極に接続されており、
　平面的に見たときの、前記第１ビアの外形線と前記第１下地電極の外形線との間の最短距離に比べて、前記第２ビアの外形線と前記第２下地電極の外形線との間の最短距離の方が短い、請求項３または４に記載の電子部品。
　前記複数のビア要素は、第１の径を有する第１ビア要素と、前記第１の径より小さい第２の径を有する第２ビア要素とを含み、前記第２ビア要素は、前記第１ビア要素に比べて、前記第２下地電極の隅に近い位置に接続されるように配置されている、請求項５に記載の電子部品。
　前記第１ビアおよび前記第２ビアは、それぞれポアを含んでおり、
　前記第１ビアの単位体積当たりのポアの数に比べて前記第２ビアの単位体積当たりのポアの数は少ない、請求項３から６のいずれか１項に記載の電子部品。