JPH0797703B2 - セラミツク多層基板 - Google Patents

セラミツク多層基板

Info

Publication number
JPH0797703B2
JPH0797703B2 JP61208285A JP20828586A JPH0797703B2 JP H0797703 B2 JPH0797703 B2 JP H0797703B2 JP 61208285 A JP61208285 A JP 61208285A JP 20828586 A JP20828586 A JP 20828586A JP H0797703 B2 JPH0797703 B2 JP H0797703B2
Authority
JP
Japan
Prior art keywords
conductor
substrate
ceramic
insulator
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61208285A
Other languages
English (en)
Other versions
JPS6364399A (ja
Inventor
新二 島崎
浩一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61208285A priority Critical patent/JPH0797703B2/ja
Publication of JPS6364399A publication Critical patent/JPS6364399A/ja
Publication of JPH0797703B2 publication Critical patent/JPH0797703B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本願発明は、セラミック多層基板、特に低温焼成可能な
セラミック多層基板に関するものである。
従来の技術 近年、電子回路には、厚膜印刷法により簡単に回路形成
できる熱放散性の優れたセラミック基板を使用した電子
回路が使用されている。そして、より小型高性能化を実
現するために多層電子回路基板が使用され始めている。
多層回路基板を製造する方法は一般的には次に述べる
(a),(b),(c)の三種類がある。
(a) セラミック焼結体上での印刷多層法 (b) グリーンシート上での印刷多層法 (c) グリーンシート積層多層法 (a)のセラミック焼結体上での印刷多層法による多層
基板の製造方法を説明すると、第1図のそのプロセスを
示すように、まず基板となるセラミック焼結体上に第1
導体層を印刷・乾燥・焼成し(ステップ1〜3)、次に
第1絶縁層を印刷・乾燥・焼成し(ステップ4〜6)、
その上に第2絶縁層を印刷・乾燥し(ステップ7,8)、
第2導体層を印刷・乾燥し(ステップ9,10)第2絶縁層
ごと一括焼成(ステップ11)する。この際、第1及び第
2絶縁層はヴィアホールと呼ばれる微小孔が形成される
ように印刷し、その最小孔中に第2導体層に用いられる
材料が充填されるように第2導体層を印刷する事により
第1導体層と第2導体層とが接続される。次に第2導体
層上に第3絶縁層を印刷・乾燥・焼成し、第2絶縁層以
降と同手順で層数を重ねていく(ステップ1〜11)。
(b)のグリーンシート上での印刷多層法による多層基
板の製造方法は、第2図にそのプロセスを示すように、
まず焼成後基板となるセラミックのグリーンシート上に
第1導体層を印刷・乾燥し(ステップ12,13)、次にそ
の上に第1絶縁層を印刷・乾燥し(ステップ14,15)、
引き続き第2導体層、第2絶縁層の印刷・乾燥を行ない
(ステップ16〜19)、以降同手順で層数を繰り返し(ス
テップ12〜19)、グリーンシートと導体層と絶縁層とを
一括焼成する(ステップ20)。
(c)のグリーンシート積層多層法による多層基板の製
造方法は、第3図にそのプロセスを示すように、まず複
数枚のセラミックのグリーンシートそれぞれに異なるパ
ターンの微小孔を形成し(ステップ22〜24)、それぞれ
異なるパターンの導体層を印刷・乾燥する(ステップ25
〜30)。次に導体パターンの異なるグリーンシート同士
を所望枚数積層し(ステップ31)、適度な圧力と適度な
温度のもとで圧着し(ステップ32)、所望の外形寸法に
切断してから焼成する(ステップ33,34)。各導体層間
の導通はグリーンシートの微小孔に充填された導体によ
り行なわれる。
(b),(c)の製造方法においては共に基板焼成の後
に最上層の厚膜形成を行なう(ステップ21,35)。
(a),(b),(c)三種類の製造方法を比較する
と、(a)は比較的簡単な技術で多層化が可能である
が、実質的な層数限界は4〜6層でありそれ以上の層数
は表面の凹凸が激しくなり実用に耐えない。(b)はグ
リーンシートと印刷した絶縁層と導体層とを一度に焼成
する事によりプロセスの合理化を行なう事ができる。し
かし(b)も(a)同様に、層数を増すと表面の凹凸が
大きくなるのでやはり限界層数は4〜6層である。
(c)は理論的に層数は無限に可能であり、現実的にも
30〜40層程度の多層基板が報告されている。しかし、そ
の製造にはきわめて高度な技術を要し、プロセス及び材
料的な課題を多い。
以上(a),(b),(c)三種類の製造方法のうち、
本発明は(c)のグリーンシート積層多層法に関するも
のである。この(c)のタイプの基板に使用されるセラ
ミック絶縁体はAl2O3を主成分とするため焼結温度が150
0〜1600℃と極めて高いので、回路を構成する導体材料
もかかる焼結温度で劣化しないW,Mo等の金属を使用せざ
るを得ない。これらW,Moは酸化されやすいため還元雰囲
気で焼成する必要があるので作業性が劣った。近年、上
記のような作業性の問題を解決した新しい低温焼結タイ
プのセラミック多層基板を提案がなされている(特願昭
60−103075号、特願昭60−235744号、特願昭58−17651
号、特願昭58−108792号、特願昭58−17695号)。セラ
ミック絶縁体にガラスとアルミナとの混合物を用い焼結
温度を1000℃以下と低温化させ、その結果、内部導体に
Ag/Pd系の非酸化性低融点金属を用いることが可能とな
り還元雰囲気での焼成は不必要となった。
発明が解決しようとする問題点 しかしながら、上記のような従来技術を用いて、単純に
絶縁材料をガラスとアルミナとの混合物、つまりガラス
セラミックスとし、一方内部導体をAg,Pdの単体あるい
はこれらの合金、混合体とするのみでは第3図に従いセ
ラミック多層基板を作成しても、第4図(a),(b)
に示すように焼成後、導体36の内蔵している部分と、内
蔵していない部分との間で寸法変化量の差が生じ、その
結果、基板37が大きく変形し使用できないと云った大き
な問題がある。又前記既出願には、単にガラスセラミッ
クスの焼結温度が1000℃以下となることを特徴とするも
のや、ガラスセラミックスの軟化温度TSが400℃≦TS≦7
50℃であることを特徴とするもので、内部導体との組み
合わせにおいて制御されるべき必要な内容については提
案されていなかった。
本発明は上記の問題点に鑑み、絶縁材料にガラスとアル
ミナとの混合物であるガラスセラミックスを使用し、導
体材料にはAg,Pdの合金、混合体である非酸化性低融点
金属を使用し、上記組み合わせで焼成時基板変形がない
空気中低温焼成可能なセラミック多層基板を提供するも
のである。
問題点を解決するための手段 上記問題点を解決するために本発明におけるセラミック
多層基板は、絶縁体に用いるガラスセラミックスのガラ
ス軟化点TSと内部導体Ag/Pd(組成:(100−x)Ag・xP
d,0wt%≦x≦30wt%)との間で の関係式が成り立つことを特徴とするものである。
作用 本発明のセラミック多層基板は1000℃以下で焼成可能な
ガラスとアルミナとの混合物であるガラスセラミックス
とAg,Pdの単体あるいは合金、混合物からなる導体とか
ら構成されており空気中低温焼成可能である。
さらに本発明のセラミック多層基板は特に焼成時に導体
が内蔵している部分とそうでない部分との間での寸法変
化量の差がなく基板の変化が全く発生しない。
本発明の限定理由は次の通りである。
多層基板の焼成時における収縮曲線を第5図、第6図、
第7図に示す。まず第5図のように導体の収縮開始点が
絶縁体よりも低温度の場合、温度T1にて絶縁体はPoint
aの如く多少収縮を開始している。この時点で絶縁材料
は軟化の状態にある。一方T1では導体はPoint bの如く
すでにより大きく収縮が進行しており周囲の絶縁体はこ
の導体の大きな変化に引きずられ収縮をしてゆく、さら
に温度が上昇しT2となった場合、Point cの如く導体は
すでに収縮を完了している。他方絶縁体はPoint dにて
変わらずに収縮が進行している。温度T2における絶縁体
の動きに対して導体はすでに収縮を完了しているので導
体の内蔵している基板部分の寸法変化は生じない。しか
し導体の内蔵していない基板部分は、温度T3の絶縁体の
収縮完了Point eまで収縮を続行し、その結果第4図
(b)の焼成後に示すような導体内蔵部が非内蔵部に比
べて大きくなるような基板変形が生じるのである。
他方、第6図のように絶縁体の収縮開始点が導体よりも
低温度の場合、温度T1にて導体はPoint fの如く多少収
縮を開始している。この時点で導体は軟化の状態であ
る。一方T1での絶縁体はPoint gの如くすでに大きく収
縮が進行しており導体はこの絶縁体の大きな変化に引き
ずられ収縮してゆく。基板を構成する絶縁体は導体に比
べ量が非常に多いため温度T1での基板の収縮は導体が内
蔵されているか否かにかかわらず全体として均一に進行
して行く。さらに温度が上昇しT2となった場合、Point
iの如く絶縁体は、すでに収縮を完了し固化しているた
めPoint hのような導体の変化に対して基板全体として
は収縮は発生しな。従って第4図(b)に示すような焼
成時の基板変形は発生しない。
さらに第7図のように導体と絶縁体の収縮開始点が一致
する場合、両者の収縮変化が同一のため基板変形は発生
しない。
以上の第5図、第6図、第7図にて説明した導体の収縮
開始点は導体材料がAg/Pd系の場合、Ag/Pdの含有率によ
って大きく変化する。導体中の金属成分においてPd比0
〜30wt%の場合のAg/Pd導体材料の収縮開始点の関係を
第8図に示す。Ag/Pd導体中の金属成分のPd含有率をxwt
%とした時の(100−x)Ag・xPdで金属成分が表現され
るAg/Pd導体の収縮開始点は、第8図より次式 で算出されることが明らかとなった。さらに絶縁体の収
縮開始点は絶縁材料を構成する無機粉体間の原子、イオ
ンレベルの物質の拡散、再配列が生ずる温度を意味する
ものでありマクロ的には、その材料のガラス軟化点TS
一致する。従って上記基板変形が発生しない条件は絶縁
体のガラス軟化点TSが式で示される導体の収縮開始点
よりも同一か又は低温であることが必要である。
次に内部導体に絶縁体の軟化点TSと同一かそれ以上の軟
化点を持つ無機材料を含有させることにより導体の収縮
開始点を絶縁材料のTSよりも高温ヘシフトさせ焼成時の
変形を防ぐことができる。但し上記無機材料の含有量が
導体中5重量%未満の場合効果はない。一方10重量%を
越える量を含有する場合は電気抵抗が上昇し導体として
の機能が劣ってしまう。
さらに内部導体に含有する導電性金属の含有率は55〜70
重量%である必要がある。含有率が70重量%を越える場
合、グリーンシート上に印刷形成された導体層中の導電
性金属粉は互いに非常に近接しており導体粉同士の接触
点が多い状態である。このような状態で焼成時のエネル
ギーが加えられた場合、粉体間の原子及びイオンの拡散
が通常よりも容易に発生し、その結果、焼成収縮開始点
が絶縁材料のガラス軟化点TSよりも低温へシフトし、焼
成時の基板変形が生ずる。導電性金属が55重量%未満の
場合、電気抵抗が上昇し、導体としての機能が劣ってし
まう。
実施例 (実施例1) 粒径0.5〜5μmとしたPbO−B2O3−SiO2系ガラスとAl2O
3とを約50wt%ずつ混合した粉体100重量部に対してポリ
ビニルブチラール10重量部、ジブチルフタレート6重量
部、イソプロピルアルコール39重量部、1−1−1トリ
クロルエタン20重量部を加え24時間ボールミル混合を行
ないスラリーを造った。このスラリーをポリエステルフ
ィルム上にドクターブレード法にて塗布、乾燥し厚み10
0μmのグリーンシートを作成し、十分なエージングを
行なう。次にグリーンシートを適当なサイズに切断した
後Ag/Pdペーストをスクリーン印刷によりグリーンシー
ト上へ形成する。ペーストを乾燥後、上記グリーンシー
トを複数枚重ね80℃の温度下で、200kg/cm2の圧力で化
圧し一体化させる。次に外形を切断の後、900℃−1時
間にて焼成し多層基板を得た。ここで用いた印刷パター
ンは第4図(a)に示すように成形体の一方に内部導体
が片寄ったものである。さらに使用した絶縁材料は5種
類(A,B,C,D,E)でありガラス軟化点はそれぞれ下記の
如くである。
材 料A−−500℃ 〃 B−−520℃ 〃 C−−550℃ 〃 D−−600℃ 〃 E−−650℃ これら絶縁体材料(A,B,C,D,E)は、50wt%のAl2O3を除
いた残部のPbO−B2O3−SiO系ガラスの各成分の配合によ
りガラス軟化点は種々変化させることができる。
絶縁体材料の組成を第1表に示す。
絶縁体材料の作成方法は、先ず、上表のようなガラス成
分を混合し、加熱溶解した後、薄いフレーク状のガラス
板に成形する。そのフレーク状板をボールミル等で粗
砕、さらに微砕し、所定の粒径とし、ガラス粉末を作製
する。次にガラス粉末とAl2O3粉末とを混合して絶縁体
材料とした。
内部導体の金属組成はAg/Pd系でPdの含有率が導体の金
属成分の0,10,20,30重量%の4種類の導体材料を用い
た。4種類の導体材料の収縮開始点は実測の結果、下記
の如くであった。
100Ag −501℃ 90Ag・10Pd−531℃ 90Ag・20Pd−568℃ 70Ag・30Pd−614℃ 上記のように作成した多層基板について第9図に示すよ
うに、内部導体36を内蔵する部分の基板37の面方向収縮
率lE内部導体36を内蔵していない部分の基板37の面方向
収縮率lDを測定、算出し、収縮率差Δl(=lD−lE)を
算出し各材料の組み合わせにおける基板変形の度合を求
めた。結果を第2表に示す。第2表から絶縁材料のガラ
ス軟化点TSが内部導体材料の収縮開始点よりも低温の場
合、収縮差Δlは0であった。つまり基板変形は発生し
なかった。従ってAg/Pd導体材料の金属組成においてのP
d含有率をxとした時に、式、 が成立することが確認された。
(実施例2) 絶縁体材料に実施例1で用いた材料C(TS=550℃),Ag
・Pd内部導体材料に90Ag・10Pd(収縮開始点=531℃)
を用いた。内部導体材料に絶縁体材料Cを0〜20wt%含
有させたものを内部導体とした時の多層基板の変形度合
を測定した。基板の製造方法、評価方法は実施例1と同
様である。結果を第3表に示す。
第3表より内部導体材料(90Ag・10Pd)へ絶縁材料Cを
含有させた場合、含有量が5wt%以上で焼成収縮差Δl
は0となり、基板変形は発生しなかった。但し、含有量
が5wt%を越えた場合、導体抵抗値が15wt%の場合14mΩ
/□、20wt%の場合21.5mΩ/□と非常に大きくなり実
用に適さなかった。従って5〜10wt%の含有量が適切で
あった。
(実施例3) 絶縁体材料に実施例1で用いた材料A(TS=500℃)、A
g・Pd内部導体に100Ag(焼成収縮開始点=501℃)を用
いた。内部導体材料中の導電性金属分の含有量を50〜80
wt%とした内部導体を作成し、各内部導体を用いた多層
基板を実施例1と同じ方法で作成、評価した結果を第4
表に示す。
第4表より内部導体の導電性金属粉の含有率が70wt%を
越える場合、焼成収縮差Δlは0でなくなり基板変形が
発生してくる。但し、逆に55wt%未満の場合、導体抵抗
値が増加し適用に適さなかった。含有率が55〜70wt%の
場合、基板変形も発生せず又、導体抵抗値も良好な結果
であった。
発明の効果 以上のように本発明によれば、1000℃で、かつ空気中で
焼成可能なセラミック多層基板が変形なしに容易に製造
できる。
【図面の簡単な説明】
第1図はセラミック基板上での印刷多層法による多層基
板の製造プロセスを示すフローチャート、第2図はグリ
ーンシート上での印刷多層法による多層基板の製造プロ
セスを示すフローチャート、第3図はグリーンシート多
層法による多層基板の製造プロセスを示すフローチャー
ト、第4図は焼成時の基板変形を示し、(a)は焼成前
の状態を示す概略図、(b)は焼成後の状態を示す概略
図、第5図、第6図、第7図は導体、絶縁体の収縮曲線
を示すグラフ、第8図はAg・Pd導体の金属組成による収
縮開始点を示すグラフ、第9図は焼成変形を測定するた
めの多層基板を示す概略図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】セラミック絶縁体と導体とが交互に重なり
    複数の層を形成するセラミック多層基板において、この
    セラミック絶縁体は1000℃以下で焼結するガラスセラミ
    ックスであり、導体中の金属組成を(100−x)Ag,x・P
    d(但しxはPdの重量%で0≦x≦30)とした場合、前
    記ガラスセラミックスのガラス軟化点TSとなることを特徴とするセラミック多層基板。
JP61208285A 1986-09-04 1986-09-04 セラミツク多層基板 Expired - Lifetime JPH0797703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61208285A JPH0797703B2 (ja) 1986-09-04 1986-09-04 セラミツク多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61208285A JPH0797703B2 (ja) 1986-09-04 1986-09-04 セラミツク多層基板

Publications (2)

Publication Number Publication Date
JPS6364399A JPS6364399A (ja) 1988-03-22
JPH0797703B2 true JPH0797703B2 (ja) 1995-10-18

Family

ID=16553714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61208285A Expired - Lifetime JPH0797703B2 (ja) 1986-09-04 1986-09-04 セラミツク多層基板

Country Status (1)

Country Link
JP (1) JPH0797703B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828579B2 (ja) * 1990-07-04 1996-03-21 株式会社日立製作所 セラミツク多層基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51127112A (en) * 1975-04-30 1976-11-05 Fujitsu Ltd Method of producing multiilayered glass substrate
JPS599992A (ja) * 1982-07-08 1984-01-19 株式会社日立製作所 多層配線基板の製造方法
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
JPS6070799A (ja) * 1983-09-28 1985-04-22 株式会社日立製作所 ガラスセラミックス多層配線基板のスルホ−ル導体用組成物

Also Published As

Publication number Publication date
JPS6364399A (ja) 1988-03-22

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
JP5845426B2 (ja) セラミック積層部品
JPH0992983A (ja) セラミック多層基板の製造方法
JP3571957B2 (ja) 導体ペーストおよびセラミック多層基板の製造方法
JP2006165585A (ja) セラミック多層プリント回路基板
JPS63181400A (ja) セラミツク多層基板
JP3350949B2 (ja) 導電性ペースト
JP4135443B2 (ja) 積層型セラミック電子部品の製造方法
JP3327214B2 (ja) 多層セラミック基板の製造方法
JPH0797703B2 (ja) セラミツク多層基板
JPH11354924A (ja) 多層セラミック基板の製造方法
JP2689756B2 (ja) 急変サーミスタおよびその製造方法
JP3229021B2 (ja) 回路基板
JP2964725B2 (ja) セラミック基板用組成物
JPH0432213A (ja) セラミックコンデンサ
JP4416342B2 (ja) 回路基板およびその製造方法
JP2658356B2 (ja) 複合セラミックス基板の製法
JPH0625562A (ja) 厚膜導体ペースト組成物および多層配線基板の製造方法
JP2002290037A (ja) 回路基板の製造方法
JPH06338686A (ja) 多層基板の製造方法
JPS6011479B2 (ja) セラミツク多層回路基板の製造方法
JPH0351929Y2 (ja)
JPH0369197B2 (ja)
JPH09260210A (ja) 複合電子部品の製造方法およびこれに用いる分割積層品
JPS6247195A (ja) セラミツク多層基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term