JP3197147B2 - 多層セラミック基板の製造方法 - Google Patents

多層セラミック基板の製造方法

Info

Publication number
JP3197147B2
JP3197147B2 JP8001494A JP8001494A JP3197147B2 JP 3197147 B2 JP3197147 B2 JP 3197147B2 JP 8001494 A JP8001494 A JP 8001494A JP 8001494 A JP8001494 A JP 8001494A JP 3197147 B2 JP3197147 B2 JP 3197147B2
Authority
JP
Japan
Prior art keywords
glass
composition
paste
ceramic substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8001494A
Other languages
English (en)
Other versions
JPH07162152A (ja
Inventor
和裕 三浦
芳宏 別所
祐伯  聖
靖彦 箱谷
峰広 板垣
嘉文 中村
昭彦 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP8001494A priority Critical patent/JP3197147B2/ja
Publication of JPH07162152A publication Critical patent/JPH07162152A/ja
Application granted granted Critical
Publication of JP3197147B2 publication Critical patent/JP3197147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体LSI、チップ部
品などを搭載し、かつそれらを相互配線するためのセラ
ミック多層配線基板の製造方法に関する。
【0002】
【従来の技術】近年、半導体LSI、チップ部品等は小
型、軽量化が進んでおり、これらを実装する配線基板も
小型、軽量化が望まれている。このような要求に対し
て、セラミック多層基板は、要求される高密度配線が得
られ、なお薄膜化が可能なことより、今日のエレクトロ
ニクス業界において重要視されている。
【0003】このセラミック多層基板に使用される電極
材料としての導体組成物は、一般に導電性金属、無機酸
化物、ガラス粉末が有機媒体中に分散されているペース
ト状組成物である。近年、低温焼結ガラス・セラミック
多層基板の開発によって、使用できる導体材料は、金、
銀、銅、パラジウムまたはそれらの混合物が用いられる
ようになった。これらの金属は従来使用されたタングス
テン、モリブデンなどに比べ導体抵抗が低く、かつ使用
できる設備も安全で低コストに製造できる。
【0004】一方これらの金属の内、貴金属である金、
銀、パラジウムは高価でかつ価格変動が大きいことか
ら、安価で価格変動の少ない卑金属系が使用されてきて
いる。この中でも銅が比抵抗が小さく半田濡れ性も優れ
ているため、銅の電極材料の使用が望まれている。
【0005】ここではそれらの低温焼結多層基板に銅を
使用する代表的な製造方法の一例を述べる。方法として
は内層および最上層に銅電極を用いる方法がある。導体
抵抗、半田濡れ性、コストの点で最も良いが、すべて窒
素などの中性雰囲気で焼成しなければならず、その作製
が困難である。一般に銅電極を使用するには、基板上に
Cuペーストをスクリーン印刷にて配線パターンを形成
し、乾燥後、Cuの融点以下の温度(850〜950℃
程度)で、かつCuが酸化されず導体ペースト中の有機
成分が十分燃焼するように酸素分圧を制御した窒素雰囲
気中で焼成を行なうものである。多層する場合は、同様
の条件で絶縁層を印刷焼成して得られる。しかし、焼成
工程における雰囲気を適度な酸素分圧下にコントロール
することは困難であり、また多層化する場合、各ペース
トを印刷後その都度焼成を繰り返し行なう必要があり、
リードタイムが長くなり設備などのコストアップにつな
がるなどの課題を有している(特開昭57−53321
号公報)。そこで特許第1774496号において、セ
ラミック多層基板の作製にあたり、CuOペーストを用
い、脱バインダ工程、還元工程、焼成工程の3段階とす
る方法がすでに開示されている。それはCuOを導体の
出発原料とし多層体を作製し、脱バインダ工程は、炭素
に対して充分な酸素雰囲気でかつ内部の有機バインダを
熱分解させるに充分な温度で熱処理を行なう。次にCu
Oを銅に還元する還元工程、基板の焼結を行なう焼成工
程により成立しているものである。これにより、焼成時
の雰囲気制御が容易になり、緻密な焼結体が得られるよ
うになった。
【0006】一方、セラミック多層基板は焼成時に焼結
に伴う収縮が生じる。この焼結に伴う収縮は、使用する
基板材料、グリーンシート組成、粉体ロットなどにより
異なる。これにより多層基板の作製においていくつかの
問題が生じている。まず第1に、多層セラミック基板の
作製において前述のように内層配線の焼成を行なってか
ら最上層配線の形成を行なうため、基板材料の収縮誤差
が大きいと、最上層配線パターンと寸法誤差のため内層
電極との接続が行えない。その結果、収縮誤差を予め許
容するように最上層電極部に必要以上の大きい面積のラ
ンドを形成しなければならず、高密度の配線を必要とす
る回路には使用できない。そのため収縮誤差にあわせて
最上層配線のためのスクリーン版をいくつか用意してお
き、基板の収縮率に応じて使用する方法が取られること
もある。この方法ではスクリーン版が数多く用意しなけ
ればならず不経済である。
【0007】第2にグリーンシート積層法による多層基
板は、グリーンシートの造膜方向によって幅方向と長手
方向によってもその収縮率が異なる。このこともセラミ
ック多層基板の作製の障害となっている。
【0008】これらの収縮誤差をなるべく少なくするた
めには、製造工程において、基板材料およびグリーンシ
ート組成の管理はもちろん、粉体ロットの違いや積層条
件(プレス圧力、温度)を十分管理する必要がある。し
かし、一般に収縮率の誤差は±0.5%程度存在すると
言われている。
【0009】このことは多層基板にかかわらずセラミッ
ク、およびガラス・セラミックの焼結を伴うものに共通
の課題である。そこで特開平5−102666号公報に
おいて、低温焼結ガラス・セラミックよりなるグリーン
シートに電極パターンを形成したものを所望枚数積層
し、この積層体の両面、もしくは片面に前記ガラス・セ
ラミック低温焼結基板材料の焼成温度では焼結しない無
機組成物よりなるグリーンシートで挟み込むように積層
し、前記積層体を焼成する。しかる後に焼結しない無機
組成物を取り除くという発明がなされた。これにより基
板材料の焼結が厚み方向だけ起こり、平面方向の収縮が
ゼロの基板が作製でき上記のような課題が解決できる。
【0010】
【発明が解決しようとする課題】以上のことから平面方
向の収縮が起こらない基板が作成されているが、ここに
は幾つかの課題がある。それは平面方向の基板収縮が起
こらないことから前述のような従来の電極用ペ−スト状
組成物では焼成後の電極が粗な状態になってしまうた
め、前記平面方向の収縮が起こらないガラス・セラミッ
ク基板に適した電極ペーストが必要となる。現在この電
極ペーストを前記多層基板表層に使用し、基板と同時焼
成を行うと、焼成後の表層電極の半田濡れ性が悪く部品
実装の弊害となる。同時焼成を行わず多層基板を焼成、
表面のガラス・セラミック結晶化温度では焼結しない無
機組成物を除去後、表層に電極ペーストを印刷、再び焼
成を行うと焼成の工程が増え、全体的なコストアップと
なってしまう。このため半田濡れ性の良好な表層電極の
同時焼成が望まれている。しかし現在、上記の点を満足
した平面方向に収縮をしない基板の表層用の導電性ペー
ストが存在していない。
【0011】このため、前述の高精度の平面方向の収縮
の起きないガラス・セラミック多層基板を使用するため
半田濡れ性の良好な表層電極の同時焼成の方法が必要と
なる。
【0012】本発明は上記課題を解決するための多層セ
ラミック基板の製造方法を提供することを目的とするも
のである。
【0013】
【課題を解決するための手段】本発明の多層セラミック
基板の製造方法は、導体ペースト組成物で電極パターン
を形成した少なくとも有機バインダ、溶剤を含むガラス
・セラミックよりなるグリーンシートを所望枚数積層し
たグリーンシート積層体の両面表層にある前記電極パタ
ーン上もしくは表層全面にZn系組成物を含んだ少なく
とも有機バインダと溶剤を加え、無機成分を分散させた
ペーストの印刷を行い、前記Zn系組成物のペーストを
印刷した積層体の両面に、前記ガラス・セラミックの結
晶化温度では焼結しない無機組成物よりなるグリーンシ
ートを積層した後に焼成処理を行い、その後この両面の
前記焼結しない無機組成物と前記Zn系組成物を取り除
くことを特徴とするまた、酸化第2銅を主成分とする
導体ペースト組成物で電極パターンを形成した少なくと
も有機バインダ、溶剤を含むガラス・セラミックよりな
るグリーンシートを所望枚数積層したグリーンシート積
層体の両面の電極パターン上もしくは表層全面にZn系
組成物を含んだ少なくとも有機バインダと溶剤を加え、
無機成分を分散させたペーストの印刷を行い、前記Zn
系組成物のペーストを印刷した積層体の両面に、前記ガ
ラス・セラミックの結晶化温度では焼結しない無機組成
物よりなるグリーンシートを積層した後、これらを空気
中で多層体内部の有機バインダが分解・飛散する温度で
熱処理し、しかる後、水素もしくは水素と窒素の混合ガ
ス雰囲気中で還元熱処理を行い、さらに、前記還元熱処
理済み多層体を窒素雰囲気中で焼結させ、その後この両
面の前記焼結しない無機組成物と前記Zn系組成物を取
り除くことを特徴とする。 上記の方法にて製造された多
層セラミック基板は、表層に電極を有する多層セラミッ
ク基板において、前記電極表面中のガラス成分の量が、
前記電極内部のガラス成分の量より少なく、かつ前記電
極の表面にはSiとZnの結晶化物が存在していないこ
とを特徴とする。
【0014】
【作用】本発明は前記のような工程を行なうことによっ
て、平面方向には収縮を起こさないガラス・セラミック
多層基板における同時焼成表層電極の半田濡れ性を良好
なものとしたものである。以下に本発明の作用を説明す
る。
【0015】本発明は上記構成により、多層基板焼成中
に両面の無機組成物が焼結しないためにガラス・セラミ
ック基板が平面方向への収縮を阻害され、また表層電極
の表面のガラス中のSiとZnが結晶化を起こし半田濡
れを阻害するガラス成分を減少させる。焼成後、積層体
表面の無機組成物とZn系組成物を除去することによ
り、表層電極表面に半田濡れ性を阻害するガラス成分が
減少しており、得られるガラス・セラミック多層基板は
寸法精度が良く、かつ表層電極の半田濡れ性の良好なも
のとなる。
【0016】
【実施例】(実施例1)ここで用いたZn系組成物ペー
ストは、無機組成はZn(平均粒経1.0μm)50.
0重量%からなるもので、この無機組成と有機バインダ
であるエチルセルロースをターピネオールに溶かしたビ
ヒクルを加えたミルベースをセラミック3本ロールによ
り適度な粘度になるように混合したものを用いた。
【0017】導体ペーストは、Ag粉末(平均粒径1μ
m)に接着強度を得るためのガラスフリット(日本電気
硝子社製 GA−8ガラス粉末、平均粒径2.5μm)
を加えたものを無機成分とし、有機バインダであるエチ
ルセルロースをターピネオールに溶かしたビヒクルとと
もに加えて、セラミック3本ロールにより適度な粘度に
なるように混合したものを用いた。
【0018】次に図1に示すように低温焼成用ガラス・
セラミックのグリーンシート1上に、導体ペ−スト2と
して上記Agペーストをスクリーン印刷機を使用して印
刷を行い、この印刷したグリーンシート1を必要枚数積
層した。つぎに図2に示すように、この積層体表層のA
gペースト2上に上記Zn系組成物ペースト3aの印刷
を行う。つぎに図3に示すように、この後にガラス・セ
ラミック結晶化温度では焼結しない無機組成物よりなる
グリーンシートとしてAl23 のグリーンシート4を
両面に積層する。この状態で熱圧着して積層体を形成し
た。熱圧着条件は、温度が80℃、圧力は200Kg/cm2
であった。次に図4に示すように前記積層体をアルミナ
96%基板上に乗せ焼成する。条件はベルト炉によって
空気中、500℃で脱バインダ終了後、の950℃で1
時間焼成で行なった。焼成後、表面のAl23 とZn
組成物を取り除き、焼結したガラス・セラミック基板5
と導体電極6をもつセラミック多層基板を得た。そして
得られた基板表層電極について半田濡れ評価を行った。
性能評価方法 半田濡れ性:基板上に1mm×1mm導体膜6箇所、2
mm×2mm導体膜8箇所、直径2mmの円の導体膜6
箇所、5mm×5mm導体膜2箇所のパターンの印刷を
行ない前記方法により焼成した。この導体膜にフラック
スを付け、250℃の半田層に5±0.5秒間基板を漬
けて、引き上げたときの導体膜部の半田濡れ面積で評価
した。ここでは半田濡れ面積が導体膜部の95%以上で
ある場合を良好とした。
【0019】この評価法によって評価を行った結果、焼
成後のAg電極は半田濡れ面積100%を示す良好な半
田濡れ性を示した。 (実施例2)ここで用いたZn系組成物ペーストは、無
機組成はZnO(平均粒経1.5μm)85.0重量%
からなるもので、この無機組成と有機バインダであるエ
チルセルロースをターピネオールに溶かしたビヒクルを
加えたミルベースをセラミック3本ロールにより適度な
粘度になるように混合したものを用いた。
【0020】導体ペーストは、CuO粉末(平均粒径5
μm)に接着強度を得るためのガラスフリット(日本電
気硝子社製 LS−0803ガラス粉末、平均粒径2.
0μm)を無機成分とし、有機バインダであるエチルセ
ルロースをターピネオールに溶かしたビヒクルとともに
加えて、3本ロールにより適度な粘度になるように混合
したものを用いた。
【0021】次に低温焼成用ガラス・セラミックのグリ
ーンシート1上に導体ペ−スト2として上記CuOペー
ストをスクリーン印刷機を使用して印刷を行い、この印
刷したグリーンシートを必要枚数積層した。これを図1
に示す。つぎに図5に示すようにこの積層体の導体ペー
スト2が印刷してある表層全面にZn系組成物ペースト
3bとしてZnOペーストの印刷を行う。つぎに図6に
示すように、この後にガラス・セラミックの結晶化温度
では焼結しない無機組成物よりなるグリーンシートとし
てZrO2 のグリーンシート4を両面に積層する。この
状態で熱圧着して積層体を形成した。熱圧着条件は、温
度が80℃、圧力は200Kg/cm2であった。
【0022】次に焼成の工程を説明する。この工程は積
層体を加圧せずに行ったものである。まず最初は、脱バ
インダ工程である。発明に使用したグリーンシート、C
uOペーストの有機バインダは、PVBおよびエチルセ
ルロースである。したがって空気中での分解温度は、5
00℃以上あれば良いので、600℃の温度で行なっ
た。その後前記積層体を水素ガス100%雰囲気中で2
50℃ー5時間で還元した。次に焼成工程は、純窒素中
950℃であるメッシュベルト炉で焼成した。焼成後表
面のZrO2 とZn組成物を取り除き、焼結したガラス
・セラミック基板5と導体電極6をもつセラミック多層
基板を得た。これを図4に示す。そして得られた基板表
層電極について半田濡れ評価を行った。評価方法は実施
例1と同じ方法を行った。
【0023】前述の評価法によって評価を行った結果、
焼成後のCu電極は半田濡れ面積100%となる良好な
半田濡れ性を示した。なお本実施例においてZn系組成
物ペーストのZn量は2種しか示していないが、50重
量%以上であれば同様に良好な半田濡れ性が得られ、Z
n系組成物としてはZnとZnOを示してあるがZn
(OH)2 、ZnAl24 、ZnCO 3 を用いたとき
にも同様の効果が得られる。また焼結しない無機組成物
にAl23 、ZrO2 を用いたがMgO、TiO2
BeO、BNを用いたときにも同様の高寸法精度の基板
が得られた。焼成温度も800℃〜1000℃であれば
同様の高寸法精度の基板が得られた。導体ペ−スト主成
分としてはAg、CuOを使用しているがAg/Pd,
Ag/Pt,Cuを使用した時にも同様の効果が得られ
た。
【0024】以上のように本発明は、平面方向の収縮が
起こらない多層セラミック基板の作製工程において、表
層に印刷された電極用ペースト上にZn系組成物のペー
ストを印刷して作製することにより、基板と表層の導体
の同時焼成後の表層電極が半田濡れ性の電極面積100
%の濡れ性となり、現在使用されている基板焼成後に表
層導体を焼成するセラミック多層基板と同等の良好な半
田濡れをもつ高精度のセラミック多層基板を得ることが
できるものである。
【0025】
【発明の効果】本発明は前記のような工程を行なうこと
によって、平面方向には収縮を起こさないガラス・セラ
ミック多層基板表層電極が同時焼成中に表層電極の表面
のガラス成分中のSiとZnが結晶化を起こし、半田濡
れを阻害するガラス成分を減少させる。焼成後、積層体
表面の無機組成物とZn系組成物を除去することによ
り、表層電極表面に半田濡れ性を阻害するガラス成分を
減少しており、得られるガラスセラミック積層体は表層
電極の半田濡れ性の良好なものとなる。
【図面の簡単な説明】
【図1】本発明の一実施例のガラス・セラミックグリー
ンシート積層体の側面図
【図2】本発明の一実施例のガラス・セラミックグリー
ンシート積層体の側面図
【図3】本発明の一実施例のガラス・セラミックグリー
ンシートとガラス・セラミックの結晶化温度では焼結し
ない無機組成物よりなるグリーンシートとの積層体の側
面図
【図4】本発明の一実施例のガラス・セラミック多層基
板の側面図
【図5】本発明の他の実施例のガラス・セラミックグリ
ーンシート積層体の側面図
【図6】本発明の他の実施例のガラス・セラミックグリ
ーンシートとガラス・セラミックの結晶化温度では焼結
しない無機組成物よりなるグリーンシートとの積層体の
側面図
【符号の説明】
1 ガラス・セラミックグリーンシート 2 導体ペースト 3a Zn系組成物ペースト 3b Zn系組成物ペースト 4 ガラス・セラミックの結晶化温度では焼結しない無
機組成物よりなるグリーンシート 5 ガラス・セラミック基板 6 電極
フロントページの続き (72)発明者 箱谷 靖彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 中村 嘉文 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 三好 昭彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平5−343851(JP,A) 特開 昭63−216204(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 導体ペースト組成物で電極パターンを形
    成した少なくとも有機バインダ、溶剤を含むガラス・セ
    ラミックよりなるグリーンシートを所望枚数積層したグ
    リーンシート積層体の両面表層にある前記電極パターン
    上もしくは表層全面にZn系組成物を含んだ少なくとも
    有機バインダと溶剤を加え、無機成分を分散させたペー
    ストの印刷を行い、前記Zn系組成物のペーストを印刷
    した積層体の両面に、前記ガラス・セラミックの結晶化
    温度では焼結しない無機組成物よりなるグリーンシート
    を積層した後に焼成処理を行い、その後この両面の前記
    焼結しない無機組成物と前記Zn系組成物を取り除くこ
    とを特徴とする多層セラミック基板の製造方法。
  2. 【請求項2】 酸化第2銅を主成分とする導体ペースト
    組成物で電極パターンを形成した少なくとも有機バイン
    ダ、溶剤を含むガラス・セラミックよりなるグリーンシ
    ートを所望枚数積層したグリーンシート積層体の両面の
    電極パターン上もしくは表層全面にZn系組成物を含ん
    だ少なくとも有機バインダと溶剤を加え、無機成分を分
    散させたペーストの印刷を行い、前記Zn系組成物のペ
    ーストを印刷した積層体の両面に、前記ガラス・セラミ
    ックの結晶化温度では焼結しない無機組成物よりなるグ
    リーンシートを積層した後、これらを空気中で多層体内
    部の有機バインダが分解・飛散する温度で熱処理し、し
    かる後、水素もしくは水素と窒素の混合ガス雰囲気中で
    還元熱処理を行い、さらに、前記還元熱処理済み多層体
    を窒素雰囲気中で焼結させ、その後この両面の前記焼結
    しない無機組成物と前記Zn系組成物を取り除くことを
    特徴とする多層セラミック基板の製造方法。
  3. 【請求項3】 積層体の両面表層の電極パターン上もし
    くは表層全面に印刷を行うZn系組成物よりなるペース
    トのZn含有量がペースト全体に対し50重量%以上含
    まれることを特徴とする請求項1または請求項2に記載
    の多層セラミック基板の製造方法。
  4. 【請求項4】 積層体の両面表層の電極パターン上もし
    くは表層全面に印刷を行うZn系組成物よりなるペース
    トがZn、ZnO、Zn(OH) 2 、ZnAl 2 4
    ZnCO 3 のいずれかを主成分とすることを特徴とする
    請求項1また は請求項2に記載の多層セラミック基板の
    製造方法。
  5. 【請求項5】 焼成温度を800℃〜1000℃の範囲
    で行なうことを特徴とする請求項1または請求項2に記
    載の多層セラミック基板の製造方法。
  6. 【請求項6】 焼成処理で焼結しない無機組成物よりな
    るグリーンシートが、Al 2 3 ,MgO,ZrO 2
    TiO 2 ,BeO,BNの内少なくとも1種以上を含む
    グリーンシートからなることを特徴とする請求項1また
    は請求項2に記載の多層セラミック基板の製造方法。
  7. 【請求項7】 導体ペーストがAg,Ag/Pd,Ag
    /Pt,Cuのいずれかを主成分とすることを特徴とす
    る請求項1に記載の多層セラミック基板の製造方法。
  8. 【請求項8】 表層に電極を有する多層セラミック基板
    において、前記電極表面中のガラス成分の量が、前記電
    極内部のガラス成分の量より少なく、かつ前記電極の表
    面にはSiとZnの結晶化物が存在していないことを特
    徴とする多層セラミック基板。
JP8001494A 1993-10-15 1994-04-19 多層セラミック基板の製造方法 Expired - Fee Related JP3197147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8001494A JP3197147B2 (ja) 1993-10-15 1994-04-19 多層セラミック基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25737893 1993-10-15
JP5-257378 1993-10-15
JP8001494A JP3197147B2 (ja) 1993-10-15 1994-04-19 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPH07162152A JPH07162152A (ja) 1995-06-23
JP3197147B2 true JP3197147B2 (ja) 2001-08-13

Family

ID=26421040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8001494A Expired - Fee Related JP3197147B2 (ja) 1993-10-15 1994-04-19 多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP3197147B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831492B2 (ja) * 2008-02-27 2011-12-07 Tdk株式会社 セラミック基板の製造方法

Also Published As

Publication number Publication date
JPH07162152A (ja) 1995-06-23

Similar Documents

Publication Publication Date Title
JP2785544B2 (ja) 多層セラミック基板の製造方法
US6696139B2 (en) Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board and manufacturing method of double-sided wiring board
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP3003413B2 (ja) 多層セラミック基板の製造方法
JPH06237081A (ja) 多層セラミック基板の製造方法
JPH05327218A (ja) 多層セラミック基板の製造方法
JP3082475B2 (ja) 多層セラミック基板の製造方法
JP2803414B2 (ja) 多層セラミック基板の製造方法
US5662755A (en) Method of making multi-layered ceramic substrates
JP3197147B2 (ja) 多層セラミック基板の製造方法
JP3100796B2 (ja) 多層セラミック基板の製造方法
JP2803421B2 (ja) 多層セラミック基板の製造方法
JPH05327220A (ja) 多層セラミック基板の製造方法
JPH0730253A (ja) 多層セラミック基板の製造方法
JPH06223621A (ja) 導体ペースト組成物
JP3222296B2 (ja) 導電性インキ
JP2812605B2 (ja) 多層セラミック基板の製造方法
JPH08134388A (ja) 導電性インキ
JP3188086B2 (ja) セラミック配線基板とその製造方法及びその実装構造
JP2855959B2 (ja) 多層セラミック基板の製造方法
JPH05139849A (ja) セラミツク多層基板の製造方法
JPH05343851A (ja) 多層セラミック基板の製造方法
JPH0588557B2 (ja)
JPH0661649A (ja) 多層セラミック基板の製造方法
JPH0253951B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees