JP3267299B2 - セラミック回路基板支持基板用電気フィードスルー - Google Patents

セラミック回路基板支持基板用電気フィードスルー

Info

Publication number
JP3267299B2
JP3267299B2 JP52288196A JP52288196A JP3267299B2 JP 3267299 B2 JP3267299 B2 JP 3267299B2 JP 52288196 A JP52288196 A JP 52288196A JP 52288196 A JP52288196 A JP 52288196A JP 3267299 B2 JP3267299 B2 JP 3267299B2
Authority
JP
Japan
Prior art keywords
weight
oxide
copper
glass
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52288196A
Other languages
English (en)
Other versions
JPH11511901A (ja
Inventor
アザロ,トーマス,ピーター
サラー,バリー,ジェイ
コンロン,エドワード,ジェイムズ
クマール,アナンダ,ホサケレ
Original Assignee
サーノフ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーノフ コーポレイション filed Critical サーノフ コーポレイション
Publication of JPH11511901A publication Critical patent/JPH11511901A/ja
Application granted granted Critical
Publication of JP3267299B2 publication Critical patent/JP3267299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/076Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/076Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/097Glass compositions containing silica with 40% to 90% silica, by weight containing phosphorus, niobium or tantalum
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/08Frit compositions, i.e. in a powdered or comminuted form containing phosphorus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147Sealing or impregnating, e.g. of pores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1438Treating holes after another process, e.g. coating holes after coating the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、合衆国陸軍省から授与されたDAAB07−94−
C−C009号に基づく政府支援より達成された。合衆国政
府は本発明に対して一定の権利を有する。
本発明は、セラミック多層プリント回路基板に機械的
強度を付与するため用いられる熱伝導性支持基板への電
気フィードスルーの製造方法に関する。より詳細には、
本発明は、大量生産技術に適合するセラミック多層プリ
ント回路基板支持基板への電気フィードスルーの製造方
法に関する。
背景技術 セラミック多層回路基板は、長年、メインフレームコ
ンピュータなどの電子装置の回路に使用されてきた。そ
のようなプリント回路基板は、ガラス及び/またはセラ
ミック粉末を有機結合剤と共に「グリーンテープ」と呼
ばれるテープ状に型どりすることにより製造される。そ
のグリーンテープ上には例えばスクリーン印刷により金
属回路をパターン成型することが可能である。異なる層
の回路を電気的に接続するため、導電性材料により充填
されているバイアが各グリーンテープ層に形成される。
グリーンテープ層はその後、揃えられ、重ねられ、共に
圧縮され、さらに、有機残留物を焼却除去し、ガラスを
焼結するために加熱処理されて、熱処理多層セラミック
回路基板が形成される。
当初は、アルミナのようなセラミックが、グリーンテ
ープ層を形成するために使用された。しかし、これらの
セラミックは、1500℃に達する高い加熱温度を必要とす
る。これは、導電性回路パターンを形成するため、タン
グステンやモリブデンのような耐熱性の導電性金属の使
用を余儀なくされていた。なぜならこのような金属は、
高い加熱温度にも溶解せずに耐え得るからである。さら
に最近になり、アルミナの代わりに、1000℃以下の低温
で加熱処理できる不透明ガラスのような低温材料が使用
されている。これらのガラスあるいはガラス−セラミッ
ク材料で製造された多層回路基板は低融点で高導電性に
金属、例えば、銀、金、銅等とともに使用することがで
きる。しかし、これらのセラミック回路基板は、アルミ
ナベースの回路基板ほど強度がないという欠点を有す
る。
したがって、さらにより最近では、ガラスが固着する
金属あるいはセラミック製の支持基板上に低加熱処理温
度ガラスを堆積することが行われて来た。支持基板は、
ニッケル、コバール、鉄ニッケル/コバルト/マンガン
合金、インバール 、鉄ニッケル合金、低炭素鋼、ある
いは銅/コバール/銅、銅/モリブデン/銅または銅/
インバール /銅複合材料等の熱伝導性材料、同様に窒
化アルミニウム、シリコンカーバイド、ダイアモンド等
の熱伝導性セラミックにより形成できる。これらの基板
により、複合物に強度が付与される。接合ガラスは、例
えばプラビュー(Prabhu)の米国特許第5,277,724号に
記載されているように、グリーンテープ層から形成され
るセラミック基板を基板に固着する。さらに正しく選択
された場合、この接合ガラスは、金属支持基板の少なく
とも二つの水平方向に対するグリーンテープの収縮を削
減することができる。この結果、収縮は全て厚さ方向に
のみ起こる。このことにより、加熱処理後のセラミック
層の回路パターンと金属基板のバイア孔の位置合わせの
問題が減少する。
しかし、支持基板の両面にガラス/セラミック多層セ
ラミック回路基板を形成することが望ましい場合、2枚
の回路基板間に熱及び電気伝導性の金属あるいはセラミ
ックの芯材が存在することにより、短絡が引き起こされ
てしまう。したがって、支持基板の一方の面上の多層回
路は、支持基板の他方の面上の多層回路と支持基板を貫
通するよりもむしろ回路基板周辺に沿って伸びる配線パ
ターンあるいは配線により接続されてきた。しかしなが
ら、このような周辺の配線パターンは、例えば回路基板
の取扱い中やモジュールへの回路基板の組立て中に損
傷、破壊等を受け易く、場合によっては、容認しうる設
計とするには、配線パターンを長すぎる状態にしなけれ
ばならないこともある。このような設計はまた配線長を
増加させ、相互接続密度を減少させる。したがって、支
持基板の両面上の2つのセラミック多層回路基板間を電
気的に接続する改良された方法が大いに望まれている。
発明の開示 両面プリント回路基板用の支持基板に電気フィードス
ルーを形成する本発明の工程は、フィードスルー内に誘
電絶縁を形成することにより構成される。一般に、バイ
ア孔は、支持基板の芯材にドリル等により穴開けされ、
基板バイア孔はニッケルメッキされ、ガラス等の1種以
上の誘電材料がバイア孔内に堆積される。最後に誘電性
リング内側のバイア孔を満たすように導電性金属が堆積
される。誘電材料及び中心部の導電性金属は、溶解ある
いは流動することなく少なくとも900℃までの温度での
数回の加熱処理に耐えられなければならない。
図面の簡単な説明 本発明の教示は、添付図面を参照しながら、以下の詳
細な説明を検討することにより容易に理解できる。
図1は、本発明の工程によるプリント回路基板支持基
板のバイア孔を充填する好適な工程のフローチャートで
あり、 図2は、本発明の工程において誘電体として使用する
のに適したガラスの熱膨張係数をプロットした図であ
り、 図3は、本発明の工程において誘電体として使用する
のに適したガラスの示差熱分析(DTA)結果をプロット
した図であり、 図4A及び図4Bは、バイア孔内にガラス誘電層を形成す
る工程を示す図であり、 図5は、本発明の工程により充填された充填バイア孔
を有するプリント回路基板支持基板の部分横断面図であ
る。
発明を実施するための最良の形態 ここで使用する好適な支持基板は、市販のクライマッ
クスメタル社製の銅/モリブデン/銅・金属複合基板で
あるが、前述したような他の材料を代わりに使用するこ
ともできる。
図1は、本発明によるプリント回路基板支持基板の電
気フィードスルーの好適な製造工程を示すフローチャー
トであり、同図を参照すると、本発明の工程の第1工程
では、例えば径約13〜40ミル以下の小径孔を開口できる
レーザーあるいは機械ドリル機器を用いて支持基板上に
バイア開口部が形成される。その後、機械的に穿孔され
た開口部は、軟石で端部を磨くことによりバリ取りさ
れ、それにより鋭角の角を有するバイア開口部は取り除
かれる。基板材料の厚さが大きければ大きい程、開口形
成はより困難となる。径13ミルの孔もまた、0.6ミリ秒
のパルス長を有する出力15〜30WのNd:YAGレーザを用い
ることで容易に形成することができる。20ミル厚の支持
基板に対して、7ミルの最小径の孔を容易に形成でき
る。支持基板の厚さがより厚い場合、形成できる最小孔
径はさらに大きくなる。例えば、40ミル厚の支持基板の
場合、容易に形成できる最小孔径は8ミルである。
穿孔された孔は、次にバリ取りされてニッケルめっき
される。この工程では、支持基板の芯材を密封するもの
で、これは従来のニッケル電気めっき方法により達成さ
れる。次に、ニッケルが、約820℃の温度で空気中で加
熱すること等により酸化される。酸化ニッケル層は、10
8〜109オームの抵抗を有し、バイア孔内の誘電材料の第
1リングを構成する。
次に、ガラス等の絶縁性誘電層が、環状リングを形成
するためバイア孔内に堆積される。ガラスは、複数回の
加熱処理中に割れる可能性がある脆弱な材料であるた
め、開口部内に連続して2層またはそれ以上の多層のガ
ラス層を形成することが好ましい。それにより、たとえ
一層に細孔のような欠陥が生じても、それがガラス層全
体へ伸びてフィードスルーの短絡を引き起こすことはな
い。
銅/モリブデン/銅金属複合基板を用いる本発明での
使用に適したガラスは、銅/モリブデン/銅基板に整合
した熱膨張係数を有し、酸化ニッケルと良好な接着性を
有し、酸化ニッケルを濡らすことができ、所望のセラミ
ック多層回路基板を形成するのに必要な温度で加熱する
ことができるものでなくてはならない。
以下に示す重量比組成を有する一つの特有のガラス組
成物が、前記ニッケルめっき銅/モリブデン/銅複合金
属基板に対して特に有効である。
ZnO 28.68 MgO 5.92 BaO 6.21 Al2O3 15.36 SiO2 43.82 このガラスは、図2に示すような熱膨張係数特性図及
び図3に示すようなDTA特性図を有する。このガラス
は、基板バイア孔用の誘電性絶縁材として利用可能であ
る。同じガラスは、後述のように導電性金属で各バイア
孔の中心を充填するのに必要な厚膜導電性バイア充填イ
ンクの成分として、後の工程でもまた利用可能である。
好適な金属基板に使用するのに適したもう1つのガラ
ス組成物は、以下の重量比組成である。
MgO 29.0 Al2O3 22.0 SiO2 45.0 P2O5 1.5 B2O3 1.0 ZrO2 1.5 前述のガラスを構成する標準うわぐすりインクからな
るガラス組成物を塗布する好適な方法は、スクリーン印
刷後に、一層以上の前述のガラス層を堆積するために真
空にすることである。このようなうわぐすりインクは、
微細分割ガラス及び有機ビヒクルより構成される。適当
な有機ビヒクルは、適当な溶剤中の樹脂結合剤溶液であ
る。樹脂は、例えば、セルロース誘導体やポリアクリレ
ート、ポリメタクリレート、ポリエステル、ポリオレフ
ィン等の合成樹脂である。溶剤は、パイン油、テルピネ
オール、ブチルカルビトールアセテート、2、2、4ト
リメチル−1、3−ペンタネディオールモノイソブチレ
ート等を使用できる。一般に、ビヒクルは、樹脂結合剤
の重量比にして約5〜25%含有される。
したがって、本発明のガラスは、支持基板材料に近い
熱膨張係数を有するガラスから構成され、酸化ニッケル
を濡らし、そして約1000℃までの温度で加熱処理が可能
である。本発明の適当なガラスには、重量比約28.68%
の酸化亜鉛、約5.92%の酸化マグネシウム、約6.21%の
酸化バリウム、約15.36%の酸化アルミニウム、約43.82
%の酸化シリコンからなるガラス及び約29%の酸化マグ
ネシウム、約22%の酸化アルミニウム、約45%の酸化シ
リコン、最大約4%までの酸化リン、酸化ホウ素、酸化
ジルコニウムからなるガラスが含まれる。
図4Aは、金属基板24のバイア孔22を覆うプリントガラ
ス層20を示している。
印刷後、バイア孔22内部にガラスインク層20をもたら
すのに十分な真空を、矢印25方向に金属基板24下に加え
る。それによりバイア孔22内にガラスインクの環状リン
グが形成される。次に、このガラス層は乾燥される。堆
積及び真空吸引がバイア孔22内に多層ガラス誘電体層を
形成するために繰り返される。金属基板24の両面が使用
される場合、前記一連の工程は、金属基板24の反対側の
面に対して繰り返される。
支持基板はそれから加熱処理されて、ガラス粉末が焼
結され、開口部に複合加熱ガラス絶縁体層が形成され
る。
次に、導電性金属粉末を含有する厚いバイア充填イン
クが、金属基板に塗布される。この場合も、従来のスク
リーン印刷技術が利用される。例えば、適当な導電厚膜
インクは、銀、あるいは他の導電性金属粉末、ガラス、
そして有機ビヒクルの混合物からなる。そしてそれらは
前述したように、スクリーン印刷可能な厚膜ペーストを
形成するための割合で混合されている。
厚膜導電バイア充填インクは、微細に分割された導電
性金属粉末を予め選択されたガラス粉末及び有機ビヒク
ルに混合することにより作成される。適当な導電性粉末
には、銀、金、銅、それらの混合物、及びそれらとパラ
ジウム及びプラチナム等、あるいはニッケルとの合金が
含まれる。加熱処理された厚膜導電性金属インクは、重
量比約50〜90%の金属、約10〜50%のガラスにより構成
可能である。
厚膜導電バイア充填インク組成物は、ガラスで絶縁さ
れたバイア孔を充填するため準備されたプリント回路基
板支持基板に塗布され、次に、有機材料を取り除き、導
電性絶縁フィードスルーが得られるように金属粉末を焼
結するため、加熱される。
図5は、内部に誘電絶縁電気フィードスルーを有する
金属基板24の横断面図である。金属基板24のバイア孔22
は、その内部に酸化ニッケル誘電体の第1の層22と、二
つの誘電ガラス層26、28と導電性バイア充填層30を有す
る。充分な量の導電性バイア充填インクが、バイア孔22
の残りの部分を完全に充填するように、工程の最後にお
いて加えられる。
基板の残りの部から誘電絶縁されたバイア開口中に導
電性バイアを有する前述のように調整された支持基板
は、その後、従来の方法で、本発明の支持基板から両面
多層プリント回路基板を製作するのに使用可能である。
前述の処理工程は、基板の両面上の回路間で短絡する
ことなく、内部に複数の電気フィードスルーを有する再
生可能支持基板を作成するのに利用可能である。前記の
ように調整された電気フィードスルーを有する支持基板
は、フィードスルーの構造的、電気的完全性を阻害する
ことなく、セラミック多層プリント回路基板を形成する
のに使用される温度での数回に渡る加熱処理に耐えるこ
とができる。
以上本発明の方法及び電気フィードスルーについて具
体的実施例を基に説明したが、当業者であれば分かると
おり、前記ガラス層及び導体に対して、他の材料及び反
応条件を使用できる。従って、本発明の範囲は、添付さ
れた請求の範囲によってのみ限定されることを企図して
いる。
フロントページの続き (72)発明者 コンロン,エドワード,ジェイムズ アメリカ合衆国 ニュージャージー州 プリンストン マウント ルーカス ロ ード 396 (72)発明者 クマール,アナンダ,ホサケレ アメリカ合衆国 ニュージャージー州 プレインズボロ アスペン ドライヴ 1907 (56)参考文献 特開 平2−249293(JP,A) 特開 平5−13903(JP,A) 特開 昭60−213079(JP,A) 特開 平6−237081(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/44 H05K 1/11 H05K 3/46

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】金属製の加熱処理プリント回路基板支持基
    板であって、ニッケル層、酸化ニッケル誘電体層、ガラ
    ス誘電体層でライニングされ、導体が充填されたバイア
    を有し、前記ガラス層は金属基板から前記導体を絶縁す
    る機能を有し、金属層と合致する熱膨張率を有している
    金属製の加熱処理プリント回路基板支持基板。
  2. 【請求項2】前記支持基板は、鉄ニッケル合金、コバー
    ル及び銅/鉄ニッケル合金/銅、銅/モリブデン/銅、
    銅/コバール/銅の複合物からなるグループのうちのい
    ずれかの導電性金属である請求項1記載の支持基板。
  3. 【請求項3】前記ガラス誘電体層は、約28.68重量%の
    酸化亜鉛、約5.92重量%の酸化マグネシウム、約6.21重
    量%の酸化バリウム、約15.36重量%の酸化アルミニウ
    ム、約43.82重量%の酸化シリコンからなるガラスと、
    約29重量%の酸化マグネシウム、約22重量%の酸化アル
    ミニウム、約45重量%の酸化シリコン、及び約5重量%
    までのリン、ホウ素、ジルコニウムの各酸化物からなる
    ガラスとのいずれかのガラスである請求項2記載の支持
    基板。
  4. 【請求項4】前記導体は、約28.68重量%の酸化亜鉛、
    約5.92重量%の酸化マグネシウム、約6.21重量%の酸化
    バリウム、約15.36重量%の酸化アルミニウム、約43.82
    重量%の酸化シリコンからなるガラスと、約29重量%の
    酸化マグネシウム、約22重量%の酸化アルミニウム、約
    45重量%の酸化シリコン、及び約5重量%までのリン、
    ホウ素、ジルコニウムの各酸化物からなるガラスとのい
    ずれかのガラスと導電性粉末との混合物である請求項1
    記載の支持基板。
  5. 【請求項5】前記支持基板は、銅/モリブデン/銅、銅
    /コバール/銅、銅/鉄ニッケル合金/銅、インバール
    及びコバールからなるクループのうちのいずれかのニッ
    ケルめっき複合物から構成されている請求項4記載の支
    持基板。
  6. 【請求項6】前記導電性粉末は、銀、銅及び金からなる
    グループのいずれかである請求項4記載の支持基板。
  7. 【請求項7】前記ガラス誘電体層は、酸化ニッケルを濡
    らし、約1000℃までの温度で加熱処理できる請求項4記
    載の支持基板。
  8. 【請求項8】前記ガラス誘電体層は、約28.68重量%の
    酸化亜鉛、約5.92重量%の酸化マグネシウム、約6.21重
    量%の酸化バリウム、約15.36重量%の酸化アルミニウ
    ム、約43.82重量%の酸化シリコンよりなるガラスと、
    約29重量%の酸化マグネシウム、約22重量%の酸化アル
    ミニウム、約45重量%の酸化シリコン、及び約5%まで
    のリン、ホウ素、ジルコニウムの各酸化物からなるガラ
    スと、のいずれかである請求項7記載の支持基板。
  9. 【請求項9】両面セラミック多層回路基板の製造に使用
    されるプリント回路基板金属支持基板の電気フィードス
    ルーを形成する方法であって、 a)前記支持基板にバイア孔を形成し、 b)前記バイア孔内側にニッケルライニングを電気メッ
    キし、 c)前記ニッケルライニングの表面を酸化させ、 d)前記バイア孔を支持基板の金属と合致する熱膨張率
    を有する誘電体ガラスで一部充填し、 e)導電性粉末と前記誘電体ガラスの混合物である導体
    インクで前記バイア孔を充填し、 f)前記支持基板を加熱して、前記バイア孔中の有機材
    料を除去し、金属及びガラス粉末を焼結する、 工程からなる電気フィードスルー形成方法。
  10. 【請求項10】前記誘電体ガラスは、約28.68重量%の
    酸化亜鉛、約5.92重量%の酸化マグネシウム、約6.21重
    量%の酸化バリウム、約15.36重量%の酸化アルミニウ
    ム、約43.82重量%の酸化シリコンよりなるガラスと、
    約29重量%の酸化マグネシウム、約22重量%の酸化アル
    ミニウム、約45重量%の酸化シリコン、及び約5%まで
    のリン、ホウ素、ジルコニウムの各酸化物からなるガラ
    スと、のいずれかである請求項9記載の電気フィードス
    ルー形成方法。
  11. 【請求項11】前記支持基板は、インバール、コバー
    ル、銅/コバール/銅の複合物、銅/鉄ニッケル合金/
    銅の複合物及び銅/モリブデン/銅の複合物からなるグ
    ループのうちのいずれかである請求項9記載の方法。
JP52288196A 1995-01-27 1996-01-29 セラミック回路基板支持基板用電気フィードスルー Expired - Fee Related JP3267299B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/379,264 1995-01-27
US379,264 1995-01-27
US08/379,264 US5565262A (en) 1995-01-27 1995-01-27 Electrical feedthroughs for ceramic circuit board support substrates
PCT/US1996/000316 WO1996022881A1 (en) 1995-01-27 1996-01-29 Electrical feedthroughs for ceramic circuit board support substrates

Publications (2)

Publication Number Publication Date
JPH11511901A JPH11511901A (ja) 1999-10-12
JP3267299B2 true JP3267299B2 (ja) 2002-03-18

Family

ID=23496523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52288196A Expired - Fee Related JP3267299B2 (ja) 1995-01-27 1996-01-29 セラミック回路基板支持基板用電気フィードスルー

Country Status (6)

Country Link
US (3) US5565262A (ja)
EP (1) EP0812258B1 (ja)
JP (1) JP3267299B2 (ja)
KR (1) KR100295695B1 (ja)
DE (1) DE69628548T2 (ja)
WO (1) WO1996022881A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353762B (en) * 1996-10-21 1999-03-01 Dainippon Printing Co Ltd Transfer sheet, and pattern-forming method
US6261872B1 (en) 1997-09-18 2001-07-17 Trw Inc. Method of producing an advanced RF electronic package
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6286204B1 (en) * 1998-03-09 2001-09-11 Sarnoff Corporation Method for fabricating double sided ceramic circuit boards using a titanium support substrate
US6270601B1 (en) * 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
US6471805B1 (en) 1998-11-05 2002-10-29 Sarnoff Corporation Method of forming metal contact pads on a metal support substrate
US6233817B1 (en) * 1999-01-17 2001-05-22 Delphi Technologies, Inc. Method of forming thick-film hybrid circuit on a metal circuit board
US20030014275A1 (en) * 1999-02-02 2003-01-16 Bearden Fred E. Attendee electronic sporting event information transmitting and storage systems
JP2000261147A (ja) * 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6712486B1 (en) * 1999-10-19 2004-03-30 Permlight Products, Inc. Mounting arrangement for light emitting diodes
US6455930B1 (en) 1999-12-13 2002-09-24 Lamina Ceramics, Inc. Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US7183640B2 (en) 1999-12-13 2007-02-27 Lamina Ceramics, Inc. Method and structures for enhanced temperature control of high power components on multilayer LTCC and LTCC-M boards
US6593163B1 (en) * 2000-04-05 2003-07-15 Seagate Technology Double-sided trench fill for electrical isolation of microelectromechanical system structures
US6607780B1 (en) * 2000-05-25 2003-08-19 International Business Machines Corporation Process of forming a ceramic structure using a support sheet
US6629367B2 (en) 2000-12-06 2003-10-07 Motorola, Inc. Electrically isolated via in a multilayer ceramic package
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US6578986B2 (en) * 2001-06-29 2003-06-17 Permlight Products, Inc. Modular mounting arrangement and method for light emitting diodes
US6553662B2 (en) 2001-07-03 2003-04-29 Max Levy Autograph, Inc. Method of making a high-density electronic circuit
US6759309B2 (en) * 2002-05-28 2004-07-06 Applied Materials, Inc. Micromachined structures including glass vias with internal conductive layers anodically bonded to silicon-containing substrates
JP2004343035A (ja) * 2003-04-24 2004-12-02 Ngk Spark Plug Co Ltd 放熱部品、回路基板および半導体装置
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
US20040238099A1 (en) * 2003-05-29 2004-12-02 Milano Vincent J. Economical method of manufacturing features in a ceramic circuit board
US7964237B2 (en) * 2003-08-21 2011-06-21 International Business Machines Corporation Fully automated paste dispense process for dispensing small dots and lines
DE10341404B4 (de) * 2003-09-05 2006-06-01 Siemens Ag Schaltungsvorrichtung mit einem Schaltungsträger
US7097501B2 (en) * 2003-11-25 2006-08-29 Schlumberger Technology Corporation Micro coated electrical feedthru
US20060243700A1 (en) * 2005-04-28 2006-11-02 International Business Machines Corporation Composite electroformed screening mask and method of making the same
CN100442950C (zh) * 2005-05-26 2008-12-10 台达电子工业股份有限公司 陶瓷基板及其制造方法
JP4891235B2 (ja) * 2005-06-01 2012-03-07 パナソニック株式会社 回路基板とその製造方法及びこれを用いた電子部品
KR20080003971A (ko) * 2006-07-04 2008-01-09 김영희 니켈 및 크롬도금층에 컬러 산화피막층을 형성하는 방법
JP5201983B2 (ja) * 2007-12-28 2013-06-05 富士通株式会社 電子部品
DE102008002558A1 (de) * 2008-06-20 2009-12-24 Robert Bosch Gmbh Kontaktstift für eine elektronische Schaltung
US20100226139A1 (en) 2008-12-05 2010-09-09 Permlight Products, Inc. Led-based light engine
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
CN101937749B (zh) * 2010-07-14 2015-12-09 陕西宏星电器有限责任公司 片式电位器细间距大连片高精度的通孔印刷方法
CN102064152A (zh) * 2010-09-21 2011-05-18 华东光电集成器件研究所 一种不锈钢基板及其制作方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US9208929B2 (en) * 2013-09-20 2015-12-08 Schott Corporation GTMS connector for oil and gas market
JP7017295B2 (ja) * 2015-05-20 2022-02-08 株式会社ノリタケカンパニーリミテド 接合材及びその利用
DE102016125348B4 (de) * 2016-12-22 2020-06-25 Rogers Germany Gmbh Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats
CN113196430A (zh) * 2018-11-23 2021-07-30 肖特股份有限公司 电气馈通件玻璃金属电极
CN112996238B (zh) * 2021-02-05 2022-12-06 成都中科四点零科技有限公司 一种电路板组装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393438A (en) * 1980-03-24 1983-07-12 Rca Corporation Porcelain coated metal boards having interconnections between the face and reverse surfaces thereof
FR2505094A1 (fr) * 1981-04-29 1982-11-05 Trt Telecom Radio Electr Procede de realisation des circuits hyperfrequences
JPS5852900A (ja) * 1981-09-24 1983-03-29 株式会社日立製作所 セラミツク多層配線板の製造方法
US4358541A (en) * 1981-11-23 1982-11-09 Corning Glass Works Glass-ceramic coatings for use on metal substrates
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4794048A (en) * 1987-05-04 1988-12-27 Allied-Signal Inc. Ceramic coated metal substrates for electronic applications
JPH01169989A (ja) * 1987-12-24 1989-07-05 Ngk Insulators Ltd セラミックグリーンシート
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
US5073840A (en) * 1988-10-06 1991-12-17 Microlithics Corporation Circuit board with coated metal support structure and method for making same
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
US5216207A (en) * 1991-02-27 1993-06-01 David Sarnoff Research Center, Inc. Low temperature co-fired multilayer ceramic circuit boards with silver conductors
WO1992017994A1 (en) * 1991-04-01 1992-10-15 Filial Vsesojuznogo Nauchno-Issledovatelskogo Instituta Elektromekhaniki Multilayer printed circuit board and method of manufacture
JPH0513903A (ja) * 1991-07-02 1993-01-22 Nec Corp メタルコア基板及びその製造方法
US5277724A (en) * 1991-12-18 1994-01-11 General Electric Co. Method of minimizing lateral shrinkage in a co-fired, ceramic-on-metal circuit board

Also Published As

Publication number Publication date
US5565262A (en) 1996-10-15
DE69628548D1 (de) 2003-07-10
KR100295695B1 (ko) 2001-11-30
EP0812258A1 (en) 1997-12-17
EP0812258B1 (en) 2003-06-04
JPH11511901A (ja) 1999-10-12
US5653834A (en) 1997-08-05
US5681444A (en) 1997-10-28
DE69628548T2 (de) 2004-04-29
EP0812258A4 (en) 1999-03-10
WO1996022881A1 (en) 1996-08-01
KR19980701654A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
JP3267299B2 (ja) セラミック回路基板支持基板用電気フィードスルー
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
US5370759A (en) Method for producing multilayered ceramic substrate
US4234367A (en) Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
CA1194314A (en) Method for producing multilayered glass-ceramic structure with copper-based conductors therein
CA1222832A (en) Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
US3423517A (en) Monolithic ceramic electrical interconnecting structure
US4764233A (en) Process for producing a ceramic multi-layer circuit board
JP4535576B2 (ja) 多層配線基板の製造方法
EP0538663B1 (en) Microwave methods of fabricating multi-layer ceramic substrates
CA2211542C (en) Electrical feedthroughs for ceramic circuit board support substrates
US5167913A (en) Method of forming an adherent layer of metallurgy on a ceramic substrate
JP2002050865A (ja) ガラスセラミック配線基板及びその製造方法
JP3426920B2 (ja) 配線基板
JPH1083717A (ja) 導電性組成物
JPS61292392A (ja) セラミツク配線基板の製造方法
JPH0320914B2 (ja)
JP2003078245A (ja) 多層配線基板の製造方法
JPH0320915B2 (ja)
JPH05314810A (ja) 導体ペースト組成物
JPH0320916B2 (ja)
JP2004119587A (ja) 配線基板
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト
JPS63289994A (ja) 印刷多層配線基板の製造方法
JPS62150800A (ja) セラミツク銅多層基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees