JP2718152B2 - セラミック回路基板の製造方法 - Google Patents
セラミック回路基板の製造方法Info
- Publication number
- JP2718152B2 JP2718152B2 JP1059118A JP5911889A JP2718152B2 JP 2718152 B2 JP2718152 B2 JP 2718152B2 JP 1059118 A JP1059118 A JP 1059118A JP 5911889 A JP5911889 A JP 5911889A JP 2718152 B2 JP2718152 B2 JP 2718152B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- substrate
- ceramic
- ceramic circuit
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Description
【発明の詳細な説明】 〔概要〕 半導体チップを搭載するセラミック回路基板の製造方
法に関し、 高周波特性と放熱性に優れた回路基板を実用化するこ
とを目的とし、 アルミナ粉末と硼硅酸ガラス粉末とを主構成材とし、
ガラス・セラミックス複合材料よりなるグリーンシート
を形成する工程と、該グリーンシートを所定の大きさに
切断した後、ビア用ホールと半導体チップ搭載用の穴を
打ち抜く工程と、切断した個々のグリーンシートに銅ペ
ーストを印刷して導体回路を作り、該複数のグリーンシ
ートを位置合わせし積層する工程と、該積層体を該グリ
ーンシートと同形で半導体チップ搭載用の穴を備えない
窒化アルミニウム基板上に置き、重しを載せて不活性ガ
ス雰囲気中で焼成して一体化する工程とを含んでセラミ
ック回路基板の製造方法を構成する。
法に関し、 高周波特性と放熱性に優れた回路基板を実用化するこ
とを目的とし、 アルミナ粉末と硼硅酸ガラス粉末とを主構成材とし、
ガラス・セラミックス複合材料よりなるグリーンシート
を形成する工程と、該グリーンシートを所定の大きさに
切断した後、ビア用ホールと半導体チップ搭載用の穴を
打ち抜く工程と、切断した個々のグリーンシートに銅ペ
ーストを印刷して導体回路を作り、該複数のグリーンシ
ートを位置合わせし積層する工程と、該積層体を該グリ
ーンシートと同形で半導体チップ搭載用の穴を備えない
窒化アルミニウム基板上に置き、重しを載せて不活性ガ
ス雰囲気中で焼成して一体化する工程とを含んでセラミ
ック回路基板の製造方法を構成する。
本発明は半導体チップを搭載するセラミック回路基板
の製造方法に関する。
の製造方法に関する。
大量の情報を高速に処理する必要から情報処理技術の
進歩は著しく光通信が広く行われるようになった。
進歩は著しく光通信が広く行われるようになった。
こゝで、光通信の特徴は多重化と共に高速伝送が可能
なことであり、この特徴を活かすためにLSI,VLSIなどの
半導体チップが信号の高速化に適するように構成されて
いることは勿論、この半導体チップを搭載する回路基板
も信号の減衰が少なく且つ低損失なことが必要である。
なことであり、この特徴を活かすためにLSI,VLSIなどの
半導体チップが信号の高速化に適するように構成されて
いることは勿論、この半導体チップを搭載する回路基板
も信号の減衰が少なく且つ低損失なことが必要である。
すなわち、多層セラミックによりなる回路基板は低損
失で、熱伝導性が良く、また導体回路は導体抵抗の少な
い金属材料を用いて形成されていることが必要である。
失で、熱伝導性が良く、また導体回路は導体抵抗の少な
い金属材料を用いて形成されていることが必要である。
従来の多層セラミック回路基板の基板材料としてはア
ルミナ（Al2O3）が使われ、また導体回路としてはタン
グステン（Ｗ）などが使用されている。
ルミナ（Al2O3）が使われ、また導体回路としてはタン
グステン（Ｗ）などが使用されている。
この理由はアルミナの融点は2015℃と高いために焼結
温度として1600℃程度が必要であり、そのため導体線路
を印刷したグリーンシートを積層して焼成する場合に導
体線路の構成材料としてＷのように高融点（3387℃）の
金属しか使用できないからである。
温度として1600℃程度が必要であり、そのため導体線路
を印刷したグリーンシートを積層して焼成する場合に導
体線路の構成材料としてＷのように高融点（3387℃）の
金属しか使用できないからである。
然し、多層セラミック回路基板を構成する単位基板の
厚さは数10〜数100μｍと薄く、また導体線路は数μｍ
〜数10μｍ幅の微細パターンが接近して設けられている
ために、基板の誘電率が大きいと伝送損失が増し、また
信号の伝播遅延も大きくなる。
厚さは数10〜数100μｍと薄く、また導体線路は数μｍ
〜数10μｍ幅の微細パターンが接近して設けられている
ために、基板の誘電率が大きいと伝送損失が増し、また
信号の伝播遅延も大きくなる。
すなわち、アルミナは誘電率が８〜10と大きいために
信号の漏洩（Cross−talk）が生じ易く、また信号の遅
延時間（τ）も大きくなる。
信号の漏洩（Cross−talk）が生じ易く、また信号の遅
延時間（τ）も大きくなる。
また、Ｗの導体抵抗は10mΩ／□と大きく、そのため
に電力の損失が大きく、基板の発熱が大きくなる。
に電力の損失が大きく、基板の発熱が大きくなる。
第３図は従来のセラミック回路基板１の構造を示すも
ので、アルミナを構成分とするグリーンシートにバイヤ
ホール形成用の穴を打ち抜いた後、Ｗペーストをスクリ
ーン印刷して導体線路とビアを形成し、かゝるグリーン
シートを積層した後、約1600℃の温度で焼成して一体化
したものである。
ので、アルミナを構成分とするグリーンシートにバイヤ
ホール形成用の穴を打ち抜いた後、Ｗペーストをスクリ
ーン印刷して導体線路とビアを形成し、かゝるグリーン
シートを積層した後、約1600℃の温度で焼成して一体化
したものである。
こゝで、アルミナ基板２の上にはＷからなる導体回路
３がパターン形成されており、各層の導体回路３はバイ
ア４により回路接続されている。
３がパターン形成されており、各層の導体回路３はバイ
ア４により回路接続されている。
また、半導体チップ５は最上層のアルミナ基板２の上
に共晶ボンディング或いは接着剤などにより装着されて
おり、半導体チップ５の周辺に設けてある電極端子とア
ルミナ基板上に設けられているボンディング・パッド６
とは金（Au）線かアルミニウム（Al）線を用いてワイヤ
ボンディングされている。
に共晶ボンディング或いは接着剤などにより装着されて
おり、半導体チップ５の周辺に設けてある電極端子とア
ルミナ基板上に設けられているボンディング・パッド６
とは金（Au）線かアルミニウム（Al）線を用いてワイヤ
ボンディングされている。
このように、半導体チップ５はセラミック回路基板上
に搭載され、基板上に設けられているボンディング・パ
ッド６と回路接続が行われており、チップ面が回路基板
面より高い位置にあるためにボンディング距離が長いこ
とも伝送損失が増加する原因となっていた。
に搭載され、基板上に設けられているボンディング・パ
ッド６と回路接続が行われており、チップ面が回路基板
面より高い位置にあるためにボンディング距離が長いこ
とも伝送損失が増加する原因となっていた。
以上記したように光通信において半導体チップを搭載
するセラミック回路基板は信号の伝播遅延が少なく、伝
送損失が少なく、放熱性が良く、また導体線路は低抵抗
なことが必要である。
するセラミック回路基板は信号の伝播遅延が少なく、伝
送損失が少なく、放熱性が良く、また導体線路は低抵抗
なことが必要である。
然し、基板材料としてアルミナを、また導体線路をＷ
から構成する従来のセラミック回路基板はこれらの必要
条件を満たしていないことが解決を要する問題である。
から構成する従来のセラミック回路基板はこれらの必要
条件を満たしていないことが解決を要する問題である。
上記の課題は、アルミナ粉末と硼硅酸ガラス粉末とを
主構成材とするセラミック回路基板の製造方法におい
て、ガラス・セラミックス複合材料よりなるグリーンシ
ートを形成する工程と、該グリーンシートを所定の大き
さに切断した後、ビア用ホールと半導体チップ搭載用の
穴を打ち抜く工程と、切断した個々のグリーンシートに
銅ペーストを印刷して導体回路を作り、該複数のグリー
ンシートを位置合わせして積層する工程と、該積層体を
該グリーンシートと同形で半導体チップ搭載用の穴を備
えない窒化アルミニウム基板上に置き、重しを載せて不
活性ガス雰囲気中で焼成して一体化する工程と、を含む
セラミック回路基板の製造方法により解決することがで
きる。
主構成材とするセラミック回路基板の製造方法におい
て、ガラス・セラミックス複合材料よりなるグリーンシ
ートを形成する工程と、該グリーンシートを所定の大き
さに切断した後、ビア用ホールと半導体チップ搭載用の
穴を打ち抜く工程と、切断した個々のグリーンシートに
銅ペーストを印刷して導体回路を作り、該複数のグリー
ンシートを位置合わせして積層する工程と、該積層体を
該グリーンシートと同形で半導体チップ搭載用の穴を備
えない窒化アルミニウム基板上に置き、重しを載せて不
活性ガス雰囲気中で焼成して一体化する工程と、を含む
セラミック回路基板の製造方法により解決することがで
きる。
本発明はアルミナの代わりにガラス・セラミックス複
合材料を用い、導体線路はＷの代わりに銅（Cu）を用い
て形成し、また半導体チップを搭載する基板部分は凹部
とし、半導体チップは窒化アルミニウム（AlN）基板上
に装着するようにしたものである。
合材料を用い、導体線路はＷの代わりに銅（Cu）を用い
て形成し、また半導体チップを搭載する基板部分は凹部
とし、半導体チップは窒化アルミニウム（AlN）基板上
に装着するようにしたものである。
発明者等は伝送損失が少なく、高周波特性の優れたセ
ラミック回路基板を実用化するには、 セラミック基板の誘電率が少ないこと、 導体回路の構成材としてCuを用いること、 基板の放熱性が優れていること、 ワイヤボンディングする距離が少ないこと、 などが必要と考えた。
ラミック回路基板を実用化するには、 セラミック基板の誘電率が少ないこと、 導体回路の構成材としてCuを用いること、 基板の放熱性が優れていること、 ワイヤボンディングする距離が少ないこと、 などが必要と考えた。
こゝで、に適した材料として硼硅酸ガラスとAl2O3
とからなる複合誘電体を選んだ。
とからなる複合誘電体を選んだ。
その理由は、硼硅酸ガラスの誘電率は組成比により異
なるものゝ4.1〜4.8とアルミナに較べれば遥かに少な
い、然し、このまゝでは融点が低くスクリーン印刷法で
パターン形成した導体線路の焼成ができない。
なるものゝ4.1〜4.8とアルミナに較べれば遥かに少な
い、然し、このまゝでは融点が低くスクリーン印刷法で
パターン形成した導体線路の焼成ができない。
また、硼硅酸ガラスだけでは機械的強度も劣ってい
る。
る。
そこで、軟化温度を上げ、また機械的強度を上げるた
めにアルミナとの複合誘電体とした。
めにアルミナとの複合誘電体とした。
これにより、複合誘電率は約5.6と少し増加するが、
軟化温度は1000℃以上となり、導体抵抗が1.5mΩ／□と
少ないCuを導体線路の構成材として使用することが可能
となる。
軟化温度は1000℃以上となり、導体抵抗が1.5mΩ／□と
少ないCuを導体線路の構成材として使用することが可能
となる。
次に、の半導体チップの放熱性を高める方法として
半導体チップを窒化アルミニウム（AlN）基板の上に直
接に装着するようにした。
半導体チップを窒化アルミニウム（AlN）基板の上に直
接に装着するようにした。
すなわち、AlNの熱伝導率は260W/mK（理論値320W/m
K）とα−Al2O3の熱伝導率が20W/mKであるのに較べて格
段に優れている。
K）とα−Al2O3の熱伝導率が20W/mKであるのに較べて格
段に優れている。
また、のワイヤボンディング距離を短縮する方法と
して、ガラス・セラミック基板に半導体チップが遊嵌す
るに必要な穴をもうけ、AlN基板上に装着した半導体チ
ップの高さをガラス・セラミック基板面と略等しくし
た。
して、ガラス・セラミック基板に半導体チップが遊嵌す
るに必要な穴をもうけ、AlN基板上に装着した半導体チ
ップの高さをガラス・セラミック基板面と略等しくし
た。
第１図は本発明に係るセラミック回路基板の斜視図、
また第２図は断面図を示している。
また第２図は断面図を示している。
すなわち、硼硅酸ガラスとアルミナの複合材料を誘電
体とし、Cuを導体線路とし、中央部に半導体チップの搭
載用穴７があるガラス・セラミックグリーンシート８を
積層し、これをAlN基板９に融着させるものである。
体とし、Cuを導体線路とし、中央部に半導体チップの搭
載用穴７があるガラス・セラミックグリーンシート８を
積層し、これをAlN基板９に融着させるものである。
なお、積層したガラス・セラミックグリーンシート８
をAlN基板９に融着させるにはCuの酸化を防ぐために不
活性雰囲気中で行う必要があり、またグリーンシートの
ガラスをバインダとして融着を行わせるために、適量の
重しを置いて焼成する必要がある。
をAlN基板９に融着させるにはCuの酸化を防ぐために不
活性雰囲気中で行う必要があり、またグリーンシートの
ガラスをバインダとして融着を行わせるために、適量の
重しを置いて焼成する必要がある。
実施例1: アルミナ粉末（粒径１μｍ） … 50重量部 硼硅酸ガラス（粒径１μｍ） … 50重量部 ポリメチルメタアクリレート（バインダ） … 70重量部 ジプチルフタレート（可塑剤） … 30重量部 アセトン（溶剤） …110重量部 メチルエチルケトン（溶剤） …530重量部 を加え、ボールミルを用いて24時間に亙って混練し、こ
のスラリーを用い、ドクタブレード法で厚さが0.3μｍ
のグリーンシートを形成した。
のスラリーを用い、ドクタブレード法で厚さが0.3μｍ
のグリーンシートを形成した。
次に、 Cu粉末（粒径１μｍ） …100重量部 ポリメチルメタアクリレート（バインダ） … 3重量部 チタン（Ti）カップリング剤 … 1重量部 テルピネオール（溶剤） … 10重量部 メチルエチルケトン（溶剤） …100重量部 をボールミリングし、引き続いて三本ロールミルを用い
て混練してCuペーストを作った。
て混練してCuペーストを作った。
次に作成したグリーンシートを金型を用いて150mm角
に切断し、ビア用ホールと半導体チップ搭載用の穴を打
ち抜いた。
に切断し、ビア用ホールと半導体チップ搭載用の穴を打
ち抜いた。
このグリーンシートにCuペーストを用いてパターン形
成してバイアホールを埋めた後に乾燥し、位置合わせし
て四層からなる積層体を作った。
成してバイアホールを埋めた後に乾燥し、位置合わせし
て四層からなる積層体を作った。
この積層体をAlN基板の上に置き、窒素（N2）雰囲気
中で850℃でバインダ抜きを行った後に、150mm角で重量
が100gの窒化硼素（BN）基板を重しとして積層体の上に
置いた状態で、1050℃で４時間焼成した。
中で850℃でバインダ抜きを行った後に、150mm角で重量
が100gの窒化硼素（BN）基板を重しとして積層体の上に
置いた状態で、1050℃で４時間焼成した。
その結果、ガラス・セラミック基板とAlN基板との接
着強度は5Kg/mm2であり、またガラス・セラミック基板
内の焼成収縮率の変動は±0.5％であった。
着強度は5Kg/mm2であり、またガラス・セラミック基板
内の焼成収縮率の変動は±0.5％であった。
比較例1: 実施例１と同様にしてグリーンシートからなる四層の
積層体を形成した後、この積層体をAlN基板の上に置
き、重しを載せずにN2雰囲気中で850℃でバインダ抜き
をした後、そのまゝ1050℃で焼成を行った。
積層体を形成した後、この積層体をAlN基板の上に置
き、重しを載せずにN2雰囲気中で850℃でバインダ抜き
をした後、そのまゝ1050℃で焼成を行った。
その結果、ガラス・セラミック基板とAlN基板との接
着強度は0.5Kg/mm2と低く、またガラス・セラミック基
板にうねりを生じた。
着強度は0.5Kg/mm2と低く、またガラス・セラミック基
板にうねりを生じた。
比較例2: 実施例１と同様にしてグリーンシートからなる四層の
積層体を形成した後、この積層体をAlN基板の上に置
き、大きさが150mm角で重さが150gのBN基板を重しと
し、N2雰囲気中で850℃でバインダ抜きをした後、その
まゝ1050℃で焼成を行った。
積層体を形成した後、この積層体をAlN基板の上に置
き、大きさが150mm角で重さが150gのBN基板を重しと
し、N2雰囲気中で850℃でバインダ抜きをした後、その
まゝ1050℃で焼成を行った。
その結果、ガラス・セラミック基板とAlN基板との接
着強度は8Kg/mm2と大きいが、ガラス・セラミック基板
内の収縮率の変動は±1.0％と大きく、基板が変形して
不良品となった。
着強度は8Kg/mm2と大きいが、ガラス・セラミック基板
内の収縮率の変動は±1.0％と大きく、基板が変形して
不良品となった。
比較例3: 実施例１と同様にしてグリーンシートからなる四層の
積層体を形成した後、この積層体をAlN基板の上に置
き、大きさが150mm角で重さが50gのBN基板を重しとし、
N2雰囲気中で850℃でバインダ抜きをした後、1050℃で
焼成を行った。
積層体を形成した後、この積層体をAlN基板の上に置
き、大きさが150mm角で重さが50gのBN基板を重しとし、
N2雰囲気中で850℃でバインダ抜きをした後、1050℃で
焼成を行った。
その結果、ガラス・セラミック基板とAlN基板との接
着強度は1Kg/mm2と小さく、ガラス・セラミック基板に
反りが生じ、また接着強度の変動が大きく不良品となっ
た。
着強度は1Kg/mm2と小さく、ガラス・セラミック基板に
反りが生じ、また接着強度の変動が大きく不良品となっ
た。
なお、第１表は実施例１で作ったガラス・セラミック
回路基板の高周波特性を示すものである。
回路基板の高周波特性を示すものである。
次に、信号の伝播遅延時間について、本発明にかゝる
ガラス・セラミック回路基板と従来のセラミック回路基
板と比較すると、後者が11ns/mであるのに対し7.5ns/m
であり、大幅の改良が認められる。
ガラス・セラミック回路基板と従来のセラミック回路基
板と比較すると、後者が11ns/mであるのに対し7.5ns/m
であり、大幅の改良が認められる。
以上記したように本発明によれば熱放散性が優れ、ま
た高周波特性が優れたセラミック回路基板を実用化する
ことができ、これにより低損失の高速伝送が可能とな
る。
た高周波特性が優れたセラミック回路基板を実用化する
ことができ、これにより低損失の高速伝送が可能とな
る。
第１図は本発明に係るセラミック回路基板の斜視図、 第２図は本発明に係るセラミック回路基板の断面図、 第３図は従来のセラミック回路基板の構成を示す断面
図、 である。 図において、 １はセラミック回路基板、 ２はアルミナ基板、３は導体回路、 ５は半導体チップ、 ７は半導体チップ搭載用穴、 ８はガラス・セラミックグリーンシート、 ９はAlN基板、 である。
図、 である。 図において、 １はセラミック回路基板、 ２はアルミナ基板、３は導体回路、 ５は半導体チップ、 ７は半導体チップ搭載用穴、 ８はガラス・セラミックグリーンシート、 ９はAlN基板、 である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹羽 紘一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平１−236696（ＪＰ，Ａ) 特開 昭62−229899（ＪＰ，Ａ)
Claims (1)
- 【請求項１】アルミナ粉末と硼硅酸ガラス粉末とを主構
成材とするセラミック回路基板の製造方法において、ガ
ラス・セラミックス複合材料よりなるグリーンシートを
形成する工程と、 該グリーンシートを所定の大きさに切断した後、ビア用
ホールと半導体チップ搭載用の穴を打ち抜く工程と、 切断した個々のグリーンシートに銅ペーストを印刷して
導体回路を作り、該複数のグリーンシートを位置合わせ
して積層する工程と、 該積層体を該グリーンシートと同形で半導体チップ搭載
用の穴を備えない窒化アルミニウム基板上に置き、重し
を載せて不活性ガス雰囲気中で焼成して一体化する工程
と、 を含むことを特徴とするセラミック回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059118A JP2718152B2 (ja) | 1989-03-10 | 1989-03-10 | セラミック回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059118A JP2718152B2 (ja) | 1989-03-10 | 1989-03-10 | セラミック回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02238642A JPH02238642A (ja) | 1990-09-20 |
| JP2718152B2 true JP2718152B2 (ja) | 1998-02-25 |
Family
ID=13104080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1059118A Expired - Lifetime JP2718152B2 (ja) | 1989-03-10 | 1989-03-10 | セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718152B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130757A (ja) * | 1990-09-21 | 1992-05-01 | Nec Corp | 半導体素子用セラミックパッケージ |
| JPH04192548A (ja) * | 1990-11-27 | 1992-07-10 | Nec Corp | 半導体素子用セラミックパッケージ |
| JP3716783B2 (ja) | 2001-11-22 | 2005-11-16 | 株式会社村田製作所 | セラミック多層基板の製造方法及び半導体装置 |
| JP4029207B2 (ja) * | 2002-03-06 | 2008-01-09 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
| JP3956148B2 (ja) * | 2005-03-25 | 2007-08-08 | 株式会社村田製作所 | セラミック多層基板の製造方法及び半導体装置 |
| CN110462826B (zh) * | 2017-03-29 | 2023-09-19 | 株式会社村田制作所 | 功率模块以及功率模块的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229899A (ja) * | 1986-03-29 | 1987-10-08 | 京セラ株式会社 | プラグイン型多層配線基板 |
| JPH01236696A (ja) * | 1988-03-17 | 1989-09-21 | Fujitsu Ltd | 多層セラミック回路基板の製造方法 |
-
1989
- 1989-03-10 JP JP1059118A patent/JP2718152B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02238642A (ja) | 1990-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0211619B1 (en) | A multilayer ceramic circuit board | |
| US4547625A (en) | Glass multilayer wiring board and method for its manufacture | |
| US5041342A (en) | Multilayered ceramic substrate fireable in low temperature | |
| JPH04238875A (ja) | メタライズされた構成要素をセラミツク基板にろう付けする方法 | |
| JPH10284836A (ja) | セラミック一括積層配線基板及びその製造方法 | |
| JP2718152B2 (ja) | セラミック回路基板の製造方法 | |
| JP3401102B2 (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
| JPH0410591A (ja) | セラミック多層回路板および半導体モジュール | |
| JPH04212441A (ja) | セラミック配線基板 | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP2669033B2 (ja) | セラミック回路基板の製造方法 | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| JP4567328B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JP2002134885A (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
| JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP3241945B2 (ja) | ガラスセラミック多層回路基板およびその製造方法 | |
| JPS63318146A (ja) | セラミックパッケ−ジとその製造方法 | |
| JP2687646B2 (ja) | セラミック回路基板の製造方法 | |
| JP3934910B2 (ja) | 回路基板 | |
| JP3914956B2 (ja) | 積層ガラス−セラミック回路基板の製造方法 | |
| JPH0416039B2 (ja) | ||
| JP2727700B2 (ja) | 多層セラミック回路基板の製造方法 | |
| JPH1065336A (ja) | 低温焼成ガラスセラミックス多層配線基板とその製造方法 |