JPH02238642A - セラミック回路基板の製造方法 - Google Patents

セラミック回路基板の製造方法

Info

Publication number
JPH02238642A
JPH02238642A JP1059118A JP5911889A JPH02238642A JP H02238642 A JPH02238642 A JP H02238642A JP 1059118 A JP1059118 A JP 1059118A JP 5911889 A JP5911889 A JP 5911889A JP H02238642 A JPH02238642 A JP H02238642A
Authority
JP
Japan
Prior art keywords
semiconductor chip
green sheet
glass
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1059118A
Other languages
English (en)
Other versions
JP2718152B2 (ja
Inventor
Hirozo Yokoyama
横山 博三
Hitoshi Suzuki
均 鈴木
Nobuo Kamehara
亀原 伸男
Koichi Niwa
丹羽 紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1059118A priority Critical patent/JP2718152B2/ja
Publication of JPH02238642A publication Critical patent/JPH02238642A/ja
Application granted granted Critical
Publication of JP2718152B2 publication Critical patent/JP2718152B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体チップを搭載するセラミック回路基板の製造方法
に関し、 高周波特性と放熱性に優れた回路基板を実用化すること
を目的とし、 アルミナ粉末と硼硅酸ガラス粉末とを主構成材とし、ガ
ラス・セラミソクス複合材料よりなるグリーンシートを
形成する工程と、該グリーンシートを所定の大きさに切
断した後、ビア用ホールと半導体チップ搭載用の穴を打
ち抜く工程と、切断した個々のグリーンシートに銅ペー
ストを印刷して導体回路を作り、該複数のグリーンシー
トを位置合わせし積層する工程と、該積層体を該グリー
ンシートと同形で半導体チップ搭載用の穴を備えない窒
化アルミニウム基板上に置き、重しを載せて不活性ガス
雰囲気中で焼成して一体化する工程とを含んでセラミッ
ク回路基板の製造方法を構成する。
〔産業上の利用分野〕
本発明は半導体チップを搭載するセラミノク回路基板の
製造方法に関する。
大量の情報を高速に処理する必要から情報処理技術の進
歩は著しく光通信が広く行われるようになった。
こ一で、光通信の特徴は多重化と共に高速伝送が可能な
ことであり、この特徴を活かすためにLSI,VLST
などの半導体チップが信号の高速化に通ずるように構成
されていることは勿論、この半導体チップを搭載する回
路基板も信号の減衰が少なく且つ低損失なことが必要で
ある。
すなわち、多層セラミックよりなる回路基板は低損失で
、熱伝導性が良く、また導体回路は導体抵抗の少ない金
属材料を用いて形成されていることが必要である。
〔従来の技術〕
従来の多層セラミック回路基板の基板材料としてはアル
ミナ(Aj2zO3)が使われ、また導体回路第3図は
従来のセラミソク回路基板1の構造を示すもので、アル
ミナを構成分とするグリーンシートにバイヤホール形成
用の穴を打ち抜いた後、Wペーストをスクリーン印刷し
て導体線路とビアを形成し、か\るグリーンシートを積
層した後、約1600゜Cの温度で焼成して一体化した
ものである。
こ一で、アルミナ基板2の上にはWからなる導体回路3
がパターン形成されており、各層の導体回路3はバイア
4により回路接続されている。
また、半導体チップ5は最上層のアルミナ基板2の上に
共晶ボンディング或いは接着剤などにより装着されてお
り、半導体チンプ5の周辺に設けてある電極端子とアル
ミナ基板上に設けられているボンディング・パッド6と
は金(Au)線かアルミニウム( 1)線を用いてワイ
ヤボンディングされている。
このように、半導体チップ5ばセラミソク回路基板」一
に搭載され、基板上に設けられているボンディング・バ
ッド6と回路接続が行われており、チップ面が回路基板
面より高い位置にあるためにとしではタングステン(W
)などが使用されている。
この理由はアルミナの融点は2015゜Cと高いために
焼結温度として1600゜C程度が必要であり、そのた
め導体線路を印刷したグリーンシートを積層して焼成す
る場合に導体線路の構成材料としてWのように高融点(
3387゜C)の金属しか使用できないからである。
然し、多層セラミンク回路基板を構成する単位基板の厚
さは数10〜数100μmと薄く、また導体線路は数μ
m〜数10μm幅の微細パターンが接近して設けられて
いるために、基板の誘電率が大きいと伝送損失が増し、
また信号の伝播遅延も大きくなる。
すなわち、アルミナは誘電率が8〜10と大きいために
信号の漏洩(Cross−talk)が生じ易く、また
信号の遅延時間(τ)も大きくなる。
また、Wの導体抵抗は10mΩ/口と大きく、そのため
に電力の1員失が大きく、基板の発熱が大きくなる。
ポンディング距離が長いことも伝送損失が増加する原因
となっていた。
(発明が解決しようとする課題〕 以上記したように光通信において半導体チップを搭載す
るセラミンク回路基板は信号の伝播遅延が少なく、伝送
損失が少なく、放熱性が良く、また導体線路は低抵抗な
ことが必要である。
然し、基板材料としてアルミナを、また導体線路をWか
ら構成する従来のセラミック回路基板はこれらの必要条
件を満たしていないことが解決を要する問題である。
〔課匙を解決するだめの手段〕
上記の課題はアルミナ粉末と硼硅酸ガラス粉末とを主構
成材とし、ガラス・セラミンクス複合材料よりなるグリ
ーンシートを形成する工程と、このグリーンシー1・を
所定の大きさに切断した後、ビア用ホールと半導体チッ
プ搭載用の穴を打ち抜く工程と、切断した個々のグリー
ンシートに銅べ一ストを印刷して導体線路を作り、この
複数のグリーンシートを位置合わせし積層する工程と、
が\る積層体をグリーンシートと同形で半導体チップ搭
載用の穴を備えない窒化アルミニウム基板上に置き、重
しを載せて不活性ガス雰囲気中で焼成して一体化する工
程とを含んでセラミンク回路基板の製造方法を構成する
ことにより解決することができる。
〔作用] 本発明はアルミナの代わりにガラス セラミックス複合
材料を用い、導体線路はWの代わりに銅(Cu)を用い
て形成し、また半導体チンブを搭載する基板部分は凹部
とし、半導体チップは窒化アルミニウム( AjHJ 
)基板上に装着するようにしたものである。
発明者等は伝送損失が少なく、高周波特性の優れたセラ
ミック回路基板を実用化するには、■ セラミック基板
の誘電率が少ないこと、■ 導体回路の構成材としてC
uを用いること、基板の上に直接に装着するようにした
すなわち、AI!.Nの熱伝導率は260凶/『K(理
論値320 W/mM)とa−AI2z03の熱伝導率
が20 W/mKであるのに較べて格段に優れている。
また、■のワイヤボンディング距離を短縮する方法とし
て、ガラス・セラミンク基板に半導体チップが遊嵌する
に必要な穴をもうけ、AP.N基板上に装着した半導体
チンプの高さをガラス・セラミソク基板面と略等しくし
た。
第1図は本発明に係るセラミック回路基板の斜視図、ま
た第2図は断面図を示している。
すなわち、硼硅酸ガラスとアルミナの複合材料を誘電体
とし、Cuを導体線路とし、中央部に半導体チンプの搭
載用穴7があるガラス・セラミノクグリーンシー1・8
を積層し、これをAP.N基板9に融着させるものであ
る。
なお、積層したガラス セラミノクグリーンシー1・8
をAIN基板9に融着さゼるにはCuの酸化を防ぐため
に不活性雰囲気中で行う必要があり、またグリーンシー
トのガラスをハインダとして融■ 基板の放熱性が優れ
ていること、 ■ ワイヤボンディングする距離が少ないこと、などが
必要と考えた。
こ\で、■に適した材料として硼硅酸ガラスとAj22
0.とからなる複合誘電体を選んだ。
その理由は、硼硅酸ガラスの誘電率は組成比により異な
るもの−4.1〜4.8 とアルミナに較べれば遥かに
少ない、然し、このま〈では融点が低くスクリーン印刷
法でパターン形成した導体線路の焼成ができない。
また、硼硅酸ガラスだけでは機械的強度も劣っている。
そこで、軟化温度を上げ、また機械的強度を上げるため
にアルミナとの複合誘電体とした。
これにより、複合誘電率は約5.6と少し増加するが、
軟化温度は1000“C以上となり、導体抵抗が1,5
mΩ/口と少ないCuを導体線路の構成材として使用す
ることが可能となる。
次に、■の半導体チップの放熱性を高める方法として半
導体チップを窒化アルミニウム(AI!.N)着を行わ
せるために、適量の重しを置いて焼成する必要がある。
〔実施例〕
実施例1: アルミナ粉末(粒径1μm)  ・・・50重量部硼硅
酸ガラス(粒径1μm)  ・・・50ポリメチルメタ
アクリレート(ハインダ)・・・70重量部 ジブチルフタレート(可塑剤) ・・・30アセトン(
溶剤)       ・・・110〃メチルエチルケト
ン(溶剤)   ・・・530〃を加え、ボールミルを
用いて24時間に亙って混練し、このスラリーを用い、
ドクタブレード法で厚さが0.3 μmのグリーンシー
トを形成した。
次に、 Cu粉末(粒径1μm)     ・・100重量部ポ
リメチルメタアクリレート(ハインダ)・・3 重量部 チタン(Ti)カンプリング剤  ・・1テルピネオー
ル( i容?I )     ・・・10ノlメヂルエ
チルケトン(溶剤)   ・・・100〃をボールミリ
ングし、引き続いて三本ロールミルを用いて混練してC
uペーストを作った。
次に作成したグリーンシートを金型を用いて150m+
n角に切断し、ビア用ホールと半導体チップ搭載用の穴
を打ち抜いた。
このグリーンシートにCuペーストを用いてバクーン形
成してパイアホールを埋めた後に乾燥し、位置合わせし
て四層からなる積層体を作った。
この積層体をANN基板の上に置き、窒素(N2)雰囲
気中で850゜Cでハインダ抜きを行った後に、150
m+n角で重量が100 gの窒化硼素(BN)基板を
重しとして積層体の上に置いた状態で、1050゜Cで
4時間焼成した。
その結果、ガラス・セラミック基板とAIN基板との接
着強度は5Kg/mm2であり、またガラス・セラミッ
ク基板内の焼成収縮率の変動は±0.5%であった。
比較例3: 実施例1と同様にしてグリーンシートからなる四層の積
層体を形成した後、この積層体をAjH1基板の上に置
き、大きさが150 mm角で重さが50gのBN基板
を重しとし、N2雰囲気中で850゜Cでハインダ抜き
をした後、1050゜Cで焼成を行った。
第1表 その結果、ガラス・セラミック基板とAi基板との接着
強度はIKg/mm2と小さく、ガラス比較例1: 実施例1と同様にしてグリーンシートからなる四層の積
層体を形成した後、この積層体をAj2N基板の上に置
き、重しを載せずにN2雰囲気中で850゜Cでバイン
ダ抜きをした後、そのま−1050゜Cで焼成を行った
その結果、ガラス・セラミンク基板とAll基板との接
着強度は0. 5 Kg/ mm2と低く、またガラス
・セラミック基板にうねりを生した。
比較例2 実施例1と同様にしてグリーンシートからなる四層の積
層体を形成した後、この積層体をAn基板の上に置き、
大きさが150mm角で重さが150gのBN基板を重
しとし、N2雰囲気中で850゜Cでハインダ抜きをし
た後、そのま\1050゜Cで焼成を行った。
その結果、ガラス・セラミック基板と八ρN基板との接
着強度は8Kg/mm2と大きいが、ガラス・セラミッ
ク基板内の収縮率の変動は±1.0%と大きく、基板が
変形して不良品となった。
セラミンク基板に反りが生じ、また接着強度の変動が大
きく不良品となった。
なお、第1表は実施例1で作ったガラス・セラミック回
路基板の高周波特性を示すものである。
次に、信号の伝播遅延時間について、本発明にか一るガ
ラス・セラミック回路基板と従来のセラミック回路基板
と比較すると、後者がlIns/mであるのに対し7.
5ns/mであり、大幅の改良が認められる。
〔発明の効果〕
以上記したように本発明によれば熱放散性が優れ、また
高周波特性が優れたセラミック回路基板を実用化するこ
とができ、これにより低損失の高速伝送が可能となる。
【図面の簡単な説明】
第1図は本発明に係るセラミック回路基板の斜視回、 第2図は本発明に係るセラミンク回路基板の断面図、 第3図は従来のセラミノク回路基板の構成を示す断面図
、 である。 図において、 1はセラミック回路基板、 2はアルミナ基板、    3ば導体回路、5は半導体
チップ、 7は半導体チップ搭載用穴、 8はガラス・セラミンタグリーンシート、9はiN基板
、 である。

Claims (1)

  1. 【特許請求の範囲】 アルミナ粉末と硼硅酸ガラス粉末とを主構成材とし、ガ
    ラス・セラミックス複合材料よりなるグリーンシートを
    形成する工程と、 該グリーンシートを所定の大きさに切断した後、ビア用
    ホールと半導体チップ搭載用の穴を打ち抜く工程と、 切断した個々のグリーンシートに銅ペーストを印刷して
    導体回路を作り、該複数のグリーンシートを位置合わせ
    して積層する工程と、 該積層体を該グリーンシートと同形で半導体チップ搭載
    用の穴を備えない窒化アルミニウム基板上に置き、重し
    を載せて不活性ガス雰囲気中で焼成して一体化する工程
    と、 を含むことを特徴とするセラミック回路基板の製造方法
JP1059118A 1989-03-10 1989-03-10 セラミック回路基板の製造方法 Expired - Lifetime JP2718152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1059118A JP2718152B2 (ja) 1989-03-10 1989-03-10 セラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1059118A JP2718152B2 (ja) 1989-03-10 1989-03-10 セラミック回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH02238642A true JPH02238642A (ja) 1990-09-20
JP2718152B2 JP2718152B2 (ja) 1998-02-25

Family

ID=13104080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1059118A Expired - Lifetime JP2718152B2 (ja) 1989-03-10 1989-03-10 セラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2718152B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130757A (ja) * 1990-09-21 1992-05-01 Nec Corp 半導体素子用セラミックパッケージ
JPH04192548A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用セラミックパッケージ
JP2003258424A (ja) * 2002-03-06 2003-09-12 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法
JP2005203810A (ja) * 2005-03-25 2005-07-28 Murata Mfg Co Ltd セラミック多層基板の製造方法及び半導体装置
US7618843B2 (en) 2001-11-22 2009-11-17 Murata Manufacturing Co., Ltd Method of fabricating multilayer ceramic substrate
WO2018181523A1 (ja) * 2017-03-29 2018-10-04 株式会社村田製作所 複合セラミック多層基板、発熱素子実装モジュール及び複合セラミック多層基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229899A (ja) * 1986-03-29 1987-10-08 京セラ株式会社 プラグイン型多層配線基板
JPH01236696A (ja) * 1988-03-17 1989-09-21 Fujitsu Ltd 多層セラミック回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229899A (ja) * 1986-03-29 1987-10-08 京セラ株式会社 プラグイン型多層配線基板
JPH01236696A (ja) * 1988-03-17 1989-09-21 Fujitsu Ltd 多層セラミック回路基板の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130757A (ja) * 1990-09-21 1992-05-01 Nec Corp 半導体素子用セラミックパッケージ
JPH04192548A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用セラミックパッケージ
US7618843B2 (en) 2001-11-22 2009-11-17 Murata Manufacturing Co., Ltd Method of fabricating multilayer ceramic substrate
JP2003258424A (ja) * 2002-03-06 2003-09-12 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法
JP2005203810A (ja) * 2005-03-25 2005-07-28 Murata Mfg Co Ltd セラミック多層基板の製造方法及び半導体装置
JPWO2018181523A1 (ja) * 2017-03-29 2019-11-07 株式会社村田製作所 複合セラミック多層基板、発熱素子実装モジュール及び複合セラミック多層基板の製造方法
WO2018181523A1 (ja) * 2017-03-29 2018-10-04 株式会社村田製作所 複合セラミック多層基板、発熱素子実装モジュール及び複合セラミック多層基板の製造方法
CN110462826A (zh) * 2017-03-29 2019-11-15 株式会社村田制作所 功率模块以及功率模块的制造方法
CN110520986A (zh) * 2017-03-29 2019-11-29 株式会社村田制作所 复合陶瓷多层基板、发热元件安装模块以及复合陶瓷多层基板的制造方法
US11107741B2 (en) 2017-03-29 2021-08-31 Murata Manufacturing Co., Ltd. Composite ceramic multilayer substrate, heat generating element-mounting module, and method of producing composite ceramic multilayer substrate
US11114355B2 (en) 2017-03-29 2021-09-07 Murata Manufacturing Co., Ltd. Power module and method for manufacturing power module
CN110520986B (zh) * 2017-03-29 2023-03-24 株式会社村田制作所 复合陶瓷多层基板、发热元件安装模块以及复合陶瓷多层基板的制造方法
CN110462826B (zh) * 2017-03-29 2023-09-19 株式会社村田制作所 功率模块以及功率模块的制造方法

Also Published As

Publication number Publication date
JP2718152B2 (ja) 1998-02-25

Similar Documents

Publication Publication Date Title
US6518502B2 (en) Ceramic multilayer circuit boards mounted on a patterned metal support substrate
EP0806056B1 (en) Glass bonding layer for a ceramic circuit board support substrate
US7221050B2 (en) Substrate having a functionally gradient coefficient of thermal expansion
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH10284836A (ja) セラミック一括積層配線基板及びその製造方法
JPH02238642A (ja) セラミック回路基板の製造方法
JP3401102B2 (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
KR102078015B1 (ko) 커패시터 내장형 저온동시소성 세라믹 기판
JPH04212441A (ja) セラミック配線基板
JP2002193691A (ja) 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JP2669033B2 (ja) セラミック回路基板の製造方法
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JP4567328B2 (ja) 多層セラミック基板の製造方法
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2652014B2 (ja) 複合セラミック基板
JPH02177589A (ja) セラミック回路基板
JPS63318146A (ja) セラミックパッケ−ジとその製造方法
JPH0221157B2 (ja)
JPH05235550A (ja) 低誘電率ガラスセラミック多層配線基板およびその製造方法
JPH11233674A (ja) セラミックス基板の製造方法
JP2687646B2 (ja) セラミック回路基板の製造方法
US20200199029A1 (en) Logic power module with a thick-film paste mediated substrate bonded with metal or metal hybrid foils
JP2005191307A (ja) 配線基板
JPH1065336A (ja) 低温焼成ガラスセラミックス多層配線基板とその製造方法