JPH07231158A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH07231158A JPH07231158A JP2004794A JP2004794A JPH07231158A JP H07231158 A JPH07231158 A JP H07231158A JP 2004794 A JP2004794 A JP 2004794A JP 2004794 A JP2004794 A JP 2004794A JP H07231158 A JPH07231158 A JP H07231158A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- forming
- teflon
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 選択メッキ用の該形成層の形成の再現性が著
しく向上し、プロセスの歩留まりを向上できる。安価な
プロセス装置の使用が可能で、製造コストを低く抑える
ことができるテフロン（登録商標）フィルムのパターン
配線形成法を提供すること。 【構成】 テフロンフィルム１にアルゴンイオンスパ
ッタを行いテフロンフィルム１の表面に活性化処理部２
を形成する工程、３００オングストローム厚のＰｄを
メッキ活性化処理膜３として、スパッタ法により形成す
る工程、レーザ光を所望の配線パターンの周囲に照射
して、レーザ光照射部のメッキ活性化処理膜３を蒸散除
去する工程、無電界銅メッキ液に基板を浸析して、残
っているメッキ活性化処理膜３上にのみ、選択的に銅を
メッキする工程からなる。
しく向上し、プロセスの歩留まりを向上できる。安価な
プロセス装置の使用が可能で、製造コストを低く抑える
ことができるテフロン（登録商標）フィルムのパターン
配線形成法を提供すること。 【構成】 テフロンフィルム１にアルゴンイオンスパ
ッタを行いテフロンフィルム１の表面に活性化処理部２
を形成する工程、３００オングストローム厚のＰｄを
メッキ活性化処理膜３として、スパッタ法により形成す
る工程、レーザ光を所望の配線パターンの周囲に照射
して、レーザ光照射部のメッキ活性化処理膜３を蒸散除
去する工程、無電界銅メッキ液に基板を浸析して、残
っているメッキ活性化処理膜３上にのみ、選択的に銅を
メッキする工程からなる。
Description
【０００１】
【産業上の利用分野】本発明は、テフロンフィルムを用
いる多層配線実装基板の形成方法に関する。
いる多層配線実装基板の形成方法に関する。
【０００２】
【従来の技術】多層配線基板技術は、パーソナルコンピ
ュータや、大型コンピュータのＬＳＩ実装用に発展し、
現在、装置コストの低減と、実装デバイスの高速化への
対応を図るために、高周波特性のよい絶縁フィルムを用
いる高密度実装技術の実用化が望まれている。高周波特
性の点では、誘電損失の小ささ、低誘電率性から、テフ
ロンが究極の絶縁フィルム材料と考えられている。テフ
ロン系基板に配線パターンを形成する方法として、通常
のレジストプロセスと選択銅メッキプロセスを組み合わ
せによる配線パターン形成法が横沢等により、１９８９
年の電子材料１０月号９６ページから１０２ページに報
告されている。また、レジストを用いず、プロセス工程
を短縮できる新しい方法として、テフロンフィルムの活
性化処理とレーザ光による不活性化パターン形成と、銅
の選択ＣＶＤを組み合わせる方法が、Ｍ．Ｊ．Ｈａｍｐ
ｄｅｎ−Ｓｍｉｔｈ等により、１９９２年のアドバンス
ドマテリアルズ（Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌ
ｓ）７／８月号に報告されている。この方法の工程図を
図３に示す。最初に、テフロンフィルムをナトリウムナ
フタリンで処理し、表面に炭素を多く含むレーザ光の吸
収層を形成し、次に、所望のパターンに沿ってレーザ光
を照射し、レーザ光照射部の吸収層を蒸散させ、不活性
なテフロン表面を露出させる。次に、銅の選択ＣＶＤプ
ロセスにより、テフロンフィルムの活性化されている部
分に選択的に銅を析出させる。
ュータや、大型コンピュータのＬＳＩ実装用に発展し、
現在、装置コストの低減と、実装デバイスの高速化への
対応を図るために、高周波特性のよい絶縁フィルムを用
いる高密度実装技術の実用化が望まれている。高周波特
性の点では、誘電損失の小ささ、低誘電率性から、テフ
ロンが究極の絶縁フィルム材料と考えられている。テフ
ロン系基板に配線パターンを形成する方法として、通常
のレジストプロセスと選択銅メッキプロセスを組み合わ
せによる配線パターン形成法が横沢等により、１９８９
年の電子材料１０月号９６ページから１０２ページに報
告されている。また、レジストを用いず、プロセス工程
を短縮できる新しい方法として、テフロンフィルムの活
性化処理とレーザ光による不活性化パターン形成と、銅
の選択ＣＶＤを組み合わせる方法が、Ｍ．Ｊ．Ｈａｍｐ
ｄｅｎ−Ｓｍｉｔｈ等により、１９９２年のアドバンス
ドマテリアルズ（Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌ
ｓ）７／８月号に報告されている。この方法の工程図を
図３に示す。最初に、テフロンフィルムをナトリウムナ
フタリンで処理し、表面に炭素を多く含むレーザ光の吸
収層を形成し、次に、所望のパターンに沿ってレーザ光
を照射し、レーザ光照射部の吸収層を蒸散させ、不活性
なテフロン表面を露出させる。次に、銅の選択ＣＶＤプ
ロセスにより、テフロンフィルムの活性化されている部
分に選択的に銅を析出させる。
【０００３】
【発明が解決しようとする課題】従来のレジストプロセ
スを用いる方法では、工程数が多いためにスループット
が低く、かつ、使用する装置が多くなるために製造コス
トを低くできない欠点があった。また、上記のレーザを
用いた少工程の配線形成方法では、選択ＣＶＤのための
活性化処理部の経時安定性が低いために選択成膜の安定
性が低く実用性に乏しい欠点があった。
スを用いる方法では、工程数が多いためにスループット
が低く、かつ、使用する装置が多くなるために製造コス
トを低くできない欠点があった。また、上記のレーザを
用いた少工程の配線形成方法では、選択ＣＶＤのための
活性化処理部の経時安定性が低いために選択成膜の安定
性が低く実用性に乏しい欠点があった。
【０００４】
【課題を解決するための手段】第１の本発明は、テフロ
ンフィルムへの配線パターンの形成法において、基板表
面を活性化後、レーザ光の吸収層となり、かつ、メッキ
活性を持つメッキ活性化処理膜を形成する工程と、レー
ザ光を所望の配線パターンの周囲に照射して、メッキ活
性化処理膜を蒸散させる工程と、無電界メッキによる選
択メッキを行なう工程を順次行なうことを特徴とする。
ンフィルムへの配線パターンの形成法において、基板表
面を活性化後、レーザ光の吸収層となり、かつ、メッキ
活性を持つメッキ活性化処理膜を形成する工程と、レー
ザ光を所望の配線パターンの周囲に照射して、メッキ活
性化処理膜を蒸散させる工程と、無電界メッキによる選
択メッキを行なう工程を順次行なうことを特徴とする。
【０００５】第２の本発明は、テフロンフィルムへの配
線パターンの形成法において、基板表面にレーザ光吸収
層となり、かつ、後段のメッキ活性化処理の抑止層とな
る保護膜を形成する工程と、レーザ光を所望の配線パタ
ーン状に照射して、保護膜を蒸散させる工程と、パター
ン化した保護膜をマスクとして、メッキ活性化処理を行
なう工程と、保護膜を除去する工程と、無電界メッキに
よる選択メッキ工程を順次行なうことを特徴とする。
線パターンの形成法において、基板表面にレーザ光吸収
層となり、かつ、後段のメッキ活性化処理の抑止層とな
る保護膜を形成する工程と、レーザ光を所望の配線パタ
ーン状に照射して、保護膜を蒸散させる工程と、パター
ン化した保護膜をマスクとして、メッキ活性化処理を行
なう工程と、保護膜を除去する工程と、無電界メッキに
よる選択メッキ工程を順次行なうことを特徴とする。
【０００６】
【実施例】本発明について、図面を参照して説明する。
図１及び図２は、それぞれ第１の本発明及び、第２の本
発明の一実施例の工程と各工程における膜の構造の模式
図を示す。最初に第１の発明について図１を用いて、説
明する。
図１及び図２は、それぞれ第１の本発明及び、第２の本
発明の一実施例の工程と各工程における膜の構造の模式
図を示す。最初に第１の発明について図１を用いて、説
明する。
【０００７】第１の発明の工程は、テフロンフィルム
１にアルゴンイオンスパッタを行いテフロンフィルム１
の表面に活性化処理部２を形成する工程、３００オン
グストローム厚のＰｄをメッキ活性化処理膜３として、
スパッタ法により形成する工程、レーザ光を所望の配
線パターンの周囲に照射して、レーザ光照射部のメッキ
活性化処理膜３を蒸散除去する工程、無電界銅メッキ
液に基板を浸析して、残っているメッキ活性化処理膜３
上にのみ、選択的に銅をメッキする工程からなる。
１にアルゴンイオンスパッタを行いテフロンフィルム１
の表面に活性化処理部２を形成する工程、３００オン
グストローム厚のＰｄをメッキ活性化処理膜３として、
スパッタ法により形成する工程、レーザ光を所望の配
線パターンの周囲に照射して、レーザ光照射部のメッキ
活性化処理膜３を蒸散除去する工程、無電界銅メッキ
液に基板を浸析して、残っているメッキ活性化処理膜３
上にのみ、選択的に銅をメッキする工程からなる。
【０００８】上記の工程において、アルゴンスパッタ時
間が３分以上にすると後段のＰｄ膜とテフロンフィルム
の付着力が実用上十分な強度を保てることがわかった。
レーザ光によるパターンニングには、レーザ光にアルゴ
ンレーザを用い、光学的なスキャナーにより、ラスター
走査方式のレーザ光照射を行なった。レーザ光のビーム
径１０μｍ、照射パワー１００ｍＷの条件で、走査速度
を１０ｃｍ／ｓとした場合に、パターン幅１４μｍのＰ
ｄ蒸散部を線幅ばらつき±１μｍの精度で制御性よく描
画することができた。無電界メッキ液に高速厚膜銅メッ
キ液（日鉱共石製、ＫＣ−１００液）を用い、Ｐｄパタ
ーンを形成した基板にメッキを施し、メッキ時間１時間
で、１０μｍ厚の銅膜が得られ、１０ｃｍ角の基板内
で、厚み均一性よく、かつレーザ照射部への銅の析出の
ない銅メッキを行なうことができた。上記の説明におい
て、Ｐｄスパッタ工程を２工程に分離して記述したが、
実際には、アルゴンスパッタの時には、テフロンフィル
ム側がエッチングされる逆スパッタモード、Ｐｄスパッ
タ時には、通常の成膜モードに切り替えることで行なっ
た。
間が３分以上にすると後段のＰｄ膜とテフロンフィルム
の付着力が実用上十分な強度を保てることがわかった。
レーザ光によるパターンニングには、レーザ光にアルゴ
ンレーザを用い、光学的なスキャナーにより、ラスター
走査方式のレーザ光照射を行なった。レーザ光のビーム
径１０μｍ、照射パワー１００ｍＷの条件で、走査速度
を１０ｃｍ／ｓとした場合に、パターン幅１４μｍのＰ
ｄ蒸散部を線幅ばらつき±１μｍの精度で制御性よく描
画することができた。無電界メッキ液に高速厚膜銅メッ
キ液（日鉱共石製、ＫＣ−１００液）を用い、Ｐｄパタ
ーンを形成した基板にメッキを施し、メッキ時間１時間
で、１０μｍ厚の銅膜が得られ、１０ｃｍ角の基板内
で、厚み均一性よく、かつレーザ照射部への銅の析出の
ない銅メッキを行なうことができた。上記の説明におい
て、Ｐｄスパッタ工程を２工程に分離して記述したが、
実際には、アルゴンスパッタの時には、テフロンフィル
ム側がエッチングされる逆スパッタモード、Ｐｄスパッ
タ時には、通常の成膜モードに切り替えることで行なっ
た。
【０００９】上記の実施例のの工程の代わりに、ナ
トリウムナフタリン液処理によるテフロンの活性化処理
と、その後のＰｄＡｃの溶液処理を適用することもでき
る。この場合、メッキ活性化の活性度は、Ｐｄスパッタ
と同程度の良好な活性化を実現できる上、真空プロセス
がないため、スループットの向上と、製造装置の低コス
ト化を図ることができる利点がある。
トリウムナフタリン液処理によるテフロンの活性化処理
と、その後のＰｄＡｃの溶液処理を適用することもでき
る。この場合、メッキ活性化の活性度は、Ｐｄスパッタ
と同程度の良好な活性化を実現できる上、真空プロセス
がないため、スループットの向上と、製造装置の低コス
ト化を図ることができる利点がある。
【００１０】次に第２の本発明について、図２を用いて
詳細に説明する。
詳細に説明する。
【００１１】工程は、レーザ光吸収層となり、かつメ
ッキ活性化のマスクとなる保護膜６として、銅を３００
オングストローム、スパッタ法により、テフロンフィル
ム１上に形成する工程、保護膜６に所望の配線パター
ンデータにしたがって、レーザ光を照射し、配線パター
ン部の保護膜６を蒸散させる工程、保護膜６をマスク
として、ナトリウムナフタリンの溶液処理により、テフ
ロンフィルムの露出部を活性化後、ＰｄＡｃの溶液に浸
して、メッキに対する活性化処理部７を形成する工程、
硫酸液により保護膜６を除去する工程、銅の無電界
メッキにより、活性化処理部７の上に選択的に銅メッキ
を行なう工程からなる。無電界メッキや、レーザ照射の
条件等は、上記の第１の発明の実施例に示したものと同
様の構成及び条件を用いた。その結果、厚み１０μｍの
銅メッキを、再現性、選択性よく形成する事ができた。
この実施例では、配線パターンデータと、レーザ照射部
のデータが同じパターンとなるいわゆるポジ型のプロセ
スのため、配線パターンデータからレーザ照射パターン
データの生成が容易となる利点がある。保護膜は、必ず
しも金属である必要はなく、α−Ｓｉの様な半導体や、
ＴｉＮの様な絶縁膜でも本発明を適用することができ
る。その場合、工程のエッチング液には塩酸液、熱流
酸等をそれぞれ用いることが有効である。また、ＰｄＡ
ｃ処理の代わりに１００オングストローム程度のＰｄや
Ｔｉをスパッタ法で成膜しても、選択性よく無電界選択
メッキを行なうことができる。
ッキ活性化のマスクとなる保護膜６として、銅を３００
オングストローム、スパッタ法により、テフロンフィル
ム１上に形成する工程、保護膜６に所望の配線パター
ンデータにしたがって、レーザ光を照射し、配線パター
ン部の保護膜６を蒸散させる工程、保護膜６をマスク
として、ナトリウムナフタリンの溶液処理により、テフ
ロンフィルムの露出部を活性化後、ＰｄＡｃの溶液に浸
して、メッキに対する活性化処理部７を形成する工程、
硫酸液により保護膜６を除去する工程、銅の無電界
メッキにより、活性化処理部７の上に選択的に銅メッキ
を行なう工程からなる。無電界メッキや、レーザ照射の
条件等は、上記の第１の発明の実施例に示したものと同
様の構成及び条件を用いた。その結果、厚み１０μｍの
銅メッキを、再現性、選択性よく形成する事ができた。
この実施例では、配線パターンデータと、レーザ照射部
のデータが同じパターンとなるいわゆるポジ型のプロセ
スのため、配線パターンデータからレーザ照射パターン
データの生成が容易となる利点がある。保護膜は、必ず
しも金属である必要はなく、α−Ｓｉの様な半導体や、
ＴｉＮの様な絶縁膜でも本発明を適用することができ
る。その場合、工程のエッチング液には塩酸液、熱流
酸等をそれぞれ用いることが有効である。また、ＰｄＡ
ｃ処理の代わりに１００オングストローム程度のＰｄや
Ｔｉをスパッタ法で成膜しても、選択性よく無電界選択
メッキを行なうことができる。
【００１２】
【発明の効果】本発明によれば、従来のレジスト工程を
用いる方法に比べ、工程数を半減でき、スループット
や、使用する薬液量を低減する事ができ、また、従来の
レーザを用いる配線形成方法に比べ、選択的な配線形成
の制御性が大幅に向上できるので、製造歩留まりを実用
的なレベルに引き上げることができ、その結果、従来方
法で得られなかった高いスループットと、高い歩留まり
を両立させることが可能となり、コストパーフォーマン
スに優れる実用的な配線形成方法を提供することができ
る。
用いる方法に比べ、工程数を半減でき、スループット
や、使用する薬液量を低減する事ができ、また、従来の
レーザを用いる配線形成方法に比べ、選択的な配線形成
の制御性が大幅に向上できるので、製造歩留まりを実用
的なレベルに引き上げることができ、その結果、従来方
法で得られなかった高いスループットと、高い歩留まり
を両立させることが可能となり、コストパーフォーマン
スに優れる実用的な配線形成方法を提供することができ
る。
【図１】第１の本発明の配線形成方法の工程と、各工程
の膜の構成を示す模式図である。
の膜の構成を示す模式図である。
【図２】第２の本発明の配線形成方法の工程と、各工程
での膜の構成を示す模式図である。
での膜の構成を示す模式図である。
【図３】従来のレーザを用いる配線形成方法の工程と、
各工程の膜構成を示す図である。
各工程の膜構成を示す図である。
１ テフロンフィルム ２ 活性化部 ３ メッキ活性化処理膜 ４ レーザ光 ５ 無電界メッキ膜 ６ 保護膜 ７ 活性化処理部 ８ 不活性化処理部
Claims (2)
- 【請求項１】テフロンフィルムへの配線パターンの形成
法において、基板表面を活性化後、レーザ光の吸収層と
なり、かつ、メッキ活性を持つメッキ活性化処理膜を形
成する工程と、レーザ光を所望の配線パターンの周囲に
照射して、メッキ活性化処理膜を蒸散させる工程と、無
電界メッキによる選択メッキを行なう工程を順次行なう
ことを特徴とする配線形成方法。 - 【請求項２】テフロンフィルムへの配線パターンの形成
法において、基板表面にレーザ光吸収層となり、かつ、
後段のメッキ活性化処理の抑止層となる保護膜を形成す
る工程と、レーザ光を所望の配線パターン状に照射し
て、保護膜を蒸散させる工程と、パターン化した保護膜
をマスクとして、メッキ活性化処理を行なう工程と、保
護膜を除去する工程と、無電界メッキによる選択メッキ
工程を順次行なうことを特徴とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004794A JPH07231158A (ja) | 1994-02-17 | 1994-02-17 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004794A JPH07231158A (ja) | 1994-02-17 | 1994-02-17 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231158A true JPH07231158A (ja) | 1995-08-29 |
Family
ID=12016155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004794A Pending JPH07231158A (ja) | 1994-02-17 | 1994-02-17 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231158A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065315A (ja) * | 1996-08-21 | 1998-03-06 | Totoku Electric Co Ltd | フレキシブルプリント回路の製造方法および該方法により得られたフレキシブルプリント回路 |
| US7572730B2 (en) | 2005-12-28 | 2009-08-11 | Fujifilm Corporation | Method of manufacturing wiring substrate, liquid ejection head and image forming apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294592A (ja) * | 1988-09-30 | 1990-04-05 | Sony Corp | 配線基板の製造方法 |
| JPH02188987A (ja) * | 1989-01-17 | 1990-07-25 | Hitachi Chem Co Ltd | 配線板用材料及びその製造法 |
| JPH04263490A (ja) * | 1991-02-19 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 薄膜回路の製造方法 |
-
1994
- 1994-02-17 JP JP2004794A patent/JPH07231158A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294592A (ja) * | 1988-09-30 | 1990-04-05 | Sony Corp | 配線基板の製造方法 |
| JPH02188987A (ja) * | 1989-01-17 | 1990-07-25 | Hitachi Chem Co Ltd | 配線板用材料及びその製造法 |
| JPH04263490A (ja) * | 1991-02-19 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 薄膜回路の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065315A (ja) * | 1996-08-21 | 1998-03-06 | Totoku Electric Co Ltd | フレキシブルプリント回路の製造方法および該方法により得られたフレキシブルプリント回路 |
| US7572730B2 (en) | 2005-12-28 | 2009-08-11 | Fujifilm Corporation | Method of manufacturing wiring substrate, liquid ejection head and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780177A (en) | Excimer laser patterning of a novel resist | |
| JPS6347788B2 (ja) | ||
| JPH0345895B2 (ja) | ||
| JPH0149788B2 (ja) | ||
| JPH024264A (ja) | 二層レジスト構造およびパターン形成方法 | |
| US5505320A (en) | Method employing laser ablating for providing a pattern on a substrate | |
| JPS63105973A (ja) | 光選択的金属付着法 | |
| JPH0317390B2 (ja) | ||
| US5192581A (en) | Protective layer for preventing electroless deposition on a dielectric | |
| JP2810435B2 (ja) | レーザ加工方法 | |
| JPH0447466B2 (ja) | ||
| US5182188A (en) | Method of developing a self-developing resist | |
| JPH07231158A (ja) | 配線形成方法 | |
| JP2001135168A (ja) | 金属配線の製造方法 | |
| Shafeev | Laser-assisted activation and metallization of polyimides | |
| JP3272188B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2666680B2 (ja) | 配線形成方法 | |
| JP3082356B2 (ja) | 半導体装置の製造方法 | |
| JP2004266230A (ja) | 回路基板及びその製造方法 | |
| JPH11121902A (ja) | 両面キャリアテープの製造方法 | |
| JP2588775B2 (ja) | ヴイアホールの形成方法 | |
| JP2790884B2 (ja) | 導体パターンの形成方法 | |
| JP2670465B2 (ja) | 微細加工方法 | |
| JP3387034B2 (ja) | 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス | |
| JPS6174791A (ja) | 基板の貫通孔の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971014 |