JP2666680B2 - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JP2666680B2
JP2666680B2 JP5136344A JP13634493A JP2666680B2 JP 2666680 B2 JP2666680 B2 JP 2666680B2 JP 5136344 A JP5136344 A JP 5136344A JP 13634493 A JP13634493 A JP 13634493A JP 2666680 B2 JP2666680 B2 JP 2666680B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
insulating
thin film
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5136344A
Other languages
English (en)
Other versions
JPH06349823A (ja
Inventor
祐子 関
嘉一郎 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5136344A priority Critical patent/JP2666680B2/ja
Publication of JPH06349823A publication Critical patent/JPH06349823A/ja
Application granted granted Critical
Publication of JP2666680B2 publication Critical patent/JP2666680B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は配線形成方法に関するも
のである。
【0002】
【従来の技術】レーザCVD直描形成法による配線修正
技術は、LSI等の多層配線構造基板への適用が可能で
あり、LSIの開発期間の短縮等の用途に大きく貢献し
ている。また装置としての操作性、安定性にも優れてい
るため、あらゆるLSIの生産現場への導入が期待され
ている。しかし上部に絶縁保護膜を有さない段階で基板
を修正する場合、基板表面の既存配線を横切って直描配
線を形成する必要が生じ、直描配線と既存配線の管を所
要箇所で絶縁することが要求される。
【0003】このように特定箇所に絶縁膜を形成する手
段としてレーザCVDによる局所絶縁技術が有望である
ことが樋浦らにより「Journal of Appl
ied Physics(シャーナル オブ アプライ
ド フィジックス)、第69巻、(3)、頁1744−
1747、(1991)」に提案されている。この方法
は、紫外光による光化学反応でシリコン酸化膜を形成す
るジシラン、亜酸化窒素ガスの雰囲気中で、絶縁所望す
る箇所にArFエキシマレーザ光を照射して局所的に絶
縁膜を形成するものである。この方法で、通常配線直描
用のレーザCVDに用いる可視光源とは別に、高価ラン
ニングコストの高いArFエキシマレーザを必要とする
ので、装置が大がかりで複雑となり、実用性に劣る欠点
がある。またジシランガスは空気中で自然発火するなど
危険性の高いガスであるため取扱いにも注意が必要であ
る。
【0004】誘電体被膜形成用の液体塗布材料を可視光
を吸収する基板上にスピンコートして、可視光レーザの
照射により基板を局所的に加熱し、誘電体膜を形成する
方法が「Journal of Vacuum Sci
ence And Technology(ジャーナル
・オブ・バキュウーム・サイエンス・アンド・テクノロ
ジイ)、B2、(4)、頁641−644、1984
年、(10月−12月)」にOsgood(オスグッ
ド)らにより報告されており、この方法で局所絶縁膜を
簡便に、しかも安全に形成できる可能性がある。しか
し、誘電被膜形成用の液体塗布材料は可視光に対して透
明なため、基板の熱伝導率が高い場合や、透明な基板の
場合には成膜できないという問題点がある。
【0005】加熱により薄膜化する絶縁膜形成用原料の
溶液を基板の表面に塗布し、溶媒を除去して固化し、そ
の上に金属膜をレーザ直描を行い、その際の光加熱作用
により下部の絶縁膜形成原料を薄膜化した後、この直描
線をマスクとして、レーザ光を照射していない部分の原
料をエッチング除去するという方法が関らにより「第3
8回応用物理学会関連連合講演会予稿集565頁」、
「第39回応用物理学会連連合講演予稿集568」に報
告されている。この方法を用いれば基板の種類に関係な
く、絶縁膜を形成できる。しかし、このような方法では
エッチングの段階で、絶縁膜及び直描配線部分が剥がれ
る等の、機械的強度劣化の問題が生じることがある。
【0006】
【発明が解決しようとする課題】このように従来の方法
では基板の種類に限定されることなく、機械的強度に優
れた絶縁膜を局所的に形成する機能を加えることは困難
である。
【0007】本発明の目的はこのような従来方法の課題
を解決した成膜方法を得ることにある。
【0008】
【課題を解決するための手段】本発明の配線形成方法
は、熱分解反応により導電成物質を析出する原料ガスの
雰囲気中に設置した基板の表面に、レーザ光を、集光し
ながら、前記基板に対して相対的に走査して配線を描画
する配線形成方法において、描画前の前記基板に絶縁性
レジスト薄膜を形成し、前記レジスト薄膜の絶縁所望部
分を、露光し、現像によりパターン化して残した後、結
線すべき配線の上部の前記レジスト薄膜をレーザ照射に
より蒸散させてのち、配線を描画することを特徴とす
る。
【0009】また熱分解反応により導電性物質を析出す
る原料ガスの雰囲気中に設置した基板の表面に、レーザ
光を、集光しながら、前記基板に対して相対的に走査し
て配線を描画する配線形成方法において、描画前の前記
基板に絶縁性レジスト薄膜を形成し、結線すべき配線上
部を除いた前記レジスト薄膜の絶縁所望部分を露光し
て、現像によりパターン化したのち配線を描画すること
を特徴とする。
【0010】
【作用】半導体プロセスに用いられているレジストは塗
布・露光後、現像することによって自由自在なパターニ
ングが可能である。体積抵抗率の十分に高いレジストを
用いればパターニングしたレジスト薄膜を絶縁膜として
用いることが可能である。耐熱温度はレジストによって
異なるが通常250℃程度で固化し、安定となるので、
金属のレーザ直描を行っても、損傷が発生することはな
い。
【0011】本発明はこのようなレジストの性質を利用
して、表面上に局所的な絶縁膜形成を要するLSI等の
基板上に、絶縁性レジストを塗布し、これを感光させる
波長のレーザ光を、配線幅より大きめの所望形状に掃引
し、現像することによって局所的に絶縁膜を形成し、結
線を要する配線上にレーザアブレーションによってコン
タクトホールを形成した後、金属膜形成用原料ガス雰囲
気でレーザ直描によりコンタクトホール間に配線形成す
ることによって既存配線間を結線するものである。
【0012】また本発明はこのような耐熱性、絶縁性等
のレジストの性質を利用して、表面上に局所的な絶縁膜
形成を要するLSI等の基板上に、絶縁性レジストを塗
布し、これを感光させる波長のレーザ光を、結線を要す
る配線上へのコンタクトホール部分を除く形状で配線幅
より大きめの所望形状に掃引し、現像することによって
局所的に絶縁膜を形成し、金属膜形成用原料ガス雰囲気
でレーザ直描によりコンタクトホール間に配線形成する
ことによって既存配線を結線するものである。
【0013】本発明においては、塗布した膜自体を感光
するので、基板の種類に関係なく成膜することができ
る。またパターニング感光、現像を通してなされるの
で、直描配線をマスクとするエッチングが必要な場合の
ように絶縁膜の機械的強度を損なうこともない。
【0014】
【実施例】以下基板上に露出した配線を越えてその両側
の配線を結線する必要のある配線修正に本発明による方
法を適用した実施例を図面を参照して詳細に説明する。
【0015】図1は本発明の方法を表す模式図である。
まず(a)に示す露出した配線を有するLSI基板1の
表面に、(b)に示すように感光性ポリイミド膜2を、
塗布により形成した後、250℃にて10分程度ベーク
した。次に(c)に示すようにArレーザ光10の出射
光を絶縁膜形成部分に掃引し、現像液NMPにより現像
して(d)に示すようにポリイミド膜を残した。次に結
線を要する配線3と配線4の上のポリイミド膜をパルス
レーザであるYAGレーザ第2高調波6によるレーザア
ブレーションで蒸散させ、コンタクトホール7、コンタ
クトホール8を形成した。
【0016】続いて(e)に示すようにタングステンカ
ルボニル中でコンタクトホール7、コンタクトホール8
間にArレーザ10を掃引することによって、直描W線
9を形成し、配線同志を結線した。感光性ポリイミド膜
2により絶縁されている直描W線9と配線5との間の堆
積抵抗率は1×101 6 Ω・cmで十分に大きかった。
また直描時の温度上昇は高々150℃なのでポリイミド
膜に損傷が発生することはなかった。また本発明におい
ては長期の使用で絶縁膜、及び直描部分が剥がれたりす
ることはなく、十分に機械的強度をもった局所絶縁部分
を得ることができた。
【0017】また本発明は他の実施例として(b)に続
いて(f)のようにコンタクトホール11、コンタクト
ホール12を除く形状にArレーザ10を掃引してか
ら、(c)に示すように現像し、(e)に示すように直
描W配線9を形成しても、同様の特性をもった良好な局
所絶縁部分を得ることができた。
【0018】本発明においては、薄膜の形成に可視レー
ザ光を用いるため、通常の配線直描時に用いる光源、及
び光学系をそのまま利用することができ、配線修正を引
き続いて行う場合も操作性が損なわれることがない。ま
た危険な原料ガスを用いないので作業上の安全性も損な
われない。また塗布した膜自体を感光するので、基板の
種類に関係なく成膜することができる。またパターニン
グは感光、現像を通してなされるので、直描配線をマス
クするエッチングは必要なく、絶縁膜の機械的強度を損
なうこともない。
【0019】本発明においては、レジストはかならずし
も感光性ポリイミドに限定されるものではなく、200
℃程度の耐熱性があり、直描に用いる光源で感光するレ
ジストであるなら、如何なるレジストでも構わない。例
えば、AZレジスト、PFI−15Aなども用いること
ができる。
【0020】
【発明の効果】以上説明したように本発明の方法によれ
ば、如何なる基板上にも、容易にかつ安全に、優れた機
械的強度をもった絶縁膜を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施例を示す図である。
【符号の説明】
1 シリコンLSI基板 2 感光性ポリイミド膜 3 配線 4 配線 5 配線 6 YAGレーザ第2高調波 7 コンタクトホール 8 コンタクトホール 9 直描W線 10 Arレーザ 11 コンタクトホール 12 コンタクトホール

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 熱分解反応により導電性物質を析出する
    原料ガスの雰囲気中に設置した基板の表面に、レーザ光
    を、集光しながら、前記基板に対して相対的に走査して
    配線を描画前する配線形成方法において、描画前の前記
    基板に絶縁性レジスト薄膜を形成し、前記レジスト薄膜
    の絶縁所望部分を、露光し、現像によりパターン化して
    残した後、結線すべき配線の上部の前記レジスト薄膜を
    レーザ照射により蒸散させてのち、配線を描画すること
    を特徴とする配線形成方法。
  2. 【請求項2】 熱分解反応により導電性物質を析出する
    原料ガスの雰囲気中に設置した基板の表面に、レーザ光
    を、集光しながら、前記基板に対して相対的に走査して
    配線を描画する配線形成方法において、描画前の前記基
    板に絶縁性レジスト薄膜を形成し、結線すべき配線上部
    を除いた前記レジスト薄膜の絶縁所望部分を露光して、
    現像によりパターン化したのちに配線を描画することを
    特徴とする配線形成方法。
JP5136344A 1993-06-08 1993-06-08 配線形成方法 Expired - Fee Related JP2666680B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5136344A JP2666680B2 (ja) 1993-06-08 1993-06-08 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5136344A JP2666680B2 (ja) 1993-06-08 1993-06-08 配線形成方法

Publications (2)

Publication Number Publication Date
JPH06349823A JPH06349823A (ja) 1994-12-22
JP2666680B2 true JP2666680B2 (ja) 1997-10-22

Family

ID=15173007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5136344A Expired - Fee Related JP2666680B2 (ja) 1993-06-08 1993-06-08 配線形成方法

Country Status (1)

Country Link
JP (1) JP2666680B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034832A (ja) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US8048473B2 (en) 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756927A (en) * 1986-05-29 1988-07-12 Massachusetts Institute Of Technology Method and apparatus for refractory metal deposition
JPH01278044A (ja) * 1988-04-28 1989-11-08 Nec Corp 配線修正方法及びその装置

Also Published As

Publication number Publication date
JPH06349823A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
US4734152A (en) Dry etching patterning of electrical and optical materials
US4659650A (en) Production of a lift-off mask and its application
JPS6350860B2 (ja)
JP2920854B2 (ja) ビィアホール構造及びその形成方法
US5963826A (en) Method of forming contact hole and multilayered lines structure
JP2666680B2 (ja) 配線形成方法
US6376155B2 (en) Patterning method in semiconductor device fabricating process
EP0178654A2 (en) Method of manufacturing a semiconductor device comprising a method of patterning an organic material
JP2712916B2 (ja) 配線形成方法
JP2705345B2 (ja) 配線形成方法
JP3136624B2 (ja) 成膜方法
JPH0464123B2 (ja)
JP2572112B2 (ja) ヴィアホール形成法
JP2673042B2 (ja) 半導体装置の製造方法
JPS6056295B2 (ja) 半導体装置の製造方法
JPS6259919B2 (ja)
JPS6156618B2 (ja)
JP3092188B2 (ja) 絶縁膜の形成方法
JPS6256956A (ja) 耐熱性絶縁パタ−ンの製造方法
JPS60236248A (ja) 多層配線形成方法
JPS60219754A (ja) ポリイミドのパタ−ン形成方法
JPS62164737A (ja) 有機高分子体の加工方法
KR980005369A (ko) 반도체 소자의 금속 배선 형성방법
JPH0546997B2 (ja)
KR20000041390A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970527

LAPS Cancellation because of no payment of annual fees