CN211879382U - 一种椭圆通孔三维结构电感 - Google Patents

Abstract

本实用新型公开了一种椭圆通孔三维结构电感，包括晶圆块、电容下极板和第一隔离介质层，所述晶圆块表面刻制电容下极板，电容下极板表面设置第一隔离介质层，第一隔离介质层上刻制第一通孔，第一通孔连通至电容下极板，并在第一隔离介质层上刻制电容上极板，电容上极板刻制第二隔离介质层，并在第二隔离介质层上刻制管脚窗口，晶圆块与电容下极板相对的一面刻制第二通孔，第二通孔连通至电容下极板，晶圆块下表面刻制背面金属走线，并在背面金属走线上刻制第三隔离介质层，本实用新型能够解决现有电感技术无法获得更好的品质因数，电感尺寸难以降低的技术问题，进而实现芯片小型化，提高芯片集成度。

Description

一种椭圆通孔三维结构电感

技术领域

本实用新型涉及电子技术领域，具体是一种椭圆通孔三维结构电感。

背景技术

滤波器是由电容、电感和电阻组成的滤波电路。滤波器可以对电源线中特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的电源信号，或消除一个特定频率后的电源信号。

现有技术开发的片上射频滤波器，使用平面螺旋走线方式实现电感，其具有工艺简单，面积小等优点。但随着频率的进一步提升及高性能无源器件的要求，这类电感的品质参数无法获得更大的突破，其损耗无法降低，使得此种电感在一些应用中无法满足性能要求。

实用新型内容

本实用新型的目的在于提供一种椭圆通孔三维结构电感，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种椭圆通孔三维结构电感，包括晶圆块、电容下极板和第一隔离介质层，所述晶圆块表面刻制电容下极板，电容下极板表面设置第一隔离介质层，第一隔离介质层上刻制第一通孔，第一通孔连通至电容下极板，并在第一隔离介质层上刻制电容上极板，电容上极板刻制第二隔离介质层，并在第二隔离介质层上刻制管脚窗口，晶圆块与电容下极板相对的一面刻制第二通孔，第二通孔连通至电容下极板，晶圆块下表面刻制背面金属走线，并在背面金属走线上刻制第三隔离介质层。

作为本实用新型的进一步技术方案：所述第一通孔的刻制具体是利用光刻工艺转移通孔图形到第一隔离介质层表面，通过刻蚀工艺刻蚀出第一通孔。

作为本实用新型的进一步技术方案：所述第二通孔的孔壁进行加厚处理。

作为本实用新型的进一步技术方案：所述第二通孔的刻蚀形状为椭圆形刻蚀形状，第二通孔8的深度不小于150微米。

作为本实用新型的进一步技术方案：所述第一隔离介质层和第二硅隔离介质层的材料至少包括氮化硅和二氧化硅中的一种或几种的组合。

与现有技术相比，本实用新型的有益效果是：本实用新型能够解决现有电感技术无法获得更好的品质因数，电感尺寸难以降低的技术问题，进而实现芯片小型化，提高芯片集成度。

附图说明

图1是椭圆通孔三维结构电感示意图；

图2是晶圆块和电容下极板的结构示意图。

图3是增加第一隔离介质层的结构示意图。

图4是开设第一通孔的结构示意图。

图5是增加电容上极板的结构示意图。

图6是增加第二隔离介质层和管脚窗口的结构示意图。

图7是开设第二通孔的结构示意图。

图8是第二通孔的孔壁加厚结构示意图。

图9是增加背面金属走线的结构示意图。

图10是增加第三隔离介质层的结构示意图。

图11是电感品质系数的曲线图。

图中：1-晶圆块、2-电容下极板、3-第一隔离介质层、4-第一通孔、5-电容上极板、6-第二隔离介质层、7-管脚窗口、8-第二通孔、9-背面金属走线、10-第三隔离介质层。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1：请参阅图1-11，如图2和图3所示，在晶圆表面刻制电容下极板，并在电容下极板表面设置第一隔离介质层。其中包括了晶圆块1、电容下极板2和第一隔离介质层3，在本实用新型实例中，晶圆可以是高阻硅、砷化镓或玻璃。

本实用新型实施例中刻制电容下极板的方法可以采用光刻、溅射工艺，光刻工艺是指在光照作用下，借助光致抗蚀剂(又名光刻胶)将掩膜版上的图形转移到基片上的技术。

本实用新型实施例中设置第一隔离介质层的方式可以是通过化学气相沉淀的方式，在电容下极板表面生成介质层。化学气相沉积技术是应用气态物质在固体上产生化学反应和传输反应等并产生固态沉积物的一种工艺，它大致包含三步：(1)形成挥发性物质；(2) 把上述物质转移至沉积区域；(3)在固体上产生化学反应并产生固态物质。

如图4和5所示，在第一隔离介质层3上刻制第一通孔4，第一通孔4连通至电容下极板2，并在第一隔离介质层3上刻制电容上极板5。其中第一通孔4的刻制具体可以是利用光刻工艺转移通孔图形到第一隔离介质层表面，通过刻蚀工艺刻蚀出第一通孔4。

如图6所示，在电容上极板5刻制第二隔离介质层6，并在第二隔离介质层6上刻制管脚窗口7。

如图7和图8所示，从晶圆块1与电容下极板2相对的一面刻制第二通孔8，第二通孔8连通至电容下极板2，并对第二通孔8的孔壁进行加厚处理。

本实用新型实施例中，第二通孔8的刻蚀形状为椭圆形刻蚀形状，第二通孔8的深度不小于150微米，其中优选不小于200微米，以提高通孔的深度和直径比例，提升品质因数。

如图9和图10所示，在晶圆块1下表面刻制背面金属走线9，并在背面金属走线9上刻制第三隔离介质层10。

电容下极板2、第二通孔8、背面金属走线9，与另一金属通孔、另一电容下极板依次首尾相连，以形成单匝线圈结构，重复所述单匝线圈结构可形成多匝三维螺线结构。

实施例2：在实施例1的基础上，第一隔离介质层、隔离层和第二硅隔离介质层的材料至少包括氮化硅和二氧化硅中的一种或几种的组合。

实施例3：在实施例1的基础上，椭圆通孔三维结构电感结构可以进行三维布线，使用通孔代替部分平面走线来构成电感，具有更低的电阻损耗，可成倍降低电感的损耗，从而提高电感品质系数，如图11所示。

实施例4：在实施例1的基础上，本设计所采用的通孔为椭圆通孔，相较于圆柱通孔，可以有效减少三维结构电感所占尺寸，进而实现滤波器芯片小型化，提高集成度。

本实用新型实施例中提供的三维螺线电感装置的制造方法制造的三维螺线结构可以进行三维布线，使用通孔代替部分平面走线来构成电感，具有更低的电阻损耗，可成倍降低电感的损耗，从而提高电感品质系数。

本实用新型椭圆通孔三维结构电感示意图如图1所示。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (5)

1.一种椭圆通孔三维结构电感，包括晶圆块(1)、电容下极板(2)和第一隔离介质层(3)，其特征在于，所述晶圆块(1)表面刻制电容下极板(2)，电容下极板(2)表面设置第一隔离介质层(3)，第一隔离介质层(3)上刻制第一通孔(4)，第一通孔(4)连通至电容下极板(2)，并在第一隔离介质层(3)上刻制电容上极板(5)，电容上极板(5)刻制第二隔离介质层(6)，并在第二隔离介质层(6)上刻制管脚窗口(7)，晶圆块(1)与电容下极板(2)相对的一面刻制第二通孔(8)，第二通孔(8)连通至电容下极板(2)，晶圆块(1)下表面刻制背面金属走线(9)，并在背面金属走线(9)上刻制第三隔离介质层(10)。

2.根据权利要求1所述的一种椭圆通孔三维结构电感，其特征在于，所述第一通孔(4)的刻制具体是利用光刻工艺转移通孔图形到第一隔离介质层(3)表面，通过刻蚀工艺刻蚀出第一通孔(4)。

3.根据权利要求1所述的一种椭圆通孔三维结构电感，其特征在于，所述第二通孔(8)的孔壁进行加厚处理。

4.根据权利要求3所述的一种椭圆通孔三维结构电感，其特征在于，所述第二通孔(8)的刻蚀形状为椭圆形刻蚀形状，第二通孔(8)的深度不小于150微米。

5.根据权利要求2所述的一种椭圆通孔三维结构电感，其特征在于，所述第一隔离介质层(3)和第二隔离介质层(6)的材料包括氮化硅和二氧化硅中的一种或几种的组合。

Images