CN113451200A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113451200A
CN113451200A CN202110177752.5A CN202110177752A CN113451200A CN 113451200 A CN113451200 A CN 113451200A CN 202110177752 A CN202110177752 A CN 202110177752A CN 113451200 A CN113451200 A CN 113451200A
Authority
CN
China
Prior art keywords
electrode layer
capacitor
opening
layer
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110177752.5A
Other languages
English (en)
Inventor
黄耀德
郑咏世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113451200A publication Critical patent/CN113451200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的实施例公开了一种形成半导体器件的方法，包括：形成具有第一开口的第一电极层，其中，第一开口具有第一横向尺寸；在第一电极层上方形成第一电容器绝缘体；以及在第二电容器层上方形成第二电极层，其中，第二电极层具有第二开口。第一开口在第二开口的正下方。第二开口具有大于第一横向尺寸的第二横向尺寸。该方法还包括：在第二电极层上方沉积介电层；以及形成接触开口，该接触开口包括具有第一开口的第一部分和具有第二开口的第二部分。在接触开口中形成导电插塞。本发明的实施例公开了一种半导体器件。

Description

半导体器件及其形成方法
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及半导体器件及其形成方法。
背景技术
金属绝缘体金属(MIM)电容器已广泛用于功能电路，诸如混合信号电路、模拟电路、射频(RF)电路、动态随机存取存储器(DRAM)、嵌入式DRAM、逻辑运算电路等。MIM电容器具有电容器电极和绝缘体的堆叠层，其中，绝缘体将上面的电容器电极与相应的下方的电容器电极分开。
传统的MIM电容器的电容器电极可以通过通孔连接到诸如金属焊盘的部件。通孔通过侧接触件电连接到金属焊盘，其中，通孔的边缘接触金属焊盘的边缘，该金属焊盘电连接到电容器电极。由于金属焊盘通常非常薄，因此接触面积小，并且接触电阻高。
发明内容
根据本发明的一个方面，提供了一种形成半导体器件的方法，包括：形成具有第一开口的第一电极层，其中，所述第一开口具有第一横向尺寸；在所述第一电极层上方形成第一电容器绝缘体；在所述第一电容器绝缘体上方形成第二电极层，其中，所述第二电极层具有第二开口，所述第一开口在所述第二开口的正下方，其中，所述第二开口具有大于所述第一横向尺寸的第二横向尺寸；在第二电极层上方沉积介电层；形成接触开口，所述接触开口包括：第一部分，所述第一部分包括所述第一开口；和第二部分，所述第二部分包括所述第二开口；以及在所述接触开口中形成第一导电插塞。
根据本发明的另一个方面，提供了一种半导体器件，包括：第一介电层；电容器，所述电容器包括：第一电极层，所述第一电极层在所述第一介电层上方；第一电容器绝缘体，所述第一电容器绝缘体在所述第一电极层上方；和第二电极层，所述第二电极层在所述第一电容器绝缘体上方；第一导电插塞，所述第一导电插塞将所述第一电极层和所述第二电极层电互连，所述第一导电插塞包括：第一部分，所述第一部分穿过所述第一电极层并且延伸到所述第一介电层中；和第二部分，所述第二部分穿过所述第二电极层，其中，所述第一导电插塞的所述第二部分包括第一底部表面，所述第一底部表面与所述第一电极层的第一顶部表面接触；以及第二介电层，所述第二介电层在所述第二电极层上方，其中，所述第一导电插塞延伸到所述第二介电层中。
根据本发明的又一个方面，提供了一种半导体器件，包括：第一导电部件和第二导电部件；第一介电层，所述第一介电层在所述第一导电部件和所述第二导电部件上方；电容器，所述电容器包括：第一电极层，所述第一电极层在所述第一介电层上方；第一电容器绝缘体，所述第一电容器绝缘体在所述第一电极层上方；和第二电极层，所述第二电极层在所述第一电容器绝缘体上方；以及第一导电插塞，所述第一导电插塞包括：第一下部部分，所述第一下部部分从所述第一电极层延伸到所述第一导电部件；和第一上部部分，所述第一上部部分在所述第一电极层上方，其中，所述第一上部部分的第一底部表面与所述第一电极层的第一顶部表面接触。
附图说明
当结合附图阅读时，根据以下详细描述可以最好地理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的包括一个或多个电容器的器件管芯的截面图。
图2、图3、图4A、图4B、图5、图6A、图6B、图7、图8A、图8B和图9至图16示出了根据一些实施例的晶圆中的金属绝缘体金属(MIM)电容器的形成过程中的中间阶段的截面图和顶视图。
图17示出了根据一些实施例的晶圆中的MIM电容器的截面图。
图18示出了根据一些实施例的MIM电容器的各个层的顶视图。
图19示出了根据一些实施例的用于形成MIM电容器的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同的实施例或示例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据一些实施例，提供了器件管芯和包括金属绝缘体金属(MIM)电容器的相应晶圆以及形成该管芯的方法。示出了形成电容器的中间阶段。导电插塞被形成为穿过金属焊盘，该金属焊盘连接到MIM电容器的电容器电极。为了减小通孔和金属焊盘之间的接触电阻，除了通过边缘接触件来接触金属焊盘之外，导电插塞还接触金属焊盘的顶部表面。因此，降低了接触电阻。讨论了实施例的变型。讨论了一些实施例的一些变型。本文讨论的实施例将提供示例以使得能够进行或使用本发明的主题，并且本领域普通技术人员将容易理解可以进行的改进，同时保持在不同实施例的预期范围内。在各个视图和说明性实施例中，相似的附图标记用于指示相似的元件。尽管方法实施例可以被讨论为以特定顺序执行，但是其它方法实施例可以以任何逻辑顺序执行。
参考图1，提供了包括半导体衬底10的晶圆2。晶圆2可以包括多个相同的器件管芯95。根据本发明的一些实施例，半导体衬底10是块状硅衬底或绝缘体上硅衬底。根据本发明的可选实施例，还可以使用包括III族、IV族和/或V族元素的其它半导体材料，其可以包括硅锗、碳化硅和/或III-V族化合物半导体材料。在半导体衬底10的表面上方形成诸如晶体管的集成电路器件(示意性地示出为12)。晶圆2还可以包括半导体衬底10上方的层间电介质(ILD)14和互连结构16。互连结构16包括形成在介电层18中的金属线20和通孔19。以下，将相同水平的金属线统称为金属层。因此，互连结构16可以包括通过通孔19互连的多个金属层。金属线20和通孔19可以由铜或铜合金形成或包括铜或铜合金，尽管它们也可以由其它导电材料形成。根据本发明的一些实施例，介电层18由低k介电材料形成。例如，低k介电材料的介电常数(k值)可以小于约3.0。
互连结构16可以包括顶部金属层。顶部金属层所在的介电层18可以是低k介电层的最顶层。根据一些实施例，顶部金属层包括金属焊盘/线20A和20B。根据一些实施例，金属焊盘/线20A连接到下方的器件12。金属焊盘/线20B可以电连接到下方的器件12，或者可以与下方的器件12断开电连接。另外，金属焊盘/线20B用于随后形成的导电插塞落在其上，其中，导电插塞连接到在后续工艺中形成的MIM电容器。
在顶部金属层上方可以存在介电层22。根据本发明的一些实施例，介电层22由非低k介电材料形成或包括非低k介电材料，该非低k介电材料的k值等于或大于3.8。例如，介电层22可以由氮化硅形成。可选地，介电层22可以包括氧化硅层和在氧化硅层上方的氮化硅层。介电层22有时被称为第一钝化层或pass-1。在介电层22上方存在介电层24。介电层24可以表示多个介电层，如将参考图2至图16讨论的。根据一些实施例，介电层24可以由未掺杂的硅酸盐玻璃(USG)、氧化硅等形成或包括未掺杂的USG、氧化硅等。
根据一些实施例，形成蚀刻停止层25，蚀刻停止层25可以由氮化硅、碳化硅、氧氮化硅等形成或包括氮化硅、碳化硅、氮氧化硅等。可以包括一个介电层或多个介电层的介电层26还可以形成在蚀刻停止层25上方。介电层26也可以由USG、氧化硅等形成。钝化层30可以形成在介电层26上方。凸块下金属(UBM)32可以形成为穿过钝化层30。可以是焊接区域、金属柱等的电连接器34可以形成在钝化层30的顶部上。
根据本发明的一些实施例，电容器40(由40A和/或40B表示)形成在各介电层18、介电层24等中的任何一个中。例如，电容器40可以在紧邻钝化层22下方的顶部介电层18中，并且相应的电容器由电容器40B表示。电容器40也可以形成在钝化层22上方的聚合物层中(如果形成的话)。
根据本发明的一些实施例，电容器40是去耦电容器，其中，电容器40的顶部电容器电极和底部电容器电极分别电耦合到诸如VDD和VSS节点的电源节点。因此，电容器40用于过滤噪声和/或用作蓄电装置，以减小由从电源汲取电流引起的电压变化。根据本发明的可选实施例，电容器40的顶部电容器电极和底部电容器电极连接到信号线，并且电容器40用于过滤噪声。根据可选实施例，电容器40在诸如动态随机存取存储器(DRAM)单元中用于其它目的。形成接触塞42以电连接到电容器40。接触塞42的细节在随后的段落中讨论。
应当理解，图1所示的结构是实例，并且其它结构也在本发明的范围内。例如，钝化层和聚合物层可以形成在顶部介电层18上方。可以在钝化层上方形成可以由铝铜合金形成或包括铝铜合金的金属焊盘，并且可以在钝化层上方形成聚合物层。可以形成钝化后互连件(PPI)，其包括在相应的聚合物层上方的线部分以及延伸到相应的聚合物层中的通孔部分。聚合物层可以由聚苯并噁唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等形成，并且UBM 32可以延伸到顶部聚合物层中。
图2至图16示出了根据本发明的一些实施例的在晶圆2中形成电容器40的中间阶段的截面图。在图19所示的工艺流程中也示意性地示出了图2至图16所示的工艺。图2至图16所示的工艺表示在图1所示的介电层24中形成电容器40A的工艺。示例实施例的概念可以用于在其它位置和高度形成电容器，诸如如图1中的电容器40B所表示。
参考图2，示出了晶圆2、导电部件46，并且晶圆2的在导电部件46下方的部分被表示为结构48。根据其中要形成电容器40A(图1)的一些实施例，导电部件46是金属线或金属焊盘20B(图1)。根据其中要形成电容器40B(图1)的一些实施例，导电部件46是在介电层22(图1)下方的金属线或金属焊盘。根据将在聚合物层中形成电容器40(图1)的其它实施例，导电部件46可以是PPI的部分。导电部件48形成在介电层50中，如果要形成图1中的电容器40A，则介电层50表示顶部介电层18，或者如果要在其它位置形成电容器40，则介电层50可以表示另一个介电层。
根据一些实施例，导电部件46具有镶嵌结构，并且可以包括阻挡层46A和金属区域46B。根据一些实施例，阻挡层46A由钛、氮化钛、钽、氮化钽等形成或包括钛、氮化钛、钽、氮化钽等。金属区域46B可以由铜、铜合金等形成或包括铜、铜合金等。
介电层52形成在导电部件46上方。介电层52可以包括介电层52A和在介电层52A上方的介电层52B。介电层52A和52B由不同的材料形成，根据一些实施例，该材料可以是无机材料。例如，介电层52A可以由氮化硅、碳化硅、氮氧化硅等形成。根据一些实施例，介电层52A可以用作蚀刻停止层。介电层52A的厚度T1可以在约
Figure BDA0002940533770000061
至约
Figure BDA0002940533770000062
之间的范围内。介电层52B可以由USG、氧化硅等形成。介电层52B的厚度T2可以在约
Figure BDA0002940533770000063
至约
Figure BDA0002940533770000064
之间的范围内。可以使用等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)、原子层沉积(ALD)等来形成介电层52A和52B。
接下来，参考图3，沉积毯式电极层54。在图19所示的工艺流程200中，相应的工艺被示为工艺202。根据本发明的一些实施例，电极层54由导电材料形成或包括导电材料，该导电材料可以是诸如氮化钛(TiN)的金属氮化物。电极层54的厚度T3可以在约
Figure BDA0002940533770000065
至约
Figure BDA0002940533770000066
之间的范围内。毯式电极层54也可以由其它导电材料形成或包括其它导电材料，诸如氮化钽、钛、铜、铝等或其多层。蚀刻掩模56形成在毯式电极层54上方并被图案化。蚀刻掩模56例如可以由光刻胶形成。
接下来，使用蚀刻掩模56蚀刻毯式电极层54以限定其图案，并且在图4A中示出了所得的电极层54。在图19所示的工艺流程200中，相应的工艺被示出为工艺204。根据一些实施例，使用BCl3、Cl2、BCl3和Cl2等的混合物来执行蚀刻工艺。可以添加诸如O2和Ar的其他气体，并且可以在蚀刻工艺中打开等离子体。在蚀刻工艺之后，去除蚀刻掩模56。
图4B示出了蚀刻工艺之后的电极层54的平面图。所得的电极层54可以包括电容器电极54A和电连接到电容器电极54A的金属焊盘54B。可以存在将电容器电极54A连接到金属焊盘54B的较窄的迹线部分54C。可选地，电容器电极54A连接到金属焊盘54B而无需迹线部分。开口55形成在金属焊盘54B中，并且被金属焊盘54B围绕。根据一些实施例，开口55具有圆形形状。根据一些实施例，可以是直径的横向尺寸D1可以在约1μm至约1.5μm之间的范围内。应当理解，尽管电容器电极54A被示出为具有矩形的平面形状，并且金属焊盘54B和开口55被示出为具有圆形的平面形状，但是诸如圆形、矩形、六边形、八边形等的其它形状例也可能会被采纳。
图5示出了电容器绝缘体58的沉积和图案化。在图19所示的工艺流程200中，相应的工艺被示出为工艺206。形成工艺可以包括：用以形成毯式电容器绝缘体的沉积工艺，形成图案化的蚀刻掩模，以及然后蚀刻毯式电容器绝缘体层以形成电容器绝缘体58。根据本发明的一些实施例，电容器绝缘体58是由诸如氧化锆(ZrO2)的均质介电材料形成的单层。根据本发明的其它实施例，电容器绝缘体58是由堆叠的介电层形成的复合层。例如，电容器绝缘体58可以由ZrO2/Al2O3/ZrO2(ZAZ)形成，其包括第一ZrO2层，在第一ZrO2层上方的Al2O3层和在Al2O3层上方的第二ZrO2层。、ZAZ有利地具有低的等效氧化物厚度，并且因此，所得的电容器的电容值高。电容器绝缘体58的厚度T4可以在约40A至约80A之间的范围内。可以使用干蚀刻或湿蚀刻来执行电容器绝缘体58的图案化。图案化的电容器绝缘体58可以完全覆盖电极层54，并且可以延伸超过电极层54的边缘。此外，电容器绝缘体58延伸到开口55中并且部分地填充开口55。
图6A示出了电极层60的形成。在图19所示的工艺流程200中，相应的工艺被示出为工艺208。根据一些实施例，电极层60由导电材料形成或包括导电材料，该导电材料选自与电极层54相同的一组候选材料。例如，根据一些实施例，电极层60可以由氮化钛形成。电极层60的厚度可以在约200A至约600A之间的范围内。电极层60的形成工艺可以类似于图3和图4A所示的工艺，可以包括：沉积毯式电极层，形成图案化的蚀刻掩模，以及使用图案化的蚀刻掩模来蚀刻毯式电极层以限定图案。
图6B示出了蚀刻之后的电极层60的平面图。所得的电极层60可以包括电容器电极60A和电连接到电容器电极60A的金属焊盘60B。可以存在或可以不存在将电容器电极60A连接到金属焊盘60B的较窄的迹线部分60C。可选地，电容器电极60A连接到金属焊盘60B而无需迹线部分。开口61形成在金属焊盘60B中，并且被金属焊盘60B围绕。电容器绝缘体58通过开口61暴露。根据一些实施例，开口61具有圆形的平面形状。根据一些实施例，可以是直径的横向尺寸D2可以在约1.0μm至约1.5μm之间的范围内。应当理解，尽管电极层60被示出为具有矩形的平面形状，并且金属焊盘60B和开口61被示出为具有圆形的平面形状，但是诸如圆形、矩形、六边形、八边形等的其它形状例也可能会被采纳。电容器电极60A与电容器电极54A重叠。此外，根据一些实施例，整个电容器电极60A在电容器绝缘体58上。
图7示出了电容器绝缘体64的沉积和图案化。在图19所示的工艺流程200中，相应的工艺被示出为工艺210。形成工艺可以包括：用以形成毯式电容器绝缘体的沉积工艺，形成图案化的蚀刻掩模，以及然后蚀刻毯式电容器绝缘体层以形成电容器绝缘体64。根据本发明的一些实施例，电容器绝缘体64是由诸如ZrO2的均匀介电材料形成的单层。根据本发明的其它实施例，电容器绝缘体64是由堆叠的介电层形成的复合层。例如，电容器绝缘体64可以由ZAZ形成。电容器绝缘体64的厚度可以在约40A至约80A之间的范围内。可以使用干蚀刻或湿蚀刻来执行电容器绝缘体64的图案化。图案化的电容器绝缘体64可以完全覆盖电极层60，并且可以延伸超过电极层60的边缘。此外，电容器绝缘体64延伸到开口61中，并且可以部分地填充开口61。
图8A示出了电极层66的形成。在图19所示的工艺流程200中，相应的工艺被示出为工艺212。根据一些实施例，电极层66由导电材料形成或包括导电材料，该导电材料选自与电极层54和60相同的一组候选材料。例如，根据一些实施例，电极层66可以由氮化钛形成。电极层66的厚度可以在约200A至约600A之间的范围内。电极层66的形成工艺可以类似于图3和图4A所示的工艺，可以包括：沉积毯式电极层，形成图案化的蚀刻掩模，以及使用图案化的蚀刻掩模来蚀刻毯式电极层以限定图案。
图8B示出了图案化工艺之后的电极层66的平面图。所得的电极层66可以包括电容器电极66A和电连接到电容器电极66A的金属焊盘66B。可以存在或可以不存在将电容器电极66A连接到金属焊盘66B的较窄的迹线部分66C。可选地，电容器电极66A连接到金属焊盘66B而无需迹线部分。开口67形成在金属焊盘66B中，并且被金属焊盘66B围绕。电容器绝缘体64暴露于开口67。根据一些实施例，开口67具有圆形形状。根据一些实施例，可以是直径的横向尺寸D3可以在约3.2μm至约5.0μm之间的范围内。此外，横向尺寸D3大于开口55的横向尺寸D1。根据一些实施例，差(D3-D1)可以大于约1μm，并且可以在约2.0μm至约3μm之间的范围内。此外，比率(D3-D1)/D1可以大于约0.2或大于约0.5，并且可以在约0.5至约1.5之间的范围内。可以通过开口67看到整个开口55(除了电容器绝缘体58可以部分地填充开口55)。应当理解，尽管电极层66A被示出为具有圆形的平面形状，并且金属焊盘66B和开口67被示出为具有圆形的平面形状，但是诸如圆形、矩形、六边形、八边形等的其它形状例也可能会被采纳。电容器电极66A可以基本上与电容器电极60A(图6A和图6B)和54A完全重叠。此外，电容器电极66A的整体在电容器绝缘体64上。
根据一些实施例，电极层66是相应电容器的顶部电容器电极。根据其它实施例，可以重复如图6A、图6B、图7、图8A和图8B所示的先前工艺，以在该先前工艺中形成的一个或多个电容器绝缘体和电极层上方形成更多的一个或多个电容器绝缘体和电极层。例如，可以将附加的电容器绝缘体(未示出)沉积在电极层66上并将该电容器绝缘体进行图案化，并且可以将附加的电极层(未图示)沉积在附加的电容器绝缘体上然后将该附加的电极层图案化。附加的电极层的开口可以在开口61正上方，并且大于开口61。可以以交替的模式重复形成电容器绝缘体和电极层的工艺，其中，一个电极层的开口在开口61正上方，而下一个电极层的开口在开口55和67正上方。较高电极层的开口逐渐大于相应的较低电极层中的开口。
参考图9，形成介电层70。在图19所示的工艺流程200中，相应的工艺被示出为工艺214。根据一些实施例，介电层70由氧化硅、USG等形成。介电层70的厚度可以在约
Figure BDA0002940533770000101
至约
Figure BDA0002940533770000102
之间的范围内。可以执行平坦化工艺以使介电层70的顶部表面平坦。
图10示出了根据一些实施例的蚀刻停止层72和介电层74的形成。在图19所示的工艺流程200中，相应的工艺被示出为工艺216。蚀刻停止层72可以由氮化硅、氮氧化硅、碳化硅等形成，并且厚度可以在约
Figure BDA0002940533770000103
至约
Figure BDA0002940533770000106
之间的范围内。介电层74形成在蚀刻停止层72上方。介电层74可以由氧化硅、USG等形成。介电层74的厚度可以在约
Figure BDA0002940533770000105
至约
Figure BDA0002940533770000104
之间的范围内。根据一些实施例，介电层74包括多个介电层，诸如下层和上层，其中，下层可以由高密度USG形成，并且上层可以由密度低于下层的低密度USG形成。
根据本发明的一些实施例，图10中的蚀刻停止层52A对应于图1中的蚀刻停止层22，图10中的介电层52B和70共同地对应于图1中的介电层24，图10中的蚀刻停止层72对应于图1中的蚀刻停止层25，并且图10中的介电层74对应于图1中的介电层26。
参考图11，形成蚀刻掩模76。在图19所示的工艺流程200中，相应的工艺被示出为工艺218。蚀刻掩模76可以包括光刻胶，并且可以包括或可以不包括在光刻胶下方的硬掩模。例如，氮化钛、氮化硅等可以用作硬掩模。蚀刻掩模76包括多个开口78，多个开口78包括开口78A、78B、78C等。开口78A与开口55和67重叠，并且大于两个开口55和67。如果在电极层66上方有更多的电极层，则开口78A大于顶部电容器电极层中的顶部开口，该顶部开口将大于所有电极层中下方的开口。此外，在晶圆2的顶视图中，开口78A可以在所有横向方向上横向延伸超过所有下面的开口(包括开口55和67)的边缘。类似地，开口78B与开口61重叠并且大于开口61。如果在电极层60上方有更多的电极层，则开口78B大于顶部电容器电极层中的顶部开口，该顶部开口将是最大的。此外，在晶圆2的顶视图中，开口78B可以在所有横向方向上横向延伸超过所有下面的开口(包括开口61)的边缘。
参考图12，执行多个各向异性蚀刻工艺以将开口78向下延伸到下方的各层中，从而形成接触开口。在图19所示的工艺流程200中，相应的工艺被示出为工艺220。在蚀刻停止层52A上停止蚀刻工艺。蚀刻之后，去除蚀刻掩模76。在各向异性刻蚀工艺期间，对应于要刻蚀的层采用多种蚀刻气体。当蚀刻停止层72由氮化硅形成时，蚀刻停止层72可以使用含氟气体来蚀刻，含氟气体诸如CF4、O2和N2的混合物、NF3、SF6和O2的混合物，或SF6和O2的混合物。随着蚀刻工艺的进行，电容器绝缘体58和64被暴露。选择用于蚀刻介电层70和电容器绝缘体58和64的蚀刻气体，使得蚀刻气体将不会蚀刻电极层54、60和66。电极层54、60和66因此用作蚀刻停止层。这使得接触开口78A和78B的下部部分小于各自的上部部分。接触开口78A和78B的下部部分的形状和尺寸由开口55、61和67的形状和尺寸限定。例如，接触开口78A包括底部部分78A-1、中间部分78A-2和顶部部分78A-3。底部部分78A-1的尺寸和形状由电极层54中的开口55的尺寸和形状限定。中间部分78A-2的尺寸和形状由电极层67中的开口67的尺寸和形状限定。顶部部分78A-3的尺寸和形状由蚀刻掩模76中的开口78A的尺寸和形状限定。开口78B包括底部部分78B-1和顶部部分78B-2。底部部分78B-1的尺寸和形状由电极层60中的开口61的尺寸和形状限定。顶部部分78B-2的尺寸和形状由蚀刻掩模76中的开口78B的尺寸和形状限定。
图13示出了根据一些实施例的在介电层74中的附加沟槽82的形成。形成可以是光刻胶的附加蚀刻掩模80，并且附加蚀刻掩模80可以填充开口78(图12)。在图19所示的工艺流程200中，相应的工艺被示出为工艺222。根据可选实施例，形成保护塞83以填充开口78，从而保护先前形成的开口78和蚀刻停止层52，并且光刻胶80形成在保护塞83上。保护塞83可以由与如图12所示的暴露于开口78A和78B的材料不同的材料形成，其中，暴露的材料包括介电层52A、52B、70、72和74、电容器绝缘体58和64以及电极层54、60和66的材料。通过使用蚀刻掩模80蚀刻电介质74以限定图案来形成沟槽82。在图19所示的工艺流程200中，相应的工艺被示出为工艺224。沟槽82可用于在其中形成重分布线。
在形成沟槽82之后，去除蚀刻掩模80和保护塞83。在图19所示的工艺流程200中，相应的工艺被示出为工艺226。接下来，将蚀刻停止层52A蚀刻穿，从而露出下方的导电部件46。所得的结构如图14所示。在随后的工艺中，如图15所示，形成导电插塞86。在图19所示的工艺流程200中，相应的工艺被示出为工艺228。根据本发明的一些实施例，导电插塞86的形成包括：沉积导电阻挡层，在导电阻挡层上沉积金属材料，以及执行诸如化学机械抛光(CMP)工艺或机械研磨工艺的平坦化工艺。导电阻挡层可以由氮化钛、氮化钽、钛、钽等形成或包括氮化钛、氮化钽、钛、钽等。金属材料可以包括铜或铜合金。所得的导电插塞86具有与介电层74的顶部表面共面的顶部表面。同时形成导电插塞86，还形成重分布线88，其可用于路由信号、电源等。
电极层54、60和66以及电容器绝缘体58和64共同形成电容器40A。导电插塞86A和86B连接到电容器40A的相对电容器极板。导电插塞86A电连接到电极层54和66(其组合用作一个电容器极板)至金属线/焊盘46-1。导电插塞86B将用作另一个电容器极板的电极层60电连接至金属线/焊盘46-2。因此，金属线/焊盘46-1和46-2连接到电容器40A的相对电容器极板。
根据本发明的一些实施例，导电插塞86A包括底部部分86A-1、中间部分86A-2和顶部部分86A-3，它们具有越来越大的顶视尺寸和横向直径。例如，假设底部部分86A-1、中间部分86A-2和顶部部分86A-3的顶视形状分别是直径为D1、D3和D4的圆形，则直径D1可以在约1μm至约1.5μm之间的范围内，直径D3可以在约3.2μm至约5.0μm的范围内，并且直径D4可以在约4μm至约8μm的范围内。导电插塞86B包括底部部分86B-1和顶部部分86B-2，其中，顶部部分86B-2大于底部部分86B-1。例如，假设底部部分86B-1和顶部部分86B-2的顶视形状分别是直径为D2和D5的圆形，则直径D2可以在约1.0μm至约1.5μm的范围内，并且直径D5可以在约1.5μm至约2.5μm之间的范围内。应当理解，这些值是实例，并且不同的值也在本发明的范围内。
观察到，通过使导电插塞86的上部部分大于相应的下方部分，并允许上部部分的底部表面落在电极层的顶部表面上，使得导电插塞86和各个电极层54、60和66之间的接触面积增加。例如，如果导电插塞86具有从顶部延伸到底部的直边缘，则接触面积由非常薄的电极层54、60和66的厚度确定并受其限制，并且电极的接触电阻将很高。根据本发明的一些实施例，除了侧壁接触面积之外，接触面积还包括水平接触面积。因此降低了接触电阻值。
图15还示出了介电层90的形成，介电层90也被称为钝化层。在图19所示的工艺流程200中，相应的工艺被示出为工艺230。根据本发明的一些实施例，介电层90由氧化硅、USG、氮化硅等或它们的多层形成。例如，介电层90可以包括USG层和在USG层上方的氮化硅层。USG层的厚度可以在约
Figure BDA0002940533770000131
至约
Figure BDA0002940533770000132
之间的范围内。氮化硅层的厚度可以在约
Figure BDA0002940533770000133
至约
Figure BDA0002940533770000134
之间的范围内。
如图15所示，到电容器40A的电连接可以通过金属线/焊盘46-1和46-2进行。在实施例中，电容器40A通过金属线/焊盘46-1和46-2电连接到器件12(图1)。根据可选实施例，电容器40A通过导电插塞86A和86B的顶端连接到其它器件。在实施例中，在形成接触塞86之前，如图11所示，金属线/焊盘46-1和46-2可以在介电材料中完全绝缘(并且因此是电浮动的)。
图16示出了电连接器91的形成，电连接器91可以包括凸块下金属(UBM)92和焊接区域94。在图19所示的工艺流程200中，相应的工艺被示出为工艺232。根据一些实施例，电连接器91电连接到电容器40A，使得相应管芯95外部的器件可以通过电连接器91连接到电容器40A。根据可选实施例，当电容器40A连接到器件12(图1)时，可以不形成电连接器91，并且导电插塞86的顶部表面可以与介电层90的底部表面接触。因此，使用虚线示出电连接器91以指示它们可以形成或可以不形成。然后可以在管芯锯切工艺中锯切晶圆2，以形成可以彼此相同的多个器件管芯95。
根据本发明的一些实施例，图16中的接触塞86对应于图1中的接触塞42，并且图16中的部件90、92和94分别对应于图1中的部件30、32和34。
图17示出了根据可选实施例的晶圆2和器件管芯95。这些实施例类似于图16中所示的实施例，除了导电插塞86不是通过镶嵌工艺而是通过沉积工艺以及随后的图案化工艺来形成的。形成工艺可以包括：沉积阻挡层96，在阻挡层96上方沉积金属层97，以及通过蚀刻执行图案化工艺以形成导电插塞86。阻挡层96可以由氮化钛、钛、氮化钽、钽等形成。金属层97可以由铝、铜、镍、铝等或其合金形成。然后可以形成介电层90。电连接器91可以形成或可以不形成。根据本发明的一些实施例，介电层90没有被平坦化，并且因此是非平面的。
图18示出了电极层54、60和66以及开口55、61和67的顶视图。示出了导电插塞部分86A-3大于开口67(导电插塞部分86A-2在开口67中延伸)，开口67进一步大于开口55(导电插塞部分86A-1在开口55延伸)。导电插塞部分86B-2大于开口61(导电插塞部分86B-1在开口61延伸)。
本发明的实施例具有一些有利特征。通过形成具有大于各自的下部部分的上部部分的导电插塞，上部部分(除了与在接触塞和电极层的侧壁之间的侧壁接触之外)还可以具有与电极层的顶部表面接触的底部表面。因此，减小了导电插塞对电容器的电容器电极的接触电阻值。
根据本发明的一些实施例，方法包括：形成具有第一开口的第一电极层，其中，第一开口具有第一横向尺寸；在第一电极层上方形成第一电容器绝缘体；在第一电容器绝缘体上方形成第二电极层，其中，第二电极层具有第二开口，第一开口在第二开口的正下方，其中，第二开口具有大于第一横向尺寸的第二横向尺寸；在第二电极层上方沉积介电层；形成接触开口，接触开口包括第一部分和第二部分，第一部分包括第一开口，并且第二部分包括第二开口；以及在接触开口中形成第一导电插塞。在一实施例中，方法还包括形成蚀刻掩模，其中，接触开口的第一部分和第二部分是使用蚀刻掩模形成的。在一实施例中，接触开口还包括第三部分，第三部分在第二部分上方，其中，第三部分具有大于第二横向尺寸的第三横向尺寸，并且接触开口的第三部分是使用蚀刻掩模形成的。在一实施例中，第一导电插塞包括：第一部，第一部在接触开口的第一部分中；以及第二部，第二部在接触开口的第二部分中，其中，第二部包括底部表面，底部表面与第一电极层的顶部表面接触。在一实施例中，第一导电插塞在第一电极层下方延伸以接触导电部件。在一实施例中，第一导电插塞将第一电极层和第二电极层电互连，以形成电容器的第一电容器电极，并且该方法还包括：在第一电容器绝缘体上方形成第三电极层，其中，第三电极层用作电容器的第二电容器电极；以及在第三电极层上方和第二电极层下方形成第二电容器绝缘体。在一实施例中，该方法还包括形成穿过第三电极层的第二导电插塞。在一实施例中，第二导电插塞具有与第三电极层的顶部表面接触的底部表面。
根据本发明的一些实施例，器件包括：第一介电层；电容器，电容器包括在第一介电层上方的第一电极层，在第一电极层上方的第一电容器绝缘体，以及在第一电容器绝缘体上方的第二电极层；第一导电插塞，第一导电插塞将第一电极层和第二电极层电互连，第一导电插塞包括第一部分和第二部分，第一部分穿过第一电极层并延伸到第一介电层中，并且第二部分穿过第二电极层，其中，第一导电插塞的第二部分包括第一底部表面，第一底部表面与第一电极层的第一顶部表面接触；以及第二介电层，第二介电层在第二电极层上方，其中，第一导电插塞延伸到第二介电层中。在一实施例中，第一导电插塞还包括第三部分，第三部分延伸到第二介电层中，并且其中，第三部分包括第二底部表面，第二底部表面与第二电极层的第二顶部表面接触。在一实施例中，第一导电插塞的第一部分具有第一横向尺寸，并且第一导电插塞的第二部分具有大于第一横向尺寸的第二横向尺寸。在一实施例中，第二横向尺寸比第一横向尺寸大一个宽度差，并且宽度差与第一横向尺寸的比率大于约0.2。在一实施例中，第二横向尺寸比第一横向尺寸大一个宽度差，该宽度差大于约1.0μm。在一实施例中，电容器还包括：第三电极层，第三电极层在第一电容器绝缘体上方；第二电容器绝缘体，第二电容器绝缘体在第三电极层上方并且在第二电极层下方；以及第三导电插塞，第三导电插塞包括穿过第三电极层的下部部分和在第三电极层上方的上部部分，其中，上部部分包括第二底部表面，第二底部表面与第三电极层的第二顶部表面接触。
根据本发明的一些实施例，一种器件包括：第一导电部件和第二导电部件；第一介电层，第一介电层在第一导电部件和第二导电部件上方；电容器，电容器包括在第一介电层上方的第一电极层，在第一电极层上方的第一电容器绝缘体，以及在第一电容器绝缘体上方的第二电极层；以及第一导电插塞，第一导电插塞包括从第一电极层延伸到第一导电部件的第一下部部分和在第一电极层上方的第一上部部分，其中，第一上部部分的第一底部表面与第一电极层的第一顶部表面接触。在一实施例中，该器件还包括第二导电插塞，第二导电插塞包括：第二下部部分，第二下部部分从第二电极层延伸到第二导电部件；以及第二上部部分，第二上部部分在第二电极层上方，其中，第二上部部分的第二底部表面与第二电极层的第二顶部表面接触。在一实施例中，该器件还包括：第二电容器绝缘体，第二电容器绝缘体在第二电极层上方；以及第三电极层，第三电极层在第二电容器绝缘体上方，其中，第一导电插塞将第一电极层和第三电极层电互连。在一实施例中，第一导电插塞还包括顶部部分，顶部部分在第一上部部分上方，并且其中，顶部部分的第三底部表面与第三电极层的第三顶部表面接触。在一实施例中，该方法还包括第一焊接区域，其中，第一导电插塞将第一焊接区域电连接到第一导电部件。在一实施例中，器件还包括第二焊接区域，其中，第一导电插塞将第二焊接区域电连接到第二导电部件。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域普通技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域普通技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，包括：
形成具有第一开口的第一电极层，其中，所述第一开口具有第一横向尺寸；
在所述第一电极层上方形成第一电容器绝缘体；
在所述第一电容器绝缘体上方形成第二电极层，其中，所述第二电极层具有第二开口，所述第一开口在所述第二开口的正下方，其中，所述第二开口具有大于所述第一横向尺寸的第二横向尺寸；
在第二电极层上方沉积介电层；
形成接触开口，所述接触开口包括：
第一部分，所述第一部分包括所述第一开口；和
第二部分，所述第二部分包括所述第二开口；以及
在所述接触开口中形成第一导电插塞。
2.根据权利要求1所述的方法，还包括：形成蚀刻掩模，其中，所述接触开口的所述第一部分和所述第二部分是使用所述蚀刻掩模形成的。
3.根据权利要求2所述的方法，其中，所述接触开口还包括第三部分，所述第三部分在所述第二部分上方，其中，所述第三部分具有大于所述第二横向尺寸的第三横向尺寸，并且所述接触开口的所述第三部分是使用所述蚀刻掩模形成的。
4.一种半导体器件，包括：
第一介电层；
电容器，所述电容器包括：
第一电极层，所述第一电极层在所述第一介电层上方；
第一电容器绝缘体，所述第一电容器绝缘体在所述第一电极层上方；和
第二电极层，所述第二电极层在所述第一电容器绝缘体上方；
第一导电插塞，所述第一导电插塞将所述第一电极层和所述第二电极层电互连，所述第一导电插塞包括：
第一部分，所述第一部分穿过所述第一电极层并且延伸到所述第一介电层中；和
第二部分，所述第二部分穿过所述第二电极层，其中，所述第一导电插塞的所述第二部分包括第一底部表面，所述第一底部表面与所述第一电极层的第一顶部表面接触；以及
第二介电层，所述第二介电层在所述第二电极层上方，其中，所述第一导电插塞延伸到所述第二介电层中。
5.根据权利要求4所述的器件，其中，所述第一导电插塞还包括第三部分，所述第三部分延伸到所述第二介电层中，并且其中，所述第三部分包括第二底部表面，所述第二底部表面与所述第二电极层的第二顶部表面接触。
6.根据权利要求4所述的器件，其中，所述第一导电插塞的所述第一部分具有第一横向尺寸，并且所述第一导电插塞的所述第二部分具有大于所述第一横向尺寸的第二横向尺寸。
7.一种半导体器件，包括：
第一导电部件和第二导电部件；
第一介电层，所述第一介电层在所述第一导电部件和所述第二导电部件上方；
电容器，所述电容器包括：
第一电极层，所述第一电极层在所述第一介电层上方；
第一电容器绝缘体，所述第一电容器绝缘体在所述第一电极层上方；和
第二电极层，所述第二电极层在所述第一电容器绝缘体上方；以及
第一导电插塞，所述第一导电插塞包括：
第一下部部分，所述第一下部部分从所述第一电极层延伸到所述第一导电部件；和
第一上部部分，所述第一上部部分在所述第一电极层上方，其中，所述第一上部部分的第一底部表面与所述第一电极层的第一顶部表面接触。
8.根据权利要求7所述的器件，还包括：
第二导电插塞，所述第二导电插塞包括：
第二下部部分，所述第二下部部分从所述第二电极层延伸到所述第二导电部件；和
第二上部部分，所述第二上部部分在所述第二电极层上方，其中，所述第二上部部分的第二底部表面与所述第二电极层的第二顶部表面接触。
9.根据权利要求7所述的器件，还包括：
第二电容器绝缘体，所述第二电容器绝缘体在所述第二电极层上方；以及
第三电极层，所述第三电极层在所述第二电容器绝缘体上方，其中，所述第一导电插塞将所述第一电极层和所述第三电极层电互连。
10.根据权利要求9所述的器件，其中，所述第一导电插塞还包括顶部部分，所述顶部部分在所述第一上部部分上方，并且其中，所述顶部部分的第三底部表面与所述第三电极层的第三顶部表面接触。
CN202110177752.5A 2020-06-12 2021-02-09 半导体器件及其形成方法 Pending CN113451200A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/900,289 2020-06-12
US16/900,289 US11764143B2 (en) 2020-06-12 2020-06-12 Increasing contact areas of contacts for MIM capacitors

Publications (1)

Publication Number Publication Date
CN113451200A true CN113451200A (zh) 2021-09-28

Family

ID=77808818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110177752.5A Pending CN113451200A (zh) 2020-06-12 2021-02-09 半导体器件及其形成方法

Country Status (3)

Country Link
US (2) US11764143B2 (zh)
CN (1) CN113451200A (zh)
TW (1) TWI804884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230187563A1 (en) * 2017-11-29 2023-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833268B (zh) * 2022-05-12 2024-02-21 南亞科技股份有限公司 具有不同尺寸通孔之半導體結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120199946A1 (en) * 2011-02-03 2012-08-09 Rohm Co., Ltd. Semiconductor device manufacturing method and semiconductor device
CN105280610A (zh) * 2014-05-29 2016-01-27 台湾积体电路制造股份有限公司 3dic互连器件及其形成方法
US20160104762A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Method of fabricating a mim capacitor with minimal voltage coefficient and a decoupling mim capacitor and analog/rf mim capacitor on the same chip with high-k dielectrics
CN109712957A (zh) * 2017-10-26 2019-05-03 台湾积体电路制造股份有限公司 金属-绝缘层-金属电容结构
CN110783320A (zh) * 2018-07-30 2020-02-11 台湾积体电路制造股份有限公司 金属-绝缘体-金属电容器结构
CN111128954A (zh) * 2018-10-30 2020-05-08 三星电子株式会社 半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200128315A (ko) * 2019-05-03 2020-11-12 삼성전자주식회사 반도체 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120199946A1 (en) * 2011-02-03 2012-08-09 Rohm Co., Ltd. Semiconductor device manufacturing method and semiconductor device
CN105280610A (zh) * 2014-05-29 2016-01-27 台湾积体电路制造股份有限公司 3dic互连器件及其形成方法
US20160104762A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Method of fabricating a mim capacitor with minimal voltage coefficient and a decoupling mim capacitor and analog/rf mim capacitor on the same chip with high-k dielectrics
CN109712957A (zh) * 2017-10-26 2019-05-03 台湾积体电路制造股份有限公司 金属-绝缘层-金属电容结构
CN110783320A (zh) * 2018-07-30 2020-02-11 台湾积体电路制造股份有限公司 金属-绝缘体-金属电容器结构
CN111128954A (zh) * 2018-10-30 2020-05-08 三星电子株式会社 半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230187563A1 (en) * 2017-11-29 2023-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
US11973149B2 (en) * 2017-11-29 2024-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US11764143B2 (en) 2023-09-19
US20210391248A1 (en) 2021-12-16
US20220328398A1 (en) 2022-10-13
TW202213512A (zh) 2022-04-01
TWI804884B (zh) 2023-06-11

Similar Documents

Publication Publication Date Title
US11791243B2 (en) Semiconductor device and method of manufacture
US9461106B1 (en) MIM capacitor and method forming the same
US11183454B2 (en) Functional component within interconnect structure of semiconductor device and method of forming same
US20220328398A1 (en) Increasing Contact Areas of Contacts for MIM Capacitors
US11842959B2 (en) Metal-Insulator-Metal structure
US11222946B2 (en) Semiconductor device including a high density MIM capacitor and method
US20120267763A1 (en) Integrated circuits having place-efficient capacitors and methods for fabricating the same
US11848267B2 (en) Functional component within interconnect structure of semiconductor device and method of forming same
US20050087838A1 (en) Method of forming metal-insulator-metal (MIM) capacitors at copper process
US12009386B2 (en) Structure and method for forming integrated high density MIM capacitor
US20230395486A1 (en) Bilayer rdl structure for bump count reduction
US11791371B2 (en) Resistor structure
US20230360946A1 (en) Method for forming semiconductor structure
KR102338063B1 (ko) 높은 브레이크다운 전압을 갖는 금속-절연체-금속 커패시터
US20240071911A1 (en) Semiconductor device having inductor and method of manufacturing thereof
TW202420503A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination