JP2004507113A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004507113A JP2004507113A JP2002521366A JP2002521366A JP2004507113A JP 2004507113 A JP2004507113 A JP 2004507113A JP 2002521366 A JP2002521366 A JP 2002521366A JP 2002521366 A JP2002521366 A JP 2002521366A JP 2004507113 A JP2004507113 A JP 2004507113A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- trench
- integrated
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Element Separation (AREA)
Abstract
本発明は、基板を有し、その内部に集積されている少なくとも１つの部品を含み、その主要側面に金属被覆が備えられている半導体装置に関するものである。金属被覆の少なくとも一部の下に、基板に配された絶縁層が備えられている。絶縁層が、トレンチ格子の形状なので高周波数信号のために、寄生容量と望ましくない信号電力損失とを減少できる。
Description
本発明は、以下に示すような基板を有する半導体装置に関するものである。すなわち、この基板は、この基板に集積されている少なくとも１つの部品（特にトランジスタ）を有しており、この部品を取り囲むトレンチ溝（Ｔｒｅｎｃｈ−Ｇｒａｂｅｎ）を備えている。また、この基板の第１主要側面に金属被覆が設けられており、基板に配された絶縁層が、この金属被覆の少なくとも一部の下に配されている。
【０００１】
導体経路を介した数ギガヘルツより上の領域の信号伝送時における大面積の受動素子、または、大面積の接続素子を用いた信号供給時および信号出力時におけるいわゆる接触パッドには、著しい信号電力損失や、寄生容量による信号品質悪化が生じる。この寄生容量は、上記した金属領域と半導体基板との間の容量連結が原因であり、回避することはできない。
【０００２】
高いギガヘルツ領域においても良好かつ低損失の信号伝送を効果的に実現するためには、信号損失をできるだけ小さく保つ必要がある。これは、例えば、電気通信分野および半導体装置の測定学的調査（ｍｅｓｓｔｅｃｈｎｉｓｃｈｅｎ Ｕｎｔｅｒｓｕｃｈｕｎｇ）の双方における、半導体装置の操作のためである。
【０００３】
信号伝送特性の測定および試験のために、いわゆるｓパラメータ測定が実施される。この測定では、５０ＧＨｚまでの信号周波数を有する高周波数の小信号を、接続素子から、金属製の「オン・ウエハー」導入配線を介して、できるだけ損失および歪みを少なく、測定される半導体装置に転送される。信号供給のために、いわゆるＨＦ検査ヘッド（Ｐｒｏｂｅｋｏｐｆ）が、ウエハー上の接続素子に置かれる。そして、このＨＦ検査ヘッドは、信号を出力し、伝送・反射された信号部分を５０Ωシステムで測定装置へ転送する。接続素子から測定される半導体装置への配線は、通常は１０〜数１００μｍである。信号周波数に応じて、伝送・反射された信号電力が正確に測定される。特に、高ギガヘルツ領域の信号周波数では、半導体装置の基板への容量性の信号入力連結が原因で、接続素子において、望ましくない信号電力損失（Ｓｉｇｎａｌｌｅｉｓｔｕｎｇｓｖｅｒｌｕｓｔｅｎ）が生じる。
【０００４】
寄生容量、インダクタンス、および、直列抵抗を減少させるために、接続素子と導線（導体経路）とを、できるだけ小さくすることが知られている。しかし、この処置は、測定装置の検査ヘッドを使用可能にしておくために、厳しく制限されている。同じく、小型化についても、接続素子の最小表面によって、制限されている。なぜなら、半導体装置のＨＦ設計の場合、作動周波数（Ａｒｂｅｉｔｓｆｒｅｑｕｅｎｚ）の上昇につれて、電流密度も恒常的に上昇するため、導線（Ｚｕｌｅｉｔｕｎｇｅｎ）もしくは導体経路を、縮小するよりはむしろより拡大する必要がるからである。これは、同時に現れる伝導インダクタンス（Ｌｅｉｔｕｎｇｓｉｎｄｕｋｔｉｖｉｔａｅｔｅｎ）および直列抵抗の増加を、許容可能な限度内に止めるためである。
【０００５】
信号電力損失は、基板抵抗（Ｓｕｂｓｔｒａｔｗｉｄｅｒｓｔａｎｄｅｓ）の上昇によっても減少させられる。しかし、基板における特定の抵抗の上昇に伴って、著しくラッチアップになりやすくなるとともに、異なる回路ブロック間における基板の誤連結（Ｓｕｂｓｔｒａｔｖｅｒｋｏｐｐｌｕｎｇ）を大きく増加させてしまう。従って、特定の基板抵抗については、プロセス技術的な考慮により、上昇させられる限度が狭くなっている。
【０００６】
集積コイルにおける損失減少のために、文献「シリコン上の一体構造ＲＦインダクタ用の新埋め込み酸化物絶縁」（”Ｎｏｖｅｌｌ Ｂｕｒｒｉｅｄ Ｏｘｉｄｅ Ｉｓｏｌａｔｉｏｎ ｆｏｒ Ｍｏｎｏｌｉｔｉｃ ＲＦ Ｉｎｄｕｃｔｏｒｓ ｏｎ Ｓｉｌｉｃｏｎ” ｖｏｎ Ｈ．Ｂ． Ｅｒｚｇｒａｅｂｅｒ， Ｔ． Ｇｒａｂｏｌｌａ， Ｈ．Ｈ． Ｒｉｃｈｔｅｒ， Ｐ． Ｓｃｈｉｌｅｙ ｕｎｄ Ａ． Ｗｏｌｆｆ， ＩＥＤＭ ９８， 頁５３５〜５３９）から、集積コイルの下側の基板に、絶縁層を備えることが知られている。この際、トレンチを非常に深くする、トレンチ絶縁技術が使用される。この技術では、残っている平行なシリコンの垂直辺が完全に酸化される。文献に記載の方法は、集積コイルの品質改善に使用される。この際、関連性のある損失は、深い基板にある渦電流（Ｗｉｒｂｅｌｓｔｒｏｅｍｅｎ）に見出せる。この基板が原因で、比例して深いトレンチが必要であり、このことが、製造を複雑にする。ここで実施される「激しい」酸化工程（”ｈａｒｔｅｎ” Ｏｘｉｄａｔｉｏｎｓｓｃｈｒｉｔｔ）によって、基板のバイポーラトランジスタおよびＣＭＯＳトランジスタが破壊される。その結果、ここで提案される方法は、条件付でしか実施できない。
【０００７】
本発明の目的は、信号損失を減少することにより、信号伝送を改善可能な半導体装置、および、このような半導体装置の製造方法を提供することにある。
【０００８】
上記した第１の目的は、請求項１の特徴を有する半導体装置によって達成される。また、上記の方法は、請求項１３の特徴に記載されている。好ましい態様は、各従属請求項に記載されている。
【０００９】
本発明では、トレンチ格子（Ｔｒｅｎｃｈ−Ｇｉｔｔｅｒ）の形状で実現されている絶縁層が備えられている。ここで、トレンチ格子および集積部品を取り囲んでいるトレンチ溝については、同じ方法工程において製造できる。
【００１０】
本発明の理解は、基板における容量性の電流損失が、金属被覆の面積および信号周波数に正比例する一方、基板と信号を導く金属被覆との間の間隔には正比例しないという認識に基づいている。信号伝送の際の主な損失効果は、高周波数信号の半導体基板への入力連結である。金属被覆面ユニットＡ毎の、面積を特定した容量性の伝導率（ｆｌａｅｃｈｅｎｓｐｅｚｉｆｉｓｃｈｅ ｋａｐａｚｉｔａｔｉｖｅ ｅｉｔｆａｅｈｉｇｋｅｉｔ）は、
ｙＡ＝２πｆε０εｒ／ｄ
によって得られる。ここで、ｆは信号周波数、ε０は真空誘電率、εｒは金属被覆と基板との間の絶縁物質の誘電率、ｄは金属被覆と基板との間の空間的な隔たりである。できるだけ小さなεｒを有する物質を使用することにより、固有伝導率（ｓｐｅｚｉｆｉｓｃｈｅ Ｌｅｉｔｆａｅｈｉｇｋｅｉｔ）を大きく減少できる。この物質は、「低ｋ誘電体」という名称で知られている。
【００１１】
上記の式に基づいて、さらに、金属被覆と基板との間の間隔ｄを大きくすることにより、固有伝導率を減少できる。
【００１２】
本発明は、多数の最新の半導体テクノロジーにおいて使用可能なプロセス技術によってこのような間隔を形成し、このことによって、寄生容量を著しく減少させる、非常に簡単で効果のある可能性を提案する。
【００１３】
トレンチ格子の形状を有する絶縁層を基板に備えることにより、間隔ｄを、使用可能なトレンチの深さに応じて、係数２から３だけ拡大できる。トレンチ格子の領域では、必要に応じて、低オームのフィールド埋め込み（Ｆｅｌｄｉｍｐｌａｎｔａｔｉｏｎ）を省略できる。トレンチ格子に残っている柱（Ｓａｅｕｌｅｎ）は、半導体基板から構成され、高オームである。金属被覆の下に存在する基板が高オームなほど、渦電流および基板表皮効果（Ｓｕｂｓｔｒａｔ−Ｓｋｉｎ−Ｅｆｆｅｋｔ）によってその中に生じる損失は小さい。
【００１４】
トレンチ格子の製造は非常に簡単である。なぜなら、製造方法は、従来技術により知られているからである。付加的なプロセス工程は必要ない。なぜなら、１つの基板における全てのトランジスタの回りに、トレンチ溝が完成されるからである。言い換えれば、このことは、トレンチ格子と、集積部品を取り囲んでいるトレンチ溝とが、同じ方法工程において製造されることを意味している。変形マスクを使用することのみが必要である。
【００１５】
トレンチは、ドライエッチングプロセス、続く湿式化学洗浄、および、続く絶縁体（例えば、ＰＳＧガラス）による溝の充填により形成できる。残存基板柱の完全な酸化をさらに行えるが、行う必要はない。格子の形体（Ｇｅｓｔａｌｔｕｎｇ）は、適切なマスクを選択することで形成できる。
【００１６】
従って、本発明は、完全には酸化されていない半導体残留柱または残留垂直辺を備えていてもよい。これらは、トレンチ格子の溝の菱形パターンまたは長方形パターンによって最小化されている。このことにより、付加的なマスクもしくは付加的なプロセス工程なしで、低コストで製造可能な、最適化された半導体部品を形成できる。
【００１７】
絶縁層は、基板の第１主要側面に達していることが好ましい。トレンチ格子は、長方形もしくは菱形に形成されていることが好ましい。トレンチ格子のセルを、トレンチエッチングの後に行う可能な（しかし必須ではない）酸化工程において溝のエッチング深さまで基板材料を酸化するようなサイズとすれば、強く絶縁された、約εｒ＝３．３の小さな誘電率を備えた酸化シリコンを作成できる。できるだけ完全な酸化を達成するためには、格子のセルを、長方形または菱形とすることが特に好ましい。
【００１８】
基本的には、主要側面の全域にトレンチ格子を備えることができる（半導体装置の部品は除く）。しかし、金属被覆の、高周波数信号に関して感度のよい位置の下にだけ、トレンチ格子を備えることで十分である。通常、金属被覆は、外部接触可能な接触素子（接触バッド）、ポリシリコン抵抗、導体経路、場合によっては集積コイルも備えている。そして、本発明では、接続素子、集積コイル、導体経路、または集積ポリシリコン抵抗の少なくともいくつかの下に、絶縁層を備えている。例えば外部接触可能な接続素子または集積コイルのような面積の大きな部品では、特に、高周波数信号の信号経路に存在する接続素子の下にだけ、絶縁層を備える必要がある。
【００１９】
１つの実施形態では、接続素子，集積コイル，導体経路の少なくとも信号重要部分（ｓｉｇｎａｌｋｒｉｔｉｓｃｈｅ Ｔｅｉｌｅ）、または、集積ポリシリコン抵抗の下に、絶縁層の割り当てらた領域がそれぞれ備えられている。このとき、絶縁層の領域が、各接続素子，各集積コイル，導体経路の選択された部分または各集積ポリシリコン抵抗を越えて、横側に突出ていると好ましい。このことにより、信号損失を減少できる。
【００２０】
半導体装置は、測定ヘッド（Ｍｅｓｓｋｏｅｐｆｅｎ）の接触のための接続素子を備えていれば、半導体試験構造でも、半導体チップでも、ウエハーであってもよい。測定ヘッドと接続するために備えられている接続素子では、正しい測定のために寄生容量が減少されなければならない。これは、できる限り正確な測定値を得るためである。
【００２１】
基板に対して容量的に連結するものは常にＲＣ部であり、信号電力は、基板抵抗Ｒのみにおいて失われる。従って、損失を最小化するためには、以下に示すような２つの方法がある。
【００２２】
【数１】
【００２３】
基板として、特にシリコンが好ましい。なぜなら、シリコンは、多くの最新製造テクノロジーによって非常に低オームであり、これによって基板損失が高くてもよいからである。ガリウム砒素基板を使用する際には、シリコン製の基板を使用する場合には生じない、望ましくない信号損失が生じる。なぜならガリウム砒素ウエハーは、基本的に高オームだからである。
【００２４】
基本的に、本発明は、各任意のウエハー材料に使用できる。しかし、その効果は、加工の行われるウエハー材料に強く依存する。ウエハー材料の抵抗は、０．０１Ωｃｍから１０ＭΩｃｍの間であればよい。
【００２５】
本発明とその長所とを、以下の図に基づいてさらに説明する。
図１は、本発明の半導体装置の細部を示す断面図である。図２は、接続素子と、その下に備えられている絶縁層との関係を示す俯瞰図である。図３は、トレンチ格子の実施例を示す説明図である。図４は、複数の接続素子を有する半導体装置の一部を示す俯瞰図である。図５は、トレンチ格子の具体的な構成を有する、本発明に基づく半導体装置の断面図である。
【００２６】
図１は、本発明の半導体装置の細部を示す断面図である。好ましくはシリコンから構成されている基板１の第１主要側面Ｉに、金属被覆２が形成されている。基板１には、少なくとも１つの部品が、基板に位置する窪み（Ｗａｎｎｅｎ）の形状で備えられている。このような部品の代わりに、窪み１４と基板１とにより構成されるダイオードがある。当然、本発明の半導体装置は、任意に相互に接続可能な多数の部品を含んでいる。
【００２７】
金属被覆（Ｍｅｔａｌｌｉｓｉｅｒｕｎｇ）２は、本実施例では、２つの金属被覆面から構成されている。各金属被覆面は、導体経路６・７を備えている。導体経路６・７は、酸化物層１０によって相互に分離されている。導体経路７を有する第１金属被覆面と、基板１の第１主要側面Ｉとの間に、更なる酸化物層１１が形成されている。最上金属被覆面（導体経路６）を保護するために、酸化物層９または不活性部（Ｐａｓｓｉｖｉｅｒｕｎｇ）が、同じく形成されている。この酸化物層９または不活性部は、既知の方法で備えられる、受け入れ部を有している。この受け入れ部を介して外部接触可能な接続素子４は、導体経路６に接続される。下側および上側金属被覆面の導体経路は、貫通接触部（Ｄｕｒｃｈｋｏｎｔａｋｔｉｅｒｕｎｇｅｎ）８によって、相互に接続可能であるが、そのように構成する必要はない。下部金属被覆面は、例えば、ポリシリコン抵抗５を備えている。ポリシリコン抵抗は、多くの場合、より大きな面積を必要とするので、基板に対する無視できない容量の原因となる。このようなポリシリコン抵抗を通して高周波数電流を印加する際に、ポリシリコン抵抗は、周波数に応じた値となる。なぜなら、このとき、ポリシリコン抵抗は、主にＲＣ部のように機能するからである。このような基板に対する容量については、ポリシリコン抵抗５の下側の絶縁層３によって、著しく小さくすることが可能である。
【００２８】
本発明は、当然、２つの金属被覆面だけを有する実施例に制限されず、任意の数の金属被覆面に使用できる。
【００２９】
数ギガヘルツの領域の高周波数信号を、接続素子４に供給することもある。そこで、接続素子４の金属被覆と、基板１との間の寄生容量を小さくするために、本発明では、絶縁層３を、接続素子４の下側に備えている。絶縁層３は、トレンチ格子の形状に形成されており、基板１の第１主要側面Ｉに達している。損失電力（Ｖｅｒｌｕｓｔｌｅｉｓｔｕｎｇ）に繋がることになる寄生容量を、最も効果的に減少させるため、絶縁層３は、接続素子４の側面の境界を越えて横側へ突出していることが図１の断面図からよく分かる。トレンチ格子の可能な具体的な構成を図５に示す。
【００３０】
ポリシリコン抵抗も、基板に対して重大な容量的連結を有している。従って、同様に、ポリシリコン抵抗５の下側に、絶縁層３が備えられている。この絶縁層３は、同じくポリシリコン抵抗５を越えて横側へ突出している。
【００３１】
金属被覆の保護すべき部分を越えた絶縁層３の横側への突出は、接続素子４と、横側へ突出している絶縁層３との俯瞰図を示している図２から、同じく明らかである。
【００３２】
図１から、絶縁層３（部品以外）は、基板の全体の主要側面Ｉを覆ってはならないことがさらによく分かる。金属被覆の高周波数信号が流れる部分、または、高周波数信号が入力連結または出力連結される部分の下のみに絶縁層を備えることで十分である。
【００３３】
図３に、本発明のトレンチ格子の設計例を示す。この図では、基板にエッチングされた溝を１３により示している。また、エッチング工程の後に残存基板柱を、１２により示す。エッチングされた溝は、絶縁体、好ましくは、ＰＳＧガラスにより充填される。
【００３４】
この構成では、トレンチ格子の個々のセルが互いに隣接して形成されていることが好ましい。これは、任意の連続的な参加工程において、残存基板物質（柱１２）を、最小化する、あるいは、プロセス技術的に可能であれば全面的に削除することでなされる。
【００３５】
基板がシリコンから構成されている場合、任意選択の酸化工程の後に、酸化シリコンが生じる。基板は、非常に絶縁されており、比較的小さな誘電率を備えているので、レイアウト処置のみによって、特定の容量性の伝導率を係数２から３だけ減少させることができる。
【００３６】
本発明の更なる長所は、半導体基板におけるＨＦ妨害信号の拡散を減少できることである。トレンチ格子を常用することによって、全てのＨＦ重要信号経路（ＨＦ−ｋｒｉｔｉｓｃｈｅｎ Ｓｉｇｎａｌｐｆａｄｅｎ）で、複雑な混合信号チップ設計（Ｍｉｘｅｄ−Ｓｉｇｎａｌ−Ｃｈｉｐ−Ｄｅｓｉｇｎ）における極めて重要な信号混信を、同じく良好に回避できる。
【００３７】
図４は、本発明の半導体装置の一部を示す俯瞰図である。例として、３つの接続素子４ａ，４ｂ，４ｃを、各導体経路６ａ，６ｂ，６ｃとともに示している。例えば、接続素子４ｃに供給電圧が印加され、他の２つの接続素子４ａ・４ｂには高周波数信号が入力される。これら接続素子４ａ・４ｂの下にのみ、それぞれトレンチ格子３ａ，３ｂが備えられている。１つのトレンチ格子を、接続素子４ａ・４ｂの下側に備えるようにしてもよい。接続素子４ｃには高周波数信号が印加されていないので、トレンチ格子はここでは必要ない。原則的には、金属被覆面に部品のみを有している各重要信号線経路（ｊｅｄｅ ｋｒｉｔｉｓｃｈｅ Ｓｉｇｎａｌｌｅｉｔｕｎｇｓｓｔｒｅｃｋｅ）の下にトレンチ格子がある。特に、高周波数信号を流す導体経路は重要である。
【００３８】
図５は、トレンチ格子の可能な具体的な構成例を有する、本発明の半導体装置の断面図である。トレンチ格子は、接続素子の下側に配置され、接続素子を越えて横側へと突出している。この実施例では、基板１にエピタキシー層１５が形成されている。このエピタキシー層側に、例えば、熱またはＣＶＤ析出によって形成されている絶縁体１４が配置されている。第１主要側面Ｉに達している他の絶縁体１７は、溝１３を充填する際にともに形成される。絶縁体１７と溝１３とは、双方とも、好ましくはＰＳＧガラスから構成される。図５から、溝１３の間に基板柱１２が生じて残っていることがよく分かる。これら残存半導体柱は、垂直方向において、基板１と同じドーピング特性を有している。従って、残存柱は、ウエハーの基本ドーピング（Ｇｒｕｎｄｄｏｔｉｅｒｕｎｇ）を備えている。図５に記載のエピタキシー層は、必須のものではない。エピタキシー層と基板との間に、比較的広い空間電荷ゾーン（Ｒａｕｍｌａｄｕｎｇｓｚｏｎｅ）を有する従来のＰＮ遷移が残っている。なぜなら、低くドーピングされたＰＮ遷移であることが好ましいからである。ＰＮ空間電荷ゾーンは、絶縁層と同じように機能し、基板１に対して更なる直列的な容量を生じる。
【００３９】
さらに、図５では、いわゆる「チャネルストッパー」を示している領域１６が、基板１に示されている。これら領域１６は、例えば、埋め込み領域（ｉｍｐｌａｔｉｅｒｔｅｎ Ｂｅｒｅｉｃｈｅ）であり、必ずしも必要なわけではないが、好ましいものである。望ましい作用を得るために、溝１３は、約５ｎｍだけ基板１内に延びていれば十分である。この深さであれば、高周波数信号を接続素子４に供給する際に、よい信号品質が得られる。当然、溝は、非常に深くてもよい。溝の深さは、基本的には、使用される半導体物質、および、接続素子に供給される信号の周波数に応じたものである。
【００４０】
半導体プロセスにおいて使用可能なトレンチ技術の使用によって、金属被覆構造と基板との間の寄生容量を係数２から３だけ減少できる。トレンチ技術は、これまで基板における部品間の電気絶縁を著しく改善するため、および、部品ごとに必要なチップ面を顕著に小型化するために開発されており、現在では、広範囲にわたって使用されている。本発明は、既知のトレンチ技術の更なる使用可能性を開示し、このことにより、高周波数構造の場合に半導体基板への高周波数信号伝送を著しく改善する、簡単でコストのかからない可能性を提供する。
【００４１】
本発明は、同様に、ＨＦ部品の試験の際に使用できる。これは、測定ヘッドに接触する測定端子の下にトレンチ格子を備えることで実現できる。これにより、導線、すなわち、試験される部品に対する導体経路の下に絶縁層が備えられている場合、妨害性のある容量性連結を著しく減少できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の細部を示す断面図である。
【図２】接続素子と、その下に備えられている絶縁層との関係を示す俯瞰図である。
【図３】トレンチ格子の実施例を示す図である。
【図４】複数の接続素子を有する半導体装置の一部を示す俯瞰図である。
【図５】トレンチ格子の具体的な構造を有する、本発明に基づく半導体装置の断面図である。
【符号の説明】
１ 基板
２ 金属被覆
３ 絶縁層
４ 接続素子
５ ポリシリコン抵抗
６，７ 導体経路
８ 貫通接触部
９，１０，１１ 酸化物層
１２ 基板壁
１３ 溝
【０００１】
導体経路を介した数ギガヘルツより上の領域の信号伝送時における大面積の受動素子、または、大面積の接続素子を用いた信号供給時および信号出力時におけるいわゆる接触パッドには、著しい信号電力損失や、寄生容量による信号品質悪化が生じる。この寄生容量は、上記した金属領域と半導体基板との間の容量連結が原因であり、回避することはできない。
【０００２】
高いギガヘルツ領域においても良好かつ低損失の信号伝送を効果的に実現するためには、信号損失をできるだけ小さく保つ必要がある。これは、例えば、電気通信分野および半導体装置の測定学的調査（ｍｅｓｓｔｅｃｈｎｉｓｃｈｅｎ Ｕｎｔｅｒｓｕｃｈｕｎｇ）の双方における、半導体装置の操作のためである。
【０００３】
信号伝送特性の測定および試験のために、いわゆるｓパラメータ測定が実施される。この測定では、５０ＧＨｚまでの信号周波数を有する高周波数の小信号を、接続素子から、金属製の「オン・ウエハー」導入配線を介して、できるだけ損失および歪みを少なく、測定される半導体装置に転送される。信号供給のために、いわゆるＨＦ検査ヘッド（Ｐｒｏｂｅｋｏｐｆ）が、ウエハー上の接続素子に置かれる。そして、このＨＦ検査ヘッドは、信号を出力し、伝送・反射された信号部分を５０Ωシステムで測定装置へ転送する。接続素子から測定される半導体装置への配線は、通常は１０〜数１００μｍである。信号周波数に応じて、伝送・反射された信号電力が正確に測定される。特に、高ギガヘルツ領域の信号周波数では、半導体装置の基板への容量性の信号入力連結が原因で、接続素子において、望ましくない信号電力損失（Ｓｉｇｎａｌｌｅｉｓｔｕｎｇｓｖｅｒｌｕｓｔｅｎ）が生じる。
【０００４】
寄生容量、インダクタンス、および、直列抵抗を減少させるために、接続素子と導線（導体経路）とを、できるだけ小さくすることが知られている。しかし、この処置は、測定装置の検査ヘッドを使用可能にしておくために、厳しく制限されている。同じく、小型化についても、接続素子の最小表面によって、制限されている。なぜなら、半導体装置のＨＦ設計の場合、作動周波数（Ａｒｂｅｉｔｓｆｒｅｑｕｅｎｚ）の上昇につれて、電流密度も恒常的に上昇するため、導線（Ｚｕｌｅｉｔｕｎｇｅｎ）もしくは導体経路を、縮小するよりはむしろより拡大する必要がるからである。これは、同時に現れる伝導インダクタンス（Ｌｅｉｔｕｎｇｓｉｎｄｕｋｔｉｖｉｔａｅｔｅｎ）および直列抵抗の増加を、許容可能な限度内に止めるためである。
【０００５】
信号電力損失は、基板抵抗（Ｓｕｂｓｔｒａｔｗｉｄｅｒｓｔａｎｄｅｓ）の上昇によっても減少させられる。しかし、基板における特定の抵抗の上昇に伴って、著しくラッチアップになりやすくなるとともに、異なる回路ブロック間における基板の誤連結（Ｓｕｂｓｔｒａｔｖｅｒｋｏｐｐｌｕｎｇ）を大きく増加させてしまう。従って、特定の基板抵抗については、プロセス技術的な考慮により、上昇させられる限度が狭くなっている。
【０００６】
集積コイルにおける損失減少のために、文献「シリコン上の一体構造ＲＦインダクタ用の新埋め込み酸化物絶縁」（”Ｎｏｖｅｌｌ Ｂｕｒｒｉｅｄ Ｏｘｉｄｅ Ｉｓｏｌａｔｉｏｎ ｆｏｒ Ｍｏｎｏｌｉｔｉｃ ＲＦ Ｉｎｄｕｃｔｏｒｓ ｏｎ Ｓｉｌｉｃｏｎ” ｖｏｎ Ｈ．Ｂ． Ｅｒｚｇｒａｅｂｅｒ， Ｔ． Ｇｒａｂｏｌｌａ， Ｈ．Ｈ． Ｒｉｃｈｔｅｒ， Ｐ． Ｓｃｈｉｌｅｙ ｕｎｄ Ａ． Ｗｏｌｆｆ， ＩＥＤＭ ９８， 頁５３５〜５３９）から、集積コイルの下側の基板に、絶縁層を備えることが知られている。この際、トレンチを非常に深くする、トレンチ絶縁技術が使用される。この技術では、残っている平行なシリコンの垂直辺が完全に酸化される。文献に記載の方法は、集積コイルの品質改善に使用される。この際、関連性のある損失は、深い基板にある渦電流（Ｗｉｒｂｅｌｓｔｒｏｅｍｅｎ）に見出せる。この基板が原因で、比例して深いトレンチが必要であり、このことが、製造を複雑にする。ここで実施される「激しい」酸化工程（”ｈａｒｔｅｎ” Ｏｘｉｄａｔｉｏｎｓｓｃｈｒｉｔｔ）によって、基板のバイポーラトランジスタおよびＣＭＯＳトランジスタが破壊される。その結果、ここで提案される方法は、条件付でしか実施できない。
【０００７】
本発明の目的は、信号損失を減少することにより、信号伝送を改善可能な半導体装置、および、このような半導体装置の製造方法を提供することにある。
【０００８】
上記した第１の目的は、請求項１の特徴を有する半導体装置によって達成される。また、上記の方法は、請求項１３の特徴に記載されている。好ましい態様は、各従属請求項に記載されている。
【０００９】
本発明では、トレンチ格子（Ｔｒｅｎｃｈ−Ｇｉｔｔｅｒ）の形状で実現されている絶縁層が備えられている。ここで、トレンチ格子および集積部品を取り囲んでいるトレンチ溝については、同じ方法工程において製造できる。
【００１０】
本発明の理解は、基板における容量性の電流損失が、金属被覆の面積および信号周波数に正比例する一方、基板と信号を導く金属被覆との間の間隔には正比例しないという認識に基づいている。信号伝送の際の主な損失効果は、高周波数信号の半導体基板への入力連結である。金属被覆面ユニットＡ毎の、面積を特定した容量性の伝導率（ｆｌａｅｃｈｅｎｓｐｅｚｉｆｉｓｃｈｅ ｋａｐａｚｉｔａｔｉｖｅ ｅｉｔｆａｅｈｉｇｋｅｉｔ）は、
ｙＡ＝２πｆε０εｒ／ｄ
によって得られる。ここで、ｆは信号周波数、ε０は真空誘電率、εｒは金属被覆と基板との間の絶縁物質の誘電率、ｄは金属被覆と基板との間の空間的な隔たりである。できるだけ小さなεｒを有する物質を使用することにより、固有伝導率（ｓｐｅｚｉｆｉｓｃｈｅ Ｌｅｉｔｆａｅｈｉｇｋｅｉｔ）を大きく減少できる。この物質は、「低ｋ誘電体」という名称で知られている。
【００１１】
上記の式に基づいて、さらに、金属被覆と基板との間の間隔ｄを大きくすることにより、固有伝導率を減少できる。
【００１２】
本発明は、多数の最新の半導体テクノロジーにおいて使用可能なプロセス技術によってこのような間隔を形成し、このことによって、寄生容量を著しく減少させる、非常に簡単で効果のある可能性を提案する。
【００１３】
トレンチ格子の形状を有する絶縁層を基板に備えることにより、間隔ｄを、使用可能なトレンチの深さに応じて、係数２から３だけ拡大できる。トレンチ格子の領域では、必要に応じて、低オームのフィールド埋め込み（Ｆｅｌｄｉｍｐｌａｎｔａｔｉｏｎ）を省略できる。トレンチ格子に残っている柱（Ｓａｅｕｌｅｎ）は、半導体基板から構成され、高オームである。金属被覆の下に存在する基板が高オームなほど、渦電流および基板表皮効果（Ｓｕｂｓｔｒａｔ−Ｓｋｉｎ−Ｅｆｆｅｋｔ）によってその中に生じる損失は小さい。
【００１４】
トレンチ格子の製造は非常に簡単である。なぜなら、製造方法は、従来技術により知られているからである。付加的なプロセス工程は必要ない。なぜなら、１つの基板における全てのトランジスタの回りに、トレンチ溝が完成されるからである。言い換えれば、このことは、トレンチ格子と、集積部品を取り囲んでいるトレンチ溝とが、同じ方法工程において製造されることを意味している。変形マスクを使用することのみが必要である。
【００１５】
トレンチは、ドライエッチングプロセス、続く湿式化学洗浄、および、続く絶縁体（例えば、ＰＳＧガラス）による溝の充填により形成できる。残存基板柱の完全な酸化をさらに行えるが、行う必要はない。格子の形体（Ｇｅｓｔａｌｔｕｎｇ）は、適切なマスクを選択することで形成できる。
【００１６】
従って、本発明は、完全には酸化されていない半導体残留柱または残留垂直辺を備えていてもよい。これらは、トレンチ格子の溝の菱形パターンまたは長方形パターンによって最小化されている。このことにより、付加的なマスクもしくは付加的なプロセス工程なしで、低コストで製造可能な、最適化された半導体部品を形成できる。
【００１７】
絶縁層は、基板の第１主要側面に達していることが好ましい。トレンチ格子は、長方形もしくは菱形に形成されていることが好ましい。トレンチ格子のセルを、トレンチエッチングの後に行う可能な（しかし必須ではない）酸化工程において溝のエッチング深さまで基板材料を酸化するようなサイズとすれば、強く絶縁された、約εｒ＝３．３の小さな誘電率を備えた酸化シリコンを作成できる。できるだけ完全な酸化を達成するためには、格子のセルを、長方形または菱形とすることが特に好ましい。
【００１８】
基本的には、主要側面の全域にトレンチ格子を備えることができる（半導体装置の部品は除く）。しかし、金属被覆の、高周波数信号に関して感度のよい位置の下にだけ、トレンチ格子を備えることで十分である。通常、金属被覆は、外部接触可能な接触素子（接触バッド）、ポリシリコン抵抗、導体経路、場合によっては集積コイルも備えている。そして、本発明では、接続素子、集積コイル、導体経路、または集積ポリシリコン抵抗の少なくともいくつかの下に、絶縁層を備えている。例えば外部接触可能な接続素子または集積コイルのような面積の大きな部品では、特に、高周波数信号の信号経路に存在する接続素子の下にだけ、絶縁層を備える必要がある。
【００１９】
１つの実施形態では、接続素子，集積コイル，導体経路の少なくとも信号重要部分（ｓｉｇｎａｌｋｒｉｔｉｓｃｈｅ Ｔｅｉｌｅ）、または、集積ポリシリコン抵抗の下に、絶縁層の割り当てらた領域がそれぞれ備えられている。このとき、絶縁層の領域が、各接続素子，各集積コイル，導体経路の選択された部分または各集積ポリシリコン抵抗を越えて、横側に突出ていると好ましい。このことにより、信号損失を減少できる。
【００２０】
半導体装置は、測定ヘッド（Ｍｅｓｓｋｏｅｐｆｅｎ）の接触のための接続素子を備えていれば、半導体試験構造でも、半導体チップでも、ウエハーであってもよい。測定ヘッドと接続するために備えられている接続素子では、正しい測定のために寄生容量が減少されなければならない。これは、できる限り正確な測定値を得るためである。
【００２１】
基板に対して容量的に連結するものは常にＲＣ部であり、信号電力は、基板抵抗Ｒのみにおいて失われる。従って、損失を最小化するためには、以下に示すような２つの方法がある。
【００２２】
【数１】
基板として、特にシリコンが好ましい。なぜなら、シリコンは、多くの最新製造テクノロジーによって非常に低オームであり、これによって基板損失が高くてもよいからである。ガリウム砒素基板を使用する際には、シリコン製の基板を使用する場合には生じない、望ましくない信号損失が生じる。なぜならガリウム砒素ウエハーは、基本的に高オームだからである。
【００２４】
基本的に、本発明は、各任意のウエハー材料に使用できる。しかし、その効果は、加工の行われるウエハー材料に強く依存する。ウエハー材料の抵抗は、０．０１Ωｃｍから１０ＭΩｃｍの間であればよい。
【００２５】
本発明とその長所とを、以下の図に基づいてさらに説明する。
図１は、本発明の半導体装置の細部を示す断面図である。図２は、接続素子と、その下に備えられている絶縁層との関係を示す俯瞰図である。図３は、トレンチ格子の実施例を示す説明図である。図４は、複数の接続素子を有する半導体装置の一部を示す俯瞰図である。図５は、トレンチ格子の具体的な構成を有する、本発明に基づく半導体装置の断面図である。
【００２６】
図１は、本発明の半導体装置の細部を示す断面図である。好ましくはシリコンから構成されている基板１の第１主要側面Ｉに、金属被覆２が形成されている。基板１には、少なくとも１つの部品が、基板に位置する窪み（Ｗａｎｎｅｎ）の形状で備えられている。このような部品の代わりに、窪み１４と基板１とにより構成されるダイオードがある。当然、本発明の半導体装置は、任意に相互に接続可能な多数の部品を含んでいる。
【００２７】
金属被覆（Ｍｅｔａｌｌｉｓｉｅｒｕｎｇ）２は、本実施例では、２つの金属被覆面から構成されている。各金属被覆面は、導体経路６・７を備えている。導体経路６・７は、酸化物層１０によって相互に分離されている。導体経路７を有する第１金属被覆面と、基板１の第１主要側面Ｉとの間に、更なる酸化物層１１が形成されている。最上金属被覆面（導体経路６）を保護するために、酸化物層９または不活性部（Ｐａｓｓｉｖｉｅｒｕｎｇ）が、同じく形成されている。この酸化物層９または不活性部は、既知の方法で備えられる、受け入れ部を有している。この受け入れ部を介して外部接触可能な接続素子４は、導体経路６に接続される。下側および上側金属被覆面の導体経路は、貫通接触部（Ｄｕｒｃｈｋｏｎｔａｋｔｉｅｒｕｎｇｅｎ）８によって、相互に接続可能であるが、そのように構成する必要はない。下部金属被覆面は、例えば、ポリシリコン抵抗５を備えている。ポリシリコン抵抗は、多くの場合、より大きな面積を必要とするので、基板に対する無視できない容量の原因となる。このようなポリシリコン抵抗を通して高周波数電流を印加する際に、ポリシリコン抵抗は、周波数に応じた値となる。なぜなら、このとき、ポリシリコン抵抗は、主にＲＣ部のように機能するからである。このような基板に対する容量については、ポリシリコン抵抗５の下側の絶縁層３によって、著しく小さくすることが可能である。
【００２８】
本発明は、当然、２つの金属被覆面だけを有する実施例に制限されず、任意の数の金属被覆面に使用できる。
【００２９】
数ギガヘルツの領域の高周波数信号を、接続素子４に供給することもある。そこで、接続素子４の金属被覆と、基板１との間の寄生容量を小さくするために、本発明では、絶縁層３を、接続素子４の下側に備えている。絶縁層３は、トレンチ格子の形状に形成されており、基板１の第１主要側面Ｉに達している。損失電力（Ｖｅｒｌｕｓｔｌｅｉｓｔｕｎｇ）に繋がることになる寄生容量を、最も効果的に減少させるため、絶縁層３は、接続素子４の側面の境界を越えて横側へ突出していることが図１の断面図からよく分かる。トレンチ格子の可能な具体的な構成を図５に示す。
【００３０】
ポリシリコン抵抗も、基板に対して重大な容量的連結を有している。従って、同様に、ポリシリコン抵抗５の下側に、絶縁層３が備えられている。この絶縁層３は、同じくポリシリコン抵抗５を越えて横側へ突出している。
【００３１】
金属被覆の保護すべき部分を越えた絶縁層３の横側への突出は、接続素子４と、横側へ突出している絶縁層３との俯瞰図を示している図２から、同じく明らかである。
【００３２】
図１から、絶縁層３（部品以外）は、基板の全体の主要側面Ｉを覆ってはならないことがさらによく分かる。金属被覆の高周波数信号が流れる部分、または、高周波数信号が入力連結または出力連結される部分の下のみに絶縁層を備えることで十分である。
【００３３】
図３に、本発明のトレンチ格子の設計例を示す。この図では、基板にエッチングされた溝を１３により示している。また、エッチング工程の後に残存基板柱を、１２により示す。エッチングされた溝は、絶縁体、好ましくは、ＰＳＧガラスにより充填される。
【００３４】
この構成では、トレンチ格子の個々のセルが互いに隣接して形成されていることが好ましい。これは、任意の連続的な参加工程において、残存基板物質（柱１２）を、最小化する、あるいは、プロセス技術的に可能であれば全面的に削除することでなされる。
【００３５】
基板がシリコンから構成されている場合、任意選択の酸化工程の後に、酸化シリコンが生じる。基板は、非常に絶縁されており、比較的小さな誘電率を備えているので、レイアウト処置のみによって、特定の容量性の伝導率を係数２から３だけ減少させることができる。
【００３６】
本発明の更なる長所は、半導体基板におけるＨＦ妨害信号の拡散を減少できることである。トレンチ格子を常用することによって、全てのＨＦ重要信号経路（ＨＦ−ｋｒｉｔｉｓｃｈｅｎ Ｓｉｇｎａｌｐｆａｄｅｎ）で、複雑な混合信号チップ設計（Ｍｉｘｅｄ−Ｓｉｇｎａｌ−Ｃｈｉｐ−Ｄｅｓｉｇｎ）における極めて重要な信号混信を、同じく良好に回避できる。
【００３７】
図４は、本発明の半導体装置の一部を示す俯瞰図である。例として、３つの接続素子４ａ，４ｂ，４ｃを、各導体経路６ａ，６ｂ，６ｃとともに示している。例えば、接続素子４ｃに供給電圧が印加され、他の２つの接続素子４ａ・４ｂには高周波数信号が入力される。これら接続素子４ａ・４ｂの下にのみ、それぞれトレンチ格子３ａ，３ｂが備えられている。１つのトレンチ格子を、接続素子４ａ・４ｂの下側に備えるようにしてもよい。接続素子４ｃには高周波数信号が印加されていないので、トレンチ格子はここでは必要ない。原則的には、金属被覆面に部品のみを有している各重要信号線経路（ｊｅｄｅ ｋｒｉｔｉｓｃｈｅ Ｓｉｇｎａｌｌｅｉｔｕｎｇｓｓｔｒｅｃｋｅ）の下にトレンチ格子がある。特に、高周波数信号を流す導体経路は重要である。
【００３８】
図５は、トレンチ格子の可能な具体的な構成例を有する、本発明の半導体装置の断面図である。トレンチ格子は、接続素子の下側に配置され、接続素子を越えて横側へと突出している。この実施例では、基板１にエピタキシー層１５が形成されている。このエピタキシー層側に、例えば、熱またはＣＶＤ析出によって形成されている絶縁体１４が配置されている。第１主要側面Ｉに達している他の絶縁体１７は、溝１３を充填する際にともに形成される。絶縁体１７と溝１３とは、双方とも、好ましくはＰＳＧガラスから構成される。図５から、溝１３の間に基板柱１２が生じて残っていることがよく分かる。これら残存半導体柱は、垂直方向において、基板１と同じドーピング特性を有している。従って、残存柱は、ウエハーの基本ドーピング（Ｇｒｕｎｄｄｏｔｉｅｒｕｎｇ）を備えている。図５に記載のエピタキシー層は、必須のものではない。エピタキシー層と基板との間に、比較的広い空間電荷ゾーン（Ｒａｕｍｌａｄｕｎｇｓｚｏｎｅ）を有する従来のＰＮ遷移が残っている。なぜなら、低くドーピングされたＰＮ遷移であることが好ましいからである。ＰＮ空間電荷ゾーンは、絶縁層と同じように機能し、基板１に対して更なる直列的な容量を生じる。
【００３９】
さらに、図５では、いわゆる「チャネルストッパー」を示している領域１６が、基板１に示されている。これら領域１６は、例えば、埋め込み領域（ｉｍｐｌａｔｉｅｒｔｅｎ Ｂｅｒｅｉｃｈｅ）であり、必ずしも必要なわけではないが、好ましいものである。望ましい作用を得るために、溝１３は、約５ｎｍだけ基板１内に延びていれば十分である。この深さであれば、高周波数信号を接続素子４に供給する際に、よい信号品質が得られる。当然、溝は、非常に深くてもよい。溝の深さは、基本的には、使用される半導体物質、および、接続素子に供給される信号の周波数に応じたものである。
【００４０】
半導体プロセスにおいて使用可能なトレンチ技術の使用によって、金属被覆構造と基板との間の寄生容量を係数２から３だけ減少できる。トレンチ技術は、これまで基板における部品間の電気絶縁を著しく改善するため、および、部品ごとに必要なチップ面を顕著に小型化するために開発されており、現在では、広範囲にわたって使用されている。本発明は、既知のトレンチ技術の更なる使用可能性を開示し、このことにより、高周波数構造の場合に半導体基板への高周波数信号伝送を著しく改善する、簡単でコストのかからない可能性を提供する。
【００４１】
本発明は、同様に、ＨＦ部品の試験の際に使用できる。これは、測定ヘッドに接触する測定端子の下にトレンチ格子を備えることで実現できる。これにより、導線、すなわち、試験される部品に対する導体経路の下に絶縁層が備えられている場合、妨害性のある容量性連結を著しく減少できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の細部を示す断面図である。
【図２】接続素子と、その下に備えられている絶縁層との関係を示す俯瞰図である。
【図３】トレンチ格子の実施例を示す図である。
【図４】複数の接続素子を有する半導体装置の一部を示す俯瞰図である。
【図５】トレンチ格子の具体的な構造を有する、本発明に基づく半導体装置の断面図である。
【符号の説明】
１ 基板
２ 金属被覆
３ 絶縁層
４ 接続素子
５ ポリシリコン抵抗
６，７ 導体経路
８ 貫通接触部
９，１０，１１ 酸化物層
１２ 基板壁
１３ 溝
Claims (15)
- 基板（１）を有し、この基板は、この基板に集積されている少なくとも１つの部品、特にトランジスタを有し、さらにこの部品を取り囲んでいるトレンチ溝を備えており、この基板の第１主要側面（Ｉ）に金属被覆（２）が設けられており、この金属被覆（２）の少なくとも一部の下に、基板（１）に配された絶縁層（３）が備えられている半導体装置であって、
上記の絶縁層（３）が、トレンチ格子の形状で実現されており、このトレンチ格子と、集積部品を取り囲んでいるトレンチ溝とを、同じ方法工程において製造できることを特徴とする、半導体装置。 - 上記トレンチ格子が、基板の第１主要側面（Ｉ）に達していることを特徴とする、請求項１に記載の半導体装置。
- 上記トレンチ格子が、溝（１３）および柱（１２）を備え、この溝（１３）が絶縁体によって充填されていることを特徴とする、請求項１または２に記載の半導体装置。
- 上記トレンチ格子の柱（１２）が、基板物質から構成されていることを特徴とする、請求項１ないし３のいずれかに記載の半導体装置。
- 上記トレンチ格子の上記柱（１２）が、酸化物から構成されていることを特徴とする、請求項１ないし３のいずれかに記載の半導体装置。
- 上記金属被覆（２）が、外部接触可能な接続素子（４）、集積コイル、導体経路（６，７）、集積キャパシタまたはポリシリコン抵抗（５）を備え、接続素子、集積コイルのいくつか、導体経路、集積キャパシタ、または集積ポリシリコン抵抗の一部の下に、上記絶縁層（３）が備えられていることを特徴とする、請求項１ないし５のいずれかに記載の半導体装置。
- 上記接続端子（４）、集積コイル、導体経路（６，７）の少なくとも一部、集積キャパシタまたは集積ポリシリコン抵抗（５）の下に、絶縁層（３）の割り当てられている領域がそれぞれ備えられていることを特徴とする、請求項１ないし６のいずれかに記載の半導体装置。
- 上記絶縁層（３）の領域が、各接続素子（４）、集積コイル、集積キャパシタ、または、集積ポリシリコン抵抗（５）を越えて横側へ突出していることを特徴とする、請求項１ないし７のいずれかに記載の半導体装置。
- 上記トレンチ格子が、長方形または菱形に形成されていることを特徴とする、請求項１ないし８のいずれかに記載の半導体装置。
- 上記半導体装置が、半導体チップであることを特徴とする、請求項１ないし９のいずれかに記載の半導体装置。
- 上記半導体装置が、ウエハーであり、接続素子が、測定ヘッドに対する接触のために備えられていることを特徴とする、請求項１ないし１０のいずれかに記載の半導体装置。
- 上記基板が、シリコンまたはガリウム砒素から構成されていることを特徴とする、請求項１ないし１１のいずれかに記載の半導体装置。
- 基板（１）を有し、この基板は、この基板に集積されている少なくとも１つの部品を備え、この基板の第１主要側面（Ｉ）に金属被覆（２）が設けられており、この金属被覆（２）の少なくとも一部の下に、基板（１）に配された絶縁層（３）が備えられており、この絶縁層（３）は、トレンチ格子の形状に実現されており、トレンチ格子と集積部品を取り囲んでいるトレンチ溝とが同じ方法工程において製造される半導体装置の製造方法。
- 上記トレンチ格子の溝が、絶縁体によって充填される請求項１３に記載の方法。
- 上記絶縁層が、基板の、後の方法工程において高周波数信号の信号経路に存在する接続素子が生成される位置に、生成されることを特徴とする、請求項１３または１４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10041691A DE10041691A1 (de) | 2000-08-24 | 2000-08-24 | Halbleiteranordnung |
| PCT/DE2001/002701 WO2002017399A1 (de) | 2000-08-24 | 2001-07-18 | Halbleiteranordnung und verfahren zu dessen herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004507113A true JP2004507113A (ja) | 2004-03-04 |
Family
ID=7653706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002521366A Abandoned JP2004507113A (ja) | 2000-08-24 | 2001-07-18 | 半導体装置およびその製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6838746B2 (ja) |
| EP (1) | EP1312115B1 (ja) |
| JP (1) | JP2004507113A (ja) |
| KR (1) | KR20030027065A (ja) |
| CN (1) | CN1263126C (ja) |
| AT (1) | ATE431966T1 (ja) |
| DE (2) | DE10041691A1 (ja) |
| TW (1) | TW502425B (ja) |
| WO (1) | WO2002017399A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2878081B1 (fr) * | 2004-11-17 | 2009-03-06 | France Telecom | Procede de realisation d'antennes integrees sur puce ayant une efficacite de rayonnement ameliore. |
| DE102005048872A1 (de) * | 2005-10-12 | 2007-04-26 | Mühlbauer Ag | Testkopfeinrichtung |
| CN101360391B (zh) * | 2007-07-31 | 2010-09-01 | 俞宛伶 | 印刷线路板埋入式电容结构 |
| US8525168B2 (en) * | 2011-07-11 | 2013-09-03 | International Business Machines Corporation | Integrated circuit (IC) test probe |
| CN105934247A (zh) * | 2013-12-23 | 2016-09-07 | 株式会社三养生物制药 | 包含帕洛诺司琼的药物组合物 |
| US20150349396A1 (en) * | 2014-05-31 | 2015-12-03 | Hatem Mohamed Aead | Air Gap Creation In Electronic Devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467945A (en) * | 1987-09-08 | 1989-03-14 | Mitsubishi Electric Corp | Wiring layer formed on buried dielectric and manufacture thereof |
| GB2226445B (en) * | 1988-07-06 | 1992-07-15 | Plessey Co Plc | Silicon integrated circuit |
| US5665633A (en) * | 1995-04-06 | 1997-09-09 | Motorola, Inc. | Process for forming a semiconductor device having field isolation |
| US5742091A (en) * | 1995-07-12 | 1998-04-21 | National Semiconductor Corporation | Semiconductor device having a passive device formed over one or more deep trenches |
| SE510443C2 (sv) * | 1996-05-31 | 1999-05-25 | Ericsson Telefon Ab L M | Induktorer för integrerade kretsar |
| DE69738012T2 (de) * | 1996-11-26 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Halbleitervorrichtung und deren Herstellungsverfahren |
| KR19990055422A (ko) * | 1997-12-27 | 1999-07-15 | 정선종 | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 |
| KR100280487B1 (ko) * | 1998-06-05 | 2001-03-02 | 김영환 | 반도체소자에서의소자격리구조및그격리방법 |
| EP0966040A1 (en) * | 1998-06-19 | 1999-12-22 | International Business Machines Corporation | Passive component above isolation trenches |
| KR100319743B1 (ko) * | 1998-11-24 | 2002-05-09 | 오길록 | 기생 캐패시턴스 및 자장의 간섭을 감소시킬 수 있는 집적소자및 그 제조 방법 |
| US6307247B1 (en) * | 1999-07-12 | 2001-10-23 | Robert Bruce Davies | Monolithic low dielectric constant platform for passive components and method |
| DE19944306B4 (de) * | 1999-09-15 | 2005-05-19 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit integrierter Spule und Verfahren zu deren Herstellung |
-
2000
- 2000-08-24 DE DE10041691A patent/DE10041691A1/de not_active Withdrawn
-
2001
- 2001-07-18 WO PCT/DE2001/002701 patent/WO2002017399A1/de not_active Application Discontinuation
- 2001-07-18 DE DE50114903T patent/DE50114903D1/de not_active Expired - Lifetime
- 2001-07-18 AT AT01962562T patent/ATE431966T1/de not_active IP Right Cessation
- 2001-07-18 EP EP01962562A patent/EP1312115B1/de not_active Expired - Lifetime
- 2001-07-18 JP JP2002521366A patent/JP2004507113A/ja not_active Abandoned
- 2001-07-18 CN CNB01814568XA patent/CN1263126C/zh not_active Expired - Fee Related
- 2001-07-18 KR KR10-2003-7002535A patent/KR20030027065A/ko not_active Application Discontinuation
- 2001-08-22 TW TW090120603A patent/TW502425B/zh not_active IP Right Cessation
-
2003
- 2003-02-24 US US10/372,985 patent/US6838746B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE50114903D1 (de) | 2009-07-02 |
| CN1470071A (zh) | 2004-01-21 |
| EP1312115B1 (de) | 2009-05-20 |
| US20030186548A1 (en) | 2003-10-02 |
| WO2002017399A1 (de) | 2002-02-28 |
| EP1312115A2 (de) | 2003-05-21 |
| WO2002017399A8 (de) | 2002-05-02 |
| DE10041691A1 (de) | 2002-03-14 |
| KR20030027065A (ko) | 2003-04-03 |
| US6838746B2 (en) | 2005-01-04 |
| ATE431966T1 (de) | 2009-06-15 |
| CN1263126C (zh) | 2006-07-05 |
| TW502425B (en) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112424929B (zh) | 单层转移集成电路的热提取 | |
| KR100243658B1 (ko) | 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법 | |
| JP5048230B2 (ja) | 半導体装置およびその製造方法 | |
| JP5209301B2 (ja) | 混合信号についての基板クロストークを低減する技術及びｒｆ回路設計 | |
| US9093287B2 (en) | Diode, ESD protection circuit and method of manufacturing the same | |
| KR101264926B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US7052939B2 (en) | Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications | |
| US8916471B1 (en) | Method for forming semiconductor structure having through silicon via for signal and shielding structure | |
| JPH11233727A (ja) | シリコン基板上のインダクタ装置及びその製造方法 | |
| US5485029A (en) | On-chip ground plane for semiconductor devices to reduce parasitic signal propagation | |
| US6798037B2 (en) | Isolation trench structure for integrated devices | |
| US9177852B2 (en) | Integrated circuits separated by through-wafer trench isolation | |
| JP2012511257A (ja) | ボンドパッド下の溝を特徴とするｒｆ装置及び方法 | |
| US20140151851A1 (en) | Tapered via and mim capacitor | |
| CN107424993A (zh) | 用于共用衬底的电路的隔离结构 | |
| CN100505237C (zh) | 半导体器件多层之间对准的模拟测量 | |
| JP2007535162A (ja) | 半導体デバイスおよびかかるデバイスを製造する方法 | |
| KR20070063585A (ko) | 콘택트 포스트와 절연 트렌치의 형성 방법, ｓｏｉ 기판을포함하는 집적 회로 및 그 제조 방법 | |
| JP2004507113A (ja) | 半導体装置およびその製造方法 | |
| US9000785B2 (en) | Transistor test structure | |
| KR20030026912A (ko) | 고전압 주변부 | |
| US9755063B1 (en) | RF SOI switches including low dielectric constant features between metal line structures | |
| CN109585426B (zh) | 高电压电容器、包括电容器的系统以及制造电容器的方法 | |
| KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
| US11574996B2 (en) | High-voltage capacitor, system including the capacitor and method for manufacturing the capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040426 |