CN1470071A - 半导体元件及其制造方法 - Google Patents
半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN1470071A CN1470071A CNA01814568XA CN01814568A CN1470071A CN 1470071 A CN1470071 A CN 1470071A CN A01814568X A CNA01814568X A CN A01814568XA CN 01814568 A CN01814568 A CN 01814568A CN 1470071 A CN1470071 A CN 1470071A
- Authority
- CN
- China
- Prior art keywords
- matrix
- semiconductor element
- trench gate
- insulating barrier
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011159 matrix material Substances 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005502 peroxidation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Die Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提出一种具有一基质的半导体元件，在此基质内至少有一个电子元件，且在基质的第一主面上有一金属层。此金属层至少有一部分下方铺有一位于基质内的绝缘层。此绝缘层是制作成沟槽栅的型式，可以大幅降低高频信号传输时出现的寄生电容及信号功率衰减程度。
Description
技术领域
本发明的半导体元件具有一基质，在此基质内至少有一个四周被一沟槽环绕的电子元件(尤其是电晶体)，且在此基质的第一主面上有一金属层，此金属层至少有一部分下方铺有一位于基质内的绝缘层。
背景技术
在经由大面积被动元件之印刷电路传输频率达数十亿赫兹(GHz)以上的信号，以及在大面积接线元件(即所谓的接触微调电容器)上进行的信号输入和信号输出耦合，都会因为寄生电容的关系造成信号功率大幅下降，因而使信号品质受损。由于前面提及的金属层与半导体基质之间会有电容耦合的情况，因此寄生电容的产生是无法避免的。
为了能够在数十亿赫兹以上的频率范围良好的传输信号，也就是使信号品质受损的程度保持在很低的范围内，必须尽可能的使信号衰减的程度降到最低。这个要求对于通讯用的半导体元件和量测技术用的半导体元件而言都是必要的。
信号传输特性的量测和检验是以一种所谓的S参数量测来进行。在进行S参数量测时，是将一频率最高达50GHz的高频小信号从接线元件经一″在晶圆上的″(on-wafer)金属引线尽可能的以最小的信号衰减及信号失真的方式传输至待量测的半导体元件。为了输送信号，将一所谓的高频测试头装在位于晶圆上的接线元件上。这个高频测试头会将信号输入，并将发射及反射信号部分传输至一通往量测仪器的50Ω系统。连接接线元件及待量测半导体元件的金属引线的线径通常为10μm至数百μm。量测仪器会精确的量测出在不同信号频率时的发射及反射信号功率。量测结果显示，在信号频率高达数十亿赫兹(GHz)时，在半导体元件的基质内发生的电容耦合会使接线元件上的信号功率衰减明显变大。
尽可能缩小接线元件及引线(印刷电路)的线径是一种众所周知的降低寄生电容、电感、以及串联电阻的方法。但由于所能取得之量测仪器上的测试头的关系，使得接线元件及引线(印刷电路)的线径能够缩小的程度非常有限。同样的，线径能够缩小的程度亦受限于接线元件的最小面积要求。另外一个难处是，在高频设计的半导体元件中，电流密度会随著工作频率加大而变大，因此从这个观点来看，所使用的引线及/或印刷电路的线径反而应该是变大，而不是变小，这样才能够将因电流密度变大而升高的线路电感及串联电阻保持在可以容忍的范围内。
另外一种可以降低信号功率衰减程度的方法是提高半导体元件的基质电阻率。但是提高基质电阻率会导致发生闭锁的可能性及不同电路区块之间产生基质耦合的可能性大幅升高。因此就制程技术的观点而言，提高基质电阻率的方法所能达到的效果是非常有限的。
在″Novell Burried Oxide isolation for Monolitic RF Inductors onSilicon″(作者：H.B.Erzgraber，T.Grabolla，H.H.Richter，P.Schley，A.Wolff；IEDM 98，535-539页)一文中提出一种在设于基质内的线圈下方铺设一层绝缘层，以降低线圈内信号功率衰减程度的方法。这种方法所使用的是一种沟槽深度非常大的沟槽绝缘技术，这种技术会使剩下的平行矽接片完全被氧化。这篇文章提出的方法旨在改善线圈的品质。由于发生信号衰减的主要部位是在基质深处的涡流内，因此这种方法需用到深度相当深的沟槽，其缺点是这样会使制程变得更复杂。此外，由于这种方法所使用的″硬″氧化步骤会破坏位于基质内的双极电晶体和CMOS电晶体，因此这种方法的使用也受到很大的限制。
发明内容
本发明的第一个目的是提出一种半导体元件，此种半导体元件能够经由降低信号衰减达到改善信号传输的目的。本发明的第二个目的是提出一种制造此种半导体的方法。
具有申请专利项目1之特徵的半导体元件即为一种能够达到本发明的第一个目的的半导体元件。具有申请专利项目13之特徵的方法即为能够达到本发明的第二个目的的方法。从属于申请专利项目1及13的其他申请项目均为其所属的有利方式。
在本发明中，绝缘层是制作成沟槽栅的型式，且沟槽栅及环绕电子元件的沟槽可以在同一个制造步骤中形成。
本发明的理论基础是，基质内的电容损耗电流与金属层的面积及信号频率均呈现直接正比的关系，但与基质及导引信号的金属层之间的距离则呈现间接正比关系。信号传输时的主要衰减效应是高频信号在半导体基质内的耦合。依下式可计算出金属层单位面积A的比面积电容导电率：
yA＝2πfε0εr/d式中f代表信号频率，ε0代表电场常数，εr代表位于金属层及基质之间的绝缘材料的介电常数，d代表金属层及基质之间的距离。从上式中可得知，使用介电常数低的材料可以有效降低比导电率。具有低介电常数的材料称为″低k电介质″(Low-k-Dielectrics)。
从上述方程式可以得出另外一种降低比导电率的方法是加大金属层及基质之间的距离d。
本发明提出一种可以用非常简单且有效率的方式使距离d加大、并进而使寄生电容大幅降低的方法，而且这种方法属于在许多现代化半导体技术中都具备的制程技术。
在基质内设置一沟槽栅型式的绝缘层可以使距离d加大2至3倍(视所拥有的沟槽深度而定)。必要时在沟槽栅的范围可以省略一低欧姆的场注入。留在沟槽栅内的柱子是由半导体基质所构成，因此是高欧姆的。位于金属层下方基质的欧姆数愈高，在其内部因涡流及基质集肤效应造成的信号衰减就愈低。
由于形成沟槽栅的技术属于现有制程的范围，因此沟槽栅的形成并非一件困难的事。而且因为基质内的所有电晶体都要有一道环绕其四周的沟槽，因此沟槽栅的形成也不会使制程步骤增加。也就是说，沟槽栅的形成和在基质内的电子元件四周产生一道沟槽的作业可以在同一个制程步骤中完成。唯一需要做的只是改用一种经修改过的掩膜即可。
可以经由乾腐蚀程序、湿式化学清洗、以及在沟槽内填充绝缘材料(例如PSG玻璃)的方式形成沟槽。接著还可以将剩下的基质柱完全氧化(但此步骤并非一定要有)。只要选用适当的掩膜即可获得吾人所需形状的沟槽栅。
本发明的方法容许未完全氧化的半导体残留柱子或残接片的存在，这些未完全氧化的半导体残留柱子或残接片的数量会因为沟槽栅的沟槽所使用的菱形或矩形掩膜而减少。因此本发明的方法不需增加使用掩膜的数量、也不必增加制程步骤，就可以制作出理想的半导体元件，这表示制造成本可以获得有效的控制和降低。
绝缘层的范围最好是伸展至基质的第一主面。沟槽栅的形状最好是菱形或矩形。如果使沟槽栅的格子具有适当的尺寸，即可在沟槽蚀刻步骤之后可能接著进行的氧化步骤(不一定要进行这个步骤)将基质材料氧化至沟槽蚀刻深度，形成一个绝缘性很高且介电常数很小(εr＝3.3)的氧化矽层。为了尽可能达到完全氧化的程度，最好是使沟槽栅的格子形状为菱形或矩形。
原则上在整个主面上(半导体元件的电子元件除外)均可设置沟槽栅。但实际上只需在对高频信号敏感的金属层部分下方铺设沟槽栅即已足够。金属层通常具有外接之可接触接线元件(接触微调电容器)、聚矽电阻、印刷电路、以及内建的线圈(视需要而定)，依据本发明的方式，其中至少有一部分的接线元件、内建线圈、一部分的印刷电路、或是内建聚矽电阻的下方铺有绝缘层。特别是在大面积的电子元件(例如外接可接触接线元件或内建线圈)中，只有位于高频信号的信号路径上的接线元件的下方必须铺设绝缘层。
在本发明的一种实施方式中，可以将接线元件、内建线圈、对信号敏感的一部分印刷电路、或内建聚矽电阻分别设置在绝缘层的某一个指定的范围上。而且绝缘层的这个范围最好能够从其上方的一个接线元件、内建线圈、所选定的部分印刷电路、或内建聚矽电阻的侧面伸出，因为这样可以使信号衰减的程度降低。
本发明所称之半导体元件可以是一种半导体测试构造或半导体晶片，也可以是一种晶圆，且在此晶圆上设有与量测头接触的接线元件。与量测头接触的接线元件的寄生电容必须被降低，这样才能够获得尽可能精确的量测结果。
与基质的电容耦合恒是一个阻容节，而信号功率只可能消失在基质的电阻R中。因此有两种方法可以降低信号功率的衰减，即电阻R趋近于0或无穷大。
矽是一种非常适合作为基质的材料，因为在大部分现代化制程技术中，基质的欧姆数都很低，而且基质损耗则可能相当高。使用砷化镓基质时的信号衰减程度不同于使用矽基质时的信号衰减程度，这是因为砷化镓晶圆的欧姆数比矽晶圆的欧姆数高出甚多。
原则上本发明的方法可应用于所有的晶圆材料。但其应用效果则与晶圆材料的种类有很大的关系。晶圆材料的比电阻可以从0.01Ωcm到10MΩcm之间。
附图说明
以下配合图式进一步说明本发明的方法及其优点：
图式1：本发明之半导体元件的部分断面图
图式2：接线元件及位于其下方之绝缘层之间的关系的上视图
图式3：沟槽栅的一种实施方式
图式4：具有多个接触元件之半导体元件的部分上视图
图5：本发明之一种具有具体的沟槽栅结构的半导体元件的断面图
具体实施方式
图式1显示一本发明之半导体元件的部分断面图。基质(1)最好是以矽制成。在基质(1)的第一主面(I)设有一个金属层(2)。在基质(1)内至少有一个形状如设置在基质内(1)的凹槽的电子元件。由凹槽(14)和基质(1)构成的二极体就是这种电子元件的一种典型代表。当然，本发明的半导体元件可以具有许多彼此以任意方式接通的电子元件。
在这个实施例中，金属层(2)是由两个金属面构成。位于下方的第一个金属面具有印刷电路(6)，位于上方的第二个金属面则具有印刷电路(7)。印刷电路(6)和印刷电路(7)之间隔著氧化层(10)。在具有印刷电路(7)的第一个金属面及基质(1)的第一主面(I)之间也设一个氧化层(11)。为了保护位于最上方的金属面(即具有印刷电路(6)的第二个金属面)，故在其上方设置一氧化层(9)或钝化层。氧化层(9)上有缺口，外接可接触接线元件(4)可经由缺口与印刷电路(6)连接。位于上下方的两个金属面的印刷电路可以(但不是必须)经由一层间电路接通段(8)彼此相接。一种常见的方式是，位于下方的金属面具有一聚矽电阻(5)。聚矽电阻通常需要一较大的面积，因此会对基质形成一不能忽略的电容。在注入高频电流通过聚矽电阻时，由于聚矽电阻的反应就像阻容节一样，因此电容的大小是视频率而定。位于聚矽电阻(5)下方的绝缘层(3)可以将通往基质的电容大幅降低。
本发明的应用范围当然不限于仅有两个金属面实施方式，而是可以应用于具有任意数量之金属面的实施方式。
假设在接线元件(4)上输入一频率在数十亿赫兹(GHz)范围的高频信号。为了缩小接线元件(4)的金属面与基质(1)之间的寄生电容，所以在接线元件(4)下方设置一绝缘层(3)。这个沟槽栅状的绝缘层(3)的范围伸展至基质(1)的第一主面(I)。从图式1的断面图可以清楚的看出，绝缘层(3)从侧面伸展超出接线元件(4)的侧面边界，以便能够最大幅度的降低可能导致信号功率衰减的寄生电容。图式5显示一种可行的具体的沟槽栅结构。
由于聚矽电阻对基质也会形成很大的电容耦合，因此在聚矽电阻(5)的下方也设置一个绝缘层(3)。这个绝缘层(3)也是从侧面伸展超出聚矽电阻(5)。
从图式2也可以清楚看出绝缘层(3)从侧面伸展超出受其保护的金属层部分的情形。图式2的上视图显示一接线元件(4)及从其侧面伸展超出的绝缘层(3)。
从图式1还可以进一步看出，绝缘层(3)并不一定必须将基质的整个主面(I)覆盖住(电子元件除外)。只需在传输高频信号或输出及/或输入高频信号的金属层部分的下方铺设绝缘层即已足够。
图式3显示本发明的一种沟槽栅的结构。从图式3中可看到蚀刻入基质的沟槽(13)。蚀刻步骤结束后留下基质柱(12)。在蚀刻沟槽内填入适当的绝缘材料(最好是PSG玻璃)。
沟槽栅各个格子的排列方式最好能够使得在经过接下来的氧化步骤后(不一定要有这个步骤)，残留的基质材料(也就是基质柱(12))的数量会减少，甚至完全消除，以便能够获得一连贯的绝缘层。
如果所使用的是矽基质，则经过氧化步骤后会产生氧化矽。由于氧化矽具有很高的绝缘性及相当低的介电常数，因此光是这种配置设计措施即可将比电容导电率降低2至3倍。
本发明的另外一个优点是可以使半导体基质内高频干扰信号的杂散情况变少。同样的，在所有对高频信号敏感的信号路径上均使用沟槽栅的作法，也可以大幅降低在复杂的混合信号晶片设计中出现的串扰现象。
图式4的上视图显示本发明的一种半导体元件的实施方式。在图式4中可看到3个分别具有印刷电路(6a，6b，6c)的接线元件(4a，4b，4c)。电源电压接在接线元件(4c)上。另外两个接线元件(4a，4b)被输入一高频信号。只有另外两个接线元件(4a，4b)的下方分别铺有沟槽栅(3a，3b)。另外一种可能的方式是在接线元件(4a，4b)的下方铺一个单一的沟槽栅。由于接线元件(4c)并未被输入高频信号，因此无需铺设沟槽栅。原则上在每一个只包含金属面内的电子元件的对信号敏感的信号线路段下方均可铺设沟槽栅。特别是供高频信号通过的印刷电路对信号尤其敏感。
图式5显示本发明之一种具有具体的沟槽栅结构的半导体元件的断面。沟槽栅是铺设在接线元件下方，并从侧面伸展超出接线元件的范围。在图式5的实施方式中，基质(1)上方有一个外延层(15)，外延层(15)之上有一层可以经由热处理或CVD沉积加上去的绝缘材料(14)。伸展至第一主面(I)的另外一层绝缘材料(17)是在填充沟槽(13)时加上去的。绝缘材料(17)及沟槽(13)最好都是由PSG玻璃构成。从图式5可以清楚看出，在沟槽(13)之间尚有残留的基质柱(12)。这些基质柱(12)在垂直方向上具有与基质(1)相同的杂质分布。因此这些基质柱(12)具有与晶圆相同的基本掺杂。图式5所示的外延层是一个可供选择的项目，也可以不要。在外延层和基质之间形成一个典型的PN结，由于这个PN结最好是一个低掺杂的PN结，因此其具有的空间电荷区相当宽广。这个PN结空间电荷区的反应如同一个绝缘层，而且会对基质(1)产生一串联电容。
图式5中基质(1)内有若干个植入区域(16)是所谓的″通道制动元件″(Channel Stopper)。虽然这些区域(16)并非一定要有，但是其存在是有优点的。沟槽(13)只需进入基质(1)内约5nm的深度就可以产生足够的效果。在这个深度下，输入接线元件(4)的高频信号就可以达到良好的信号品质。当然，实际的沟槽深度是可以比5nm还要深很多的。决定沟槽深度的两个最主要因素是所使用的半导体材料和输入接线元件之高频信号的频率。
从以下的说明可得知，只要利用半导体制程中现有的槽技术即可将金属层结构和基质之间的寄生电容降低2至3倍。到目前为止，沟槽技术的发展主要是被用来大幅提高位于基质内的电子元件之间的绝缘性，以及大幅缩小每一个电子元件所需的晶片面积。本发明的提出为现有的沟槽技术找到一个应用领域，并提供一种能够大幅改善高频元件在半导体基质上的高频信号传输的简单、低成本的方法。
本发明的方法亦可应用于高频电子元件的测试。在待测试的电子元件中，与量测头接触的接线元件的下方均有铺设沟槽栅。此外，如果引线(也就是印刷电路)被设置其下方铺有绝缘层的待测试电子元件下方，就可以将会造成干扰的电容耦合大幅降低。
标号说明
1基质
2金属层
3绝缘层
4接线元件
5聚矽电阻
6，7印刷电路
8层间电路接通段
9，10，11氧化层
12基质壁
13沟槽
Claims (15)
1.一种半导体元件，具有一基质(1)，在基质(1)内至少有一个四周被一沟槽环绕的电子元件(尤其是电晶体)，在基质(1)的第一主面(I)上有一金属层(2)，此金属层(2)至少有一部分下方铺有一位于基质(1)内的绝缘层(3)，其特征为：绝缘层(3)是制作成沟槽栅的型式，且沟槽栅及环绕电子元件的沟槽可以在同一个制造步骤中形成。
2.如权利要求1的半导体元件，其特征为：沟槽栅的范围伸展至基质的第一主面(I)。
3.如权利要求1或2的半导体元件，其特征为：沟槽栅具有沟槽(13)及柱子(12)，且沟槽(13)内有填充绝缘材料。
4.如权利要求1-3中任一项的半导体元件，其特征为：沟槽的柱子(12)是由基质材料构成。
5.如权利要求1-3中任一项的半导体元件，其特征为：沟槽的柱子(12)是由一种氧化物构成。
6.如权利要求1-5中任一项的半导体元件，其特征为：金属层(2)具有外接之可接触接线元件(4)、内建线圈、印刷电路(6，7)、内建电容或聚矽电阻(5)，其中至少有一部分的接线元件、内建线圈、一部分的印刷电路、或是内建电容或聚矽电阻的下方铺有绝缘层(3)。
7.如权利要求1-6中任一项的半导体元件，其特征为：接线元件(4)、内建线圈、至少一部分的印刷电路(6，7)、以及内建电容或聚矽电阻(5)均是设置在绝缘层(3)的某一个指定的范围上。
8.如权利要求1-7中任一项的半导体元件，其特征为：绝缘层(3)的范围从其上方的一个接线元件(4)、一个内建线圈、一个内建电容或内建聚矽电阻(4)的侧面伸出。
9.如权利要求1-8中任一项的半导体元件，其特征为：沟槽栅的形状为菱形或矩形。
10.如权利要求1-9中任一项的半导体元件，其特征为：此种半导体元件为一半导体晶片。
11.如权利要求1-10中任一项的半导体元件，其特征为：此种半导体元件为一晶圆，且接线元件是作为与量测头接触之用。
12.如权利要求1-11中任一项的半导体元件，其特征为：所使用的基质是矽基质或砷化镓基质。
13.一种制造半导体元件的方法，此种半导体元件具有一基质(1)，在基质(1)内至少有一个电子元件，在基质(1)的第一主面(I)上有一金属层(2)，此金属层(2)至少有一部分下方铺有一位于基质(1)内的绝缘层(3)，此绝缘层(3)是制作成沟槽栅的型式，且沟槽栅及环绕电子元件的沟槽都是在同一个制造步骤中形成。
14.如权利要求13的方法，其特征为：以绝缘材料填充沟槽栅的沟槽。
15.如权利要求13或14的方法，其特征为：在后续的制程步骤中将会产生位于高频信号的信号路径上的接线元件之处的基质内形成一绝缘层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10041691A DE10041691A1 (de) | 2000-08-24 | 2000-08-24 | Halbleiteranordnung |
| DE10041691.8 | 2000-08-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1470071A true CN1470071A (zh) | 2004-01-21 |
| CN1263126C CN1263126C (zh) | 2006-07-05 |
Family
ID=7653706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB01814568XA Expired - Fee Related CN1263126C (zh) | 2000-08-24 | 2001-07-18 | 半导体元件及其制造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6838746B2 (zh) |
| EP (1) | EP1312115B1 (zh) |
| JP (1) | JP2004507113A (zh) |
| KR (1) | KR20030027065A (zh) |
| CN (1) | CN1263126C (zh) |
| AT (1) | ATE431966T1 (zh) |
| DE (2) | DE10041691A1 (zh) |
| TW (1) | TW502425B (zh) |
| WO (1) | WO2002017399A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101360391B (zh) * | 2007-07-31 | 2010-09-01 | 俞宛伶 | 印刷线路板埋入式电容结构 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2878081B1 (fr) * | 2004-11-17 | 2009-03-06 | France Telecom | Procede de realisation d'antennes integrees sur puce ayant une efficacite de rayonnement ameliore. |
| DE102005048872A1 (de) * | 2005-10-12 | 2007-04-26 | Mühlbauer Ag | Testkopfeinrichtung |
| US8525168B2 (en) * | 2011-07-11 | 2013-09-03 | International Business Machines Corporation | Integrated circuit (IC) test probe |
| KR20150073866A (ko) | 2013-12-23 | 2015-07-01 | 주식회사 삼양바이오팜 | 팔로노세트론을 함유하는 약학 조성물 |
| US20150349396A1 (en) * | 2014-05-31 | 2015-12-03 | Hatem Mohamed Aead | Air Gap Creation In Electronic Devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467945A (en) * | 1987-09-08 | 1989-03-14 | Mitsubishi Electric Corp | Wiring layer formed on buried dielectric and manufacture thereof |
| GB2226445B (en) * | 1988-07-06 | 1992-07-15 | Plessey Co Plc | Silicon integrated circuit |
| US5665633A (en) * | 1995-04-06 | 1997-09-09 | Motorola, Inc. | Process for forming a semiconductor device having field isolation |
| US5742091A (en) * | 1995-07-12 | 1998-04-21 | National Semiconductor Corporation | Semiconductor device having a passive device formed over one or more deep trenches |
| SE510443C2 (sv) * | 1996-05-31 | 1999-05-25 | Ericsson Telefon Ab L M | Induktorer för integrerade kretsar |
| DE69738012T2 (de) * | 1996-11-26 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Halbleitervorrichtung und deren Herstellungsverfahren |
| KR19990055422A (ko) * | 1997-12-27 | 1999-07-15 | 정선종 | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 |
| KR100280487B1 (ko) * | 1998-06-05 | 2001-03-02 | 김영환 | 반도체소자에서의소자격리구조및그격리방법 |
| EP0966040A1 (en) * | 1998-06-19 | 1999-12-22 | International Business Machines Corporation | Passive component above isolation trenches |
| KR100319743B1 (ko) * | 1998-11-24 | 2002-05-09 | 오길록 | 기생 캐패시턴스 및 자장의 간섭을 감소시킬 수 있는 집적소자및 그 제조 방법 |
| US6307247B1 (en) * | 1999-07-12 | 2001-10-23 | Robert Bruce Davies | Monolithic low dielectric constant platform for passive components and method |
| DE19944306B4 (de) * | 1999-09-15 | 2005-05-19 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit integrierter Spule und Verfahren zu deren Herstellung |
-
2000
- 2000-08-24 DE DE10041691A patent/DE10041691A1/de not_active Withdrawn
-
2001
- 2001-07-18 AT AT01962562T patent/ATE431966T1/de not_active IP Right Cessation
- 2001-07-18 EP EP01962562A patent/EP1312115B1/de not_active Expired - Lifetime
- 2001-07-18 CN CNB01814568XA patent/CN1263126C/zh not_active Expired - Fee Related
- 2001-07-18 JP JP2002521366A patent/JP2004507113A/ja not_active Abandoned
- 2001-07-18 KR KR10-2003-7002535A patent/KR20030027065A/ko not_active Application Discontinuation
- 2001-07-18 DE DE50114903T patent/DE50114903D1/de not_active Expired - Lifetime
- 2001-07-18 WO PCT/DE2001/002701 patent/WO2002017399A1/de not_active Application Discontinuation
- 2001-08-22 TW TW090120603A patent/TW502425B/zh not_active IP Right Cessation
-
2003
- 2003-02-24 US US10/372,985 patent/US6838746B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101360391B (zh) * | 2007-07-31 | 2010-09-01 | 俞宛伶 | 印刷线路板埋入式电容结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004507113A (ja) | 2004-03-04 |
| US6838746B2 (en) | 2005-01-04 |
| EP1312115B1 (de) | 2009-05-20 |
| DE10041691A1 (de) | 2002-03-14 |
| CN1263126C (zh) | 2006-07-05 |
| US20030186548A1 (en) | 2003-10-02 |
| TW502425B (en) | 2002-09-11 |
| KR20030027065A (ko) | 2003-04-03 |
| WO2002017399A8 (de) | 2002-05-02 |
| DE50114903D1 (de) | 2009-07-02 |
| ATE431966T1 (de) | 2009-06-15 |
| EP1312115A2 (de) | 2003-05-21 |
| WO2002017399A1 (de) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1045349C (zh) | 具有覆埋位线元件的半导体器件及其制备方法 | |
| JP7311941B2 (ja) | 寄生容量が低減されたデバイスアイソレーター | |
| CN103050483B (zh) | 垂直定向的半导体器件及其屏蔽结构 | |
| KR100364589B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN102239552B (zh) | 具有接合垫下方的沟槽的特征的rf器件和方法 | |
| US20030168712A1 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| CN101211916A (zh) | 射频集成电路装置 | |
| CN103346141A (zh) | 内部集成有电容器的半导体器件 | |
| CN1458693A (zh) | 半导体存储器件及其制造方法 | |
| CN113078156B (zh) | 半导体结构及其形成方法 | |
| CN1341964A (zh) | 集成电磁屏蔽装置 | |
| CN1714451A (zh) | 双晶体管或非器件 | |
| CN1263126C (zh) | 半导体元件及其制造方法 | |
| CN103187303A (zh) | 功率半导体装置的制作方法 | |
| CN1160786C (zh) | 具有深衬底接触的半导体器件 | |
| US5747867A (en) | Integrated circuit structure with interconnect formed along walls of silicon island | |
| CN102082138B (zh) | 导电结构和集成电路器件 | |
| EP0608335A1 (en) | Structure for suppression of field inversion caused by charge build-up in the dielectric | |
| EP3975250A1 (en) | Semiconductor die and method of manufacturing the same | |
| CN1591865A (zh) | 可阻断寄生损失电流的高功率射频集成电路及其制造方法 | |
| CN1855472A (zh) | 半导体装置以及用于形成sram单元的方法 | |
| KR100396636B1 (ko) | 반도체 집적회로 내에 전계 효과 트랜지스터를 제조하기위한 방법 및 전계 효과 트랜지스터를 포함하는 반도체집적회로 | |
| CN117059609A (zh) | 半导体器件及其形成方法、半导体结构 | |
| KR20230144449A (ko) | 반도체 장치 | |
| JPH06209041A (ja) | 基板内に絶縁パターンを形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CI01 | Publication of corrected invention patent application |
Correction item: Inventor Correct: Brunner False: Bu Lunna Number: 27 Page: 1015 Volume: 22 |
|
| CI03 | Correction of invention patent |
Correction item: Inventor Correct: Brenner Peter False: Bu Lunna Number: 27 Page: The title page Volume: 22 |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: BRUNNER TO: BRUNNER PETER |
|
| ERR | Gazette correction |
Free format text: CORRECT: INVENTOR; FROM: BRUNNER TO: BRUNNER PETER |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060705 Termination date: 20200718 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |