TWI590269B - 三維對稱型垂直變壓器 - Google Patents

三維對稱型垂直變壓器 Download PDF

Info

Publication number
TWI590269B
TWI590269B TW103130990A TW103130990A TWI590269B TW I590269 B TWI590269 B TW I590269B TW 103130990 A TW103130990 A TW 103130990A TW 103130990 A TW103130990 A TW 103130990A TW I590269 B TWI590269 B TW I590269B
Authority
TW
Taiwan
Prior art keywords
wire segment
path
segment
wire
partial
Prior art date
Application number
TW103130990A
Other languages
English (en)
Other versions
TW201603067A (zh
Inventor
李思翰
林志昇
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to US14/693,866 priority Critical patent/US9368271B2/en
Publication of TW201603067A publication Critical patent/TW201603067A/zh
Application granted granted Critical
Publication of TWI590269B publication Critical patent/TWI590269B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Of Transformers For General Uses (AREA)

Description

三維對稱型垂直變壓器
本發明是有關於一種變壓器，且特別是有關於一種三維對稱型垂直變壓器。
積體電路製程利用前段製程可以將各種被動元件(Integrated passive device,IPD)實施於晶片中。晶片中的電感及變壓器為常見的被動元件，且已被廣泛應用在各種射頻積體電路上，如低雜訊放大器(low noise amplifier,LNA)、壓控震盪器(voltage-controlled oscillator,VCO)、注入鎖定式除頻器(injection-locked frequency divider,ILFD)、及功率放大器(power amplifier,PA)等。雖然將電感及變壓器實現於晶片內可以減少外部元件數目，但是這些晶片中的被動元件往往佔用大量之晶片面積，在昂貴的前段製程中造成本的增加。
封裝技術的發展由TSOP(Thin small outline packaging)、CSP(Chip scale package)、WLP(Wafer level package)等技術演進至PoP(Stacked package on package)。半導體電路設計時常面臨技 術瓶頸，例如類比電路與數位電路不易透過晶片系統(System on chip,SoC)製程整合在一起。又或者，即便將類比電路與數位電路整合在SoC，又將會有成本太高及特性無法最佳化等問題。系統級封裝(System in package,SiP)可以將不同的元件透過封裝技術進行整合。但是當封裝需求變得更複雜的時候，SiP技術也遭遇到運作速度、功耗和尺寸等設計上的瓶頸。
三維積體電路(three-dimension integrated circuit,3DIC) 技術可以有效增加產品效能、減低功耗、降低成本、縮小體積及整合異質IC。3DIC可視為SoC、SiP的另一條出路。3DIC可以讓不同功能性質，甚至不同基板的晶片，各自應用最適合的製程分別製作後，再利用矽穿孔(Through silicon via,TSV)技術進行立體堆疊來整合。3DIC不僅縮短金屬導線長度及接線電阻，也能減少晶片面積，具有體積小、整合度高、效率高、耗電量及成本更低的優點。進行立體堆疊前，不同晶片層通常以各自最適合的前段製程(積體電路製程)完成電路或系統。在完成不同晶片層後，所述不同晶片層再以TSV、導電凸塊(Bump)及重新分佈金屬層(Re-distributed layer,RDL)相互堆疊而完成後段製程(封裝製程)的堆疊步驟。利用後段製程來完成各種被動元件(Integrated passive device,IPD)，不僅可以有效率的利用後段製程面積，亦可以將原本在前段製程實施的被動元件由後段製程來實現。由後段製程實現被動元件，可以節省較為昂貴的前段製程面積，進而達到成本下降的優勢。
除了節省面積的考量，尚有雜訊的技術課題。為了降低 共模雜訊，所以電路結構通常設針成差動型式，以提高其差動增益並抑制其共模雜訊增益。為此，被動元件通常需配合差動型式的需求而強調其對稱性結構。若將變壓器應用於差動型式，更需強調其對稱性的結構，使電路具有較佳的差動操作特性。
本發明提供一種變壓器，可以實現三維垂直之對稱型變壓器。所述變壓器可以應用於不同晶片之間的垂直信號耦合傳輸。所述變壓器可以節省晶片面積。
本發明的一實施例提供中，上述的變壓器包括主線圈(primary coil)以及副線圈(secondary coil)。主線圈包括第一電性路徑與第二電性路徑分別位於變壓器的投影面上一對稱線的不同側。第一電性路徑與第二電性路徑的第一端分別作為主線圈的第一端與第二端。第一電性路徑的第二端於該對稱線處連接第二電性路徑的第二端。第一電性路徑包括被配置於第一基底的第一部份路徑與被配置於第二基底的第二部份路徑。第一部份路徑與第二部份路徑之間以矽穿孔(through silicon via,TSV)相互連接。第二電性路徑包括被配置於第一基底的第三部份路徑與被配置於第二基底的第四部份路徑。第三部份路徑與第四部份路徑之間以TSV相互連接。副線圈包括第三電性路徑與第四電性路徑分別位於該投影面上該對稱線的不同側。第三電性路徑與第四電性路徑 的第一端分別作為副線圈的第一端與第二端。第三電性路徑的第二端於該對稱線處連接第四電性路徑的第二端。第三電性路徑包括被配置於第一基底的第五部份路徑與被配置於第二基底的第六部份路徑。第五部份路徑與第六部份路徑之間以TSV相互連接。第四電性路徑包括被配置於第一基底的第七部份路徑與被配置於第二基底的第八部份路徑。第七部份路徑與第八部份路徑之間以TSV相互連接。
基於上述，本發明實施例可以利用TSV之垂直路徑以及不同基底的平面路徑來實現對稱型的所述變壓器(例如三維垂直之對稱型N：1變壓器或是三維對稱型1：1變壓器)。因此，所述變壓器可以節省晶片面積。再者，所述變壓器可以應用於不同晶片之間的垂直信號耦合傳輸。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧變壓器
110‧‧‧主線圈
120‧‧‧副線圈
210‧‧‧第一電性路徑
211‧‧‧第一部份路徑
211_1‧‧‧第一導線段
211_2‧‧‧第二導線段
212‧‧‧第二部份路徑
212_1‧‧‧第三導線段
220‧‧‧第二電性路徑
221‧‧‧第三部份路徑
221_1‧‧‧第四導線段
221_2‧‧‧第五導線段
222‧‧‧第四部份路徑
222_1‧‧‧第六導線段
230‧‧‧第三電性路徑
231‧‧‧第五部份路徑
231_1‧‧‧第一導線段
232‧‧‧第六部份路徑
232_1‧‧‧第二導線段
240‧‧‧第四電性路徑
241‧‧‧第七部份路徑
241_1‧‧‧第三導線段
242‧‧‧第八部份路徑
242_1‧‧‧第四導線段
250‧‧‧對稱線
260‧‧‧第一基底
270‧‧‧第二基底
301‧‧‧第一矽穿孔
302‧‧‧第二矽穿孔
303‧‧‧第三矽穿孔
304‧‧‧第四矽穿孔
305‧‧‧第一矽穿孔
306‧‧‧第二矽穿孔
510‧‧‧第一電性路徑
511‧‧‧第一部份路徑
511_1‧‧‧第一導線段
511_2‧‧‧第二導線段
511_3‧‧‧第三導線段
512‧‧‧第二部份路徑
512_1‧‧‧第四導線段
512_2‧‧‧第五導線段
520‧‧‧第二電性路徑
521‧‧‧第三部份路徑
521_1‧‧‧第六導線段
521_2‧‧‧第七導線段
521_3‧‧‧第八導線段
522‧‧‧第四部份路徑
522_1‧‧‧第九導線段
522_2‧‧‧第十導線段
530‧‧‧第三電性路徑
531‧‧‧第五部份路徑
531_1‧‧‧第一導線段
532‧‧‧第六部份路徑
532_1‧‧‧第二導線段
540‧‧‧第四電性路徑
541‧‧‧第七部份路徑
541_1‧‧‧第三導線段
542‧‧‧第八部份路徑
542_1‧‧‧第四導線段
550‧‧‧對稱線
581‧‧‧第一矽穿孔
582‧‧‧第二矽穿孔
583‧‧‧第三矽穿孔
584‧‧‧第四矽穿孔
585‧‧‧第五矽穿孔
586‧‧‧第六矽穿孔
587‧‧‧第一矽穿孔
588‧‧‧第二矽穿孔
589‧‧‧第一矽穿孔
590‧‧‧第二矽穿孔
710‧‧‧第一電性路徑
711‧‧‧第一部份路徑
711_1‧‧‧第一導線段
711_2‧‧‧第二導線段
711_3‧‧‧第三導線段
711_4‧‧‧第四導線段
712‧‧‧第二部份路徑
712_1‧‧‧第五導線段
712_2‧‧‧第六導線段
712_3‧‧‧第七導線段
720‧‧‧第二電性路徑
721‧‧‧第三部份路徑
721_1‧‧‧第八導線段
721_2‧‧‧第九導線段
721_3‧‧‧第十導線段
721_4‧‧‧第十一導線段
722‧‧‧第四部份路徑
722_1‧‧‧第十二導線段
722_2‧‧‧第十三導線段
722_3‧‧‧第十四導線段
730‧‧‧第三電性路徑
731‧‧‧第五部份路徑
731_1‧‧‧第一導線段
732‧‧‧第六部份路徑
732_1‧‧‧第二導線段
740‧‧‧第四電性路徑
741‧‧‧第七部份路徑
741_1‧‧‧第三導線段
742‧‧‧第八部份路徑
742_1‧‧‧第四導線段
750‧‧‧對稱線
781‧‧‧第一矽穿孔
782‧‧‧第二矽穿孔
783‧‧‧第三矽穿孔
784‧‧‧第四矽穿孔
785‧‧‧第五矽穿孔
786‧‧‧第六矽穿孔
787‧‧‧第七矽穿孔
788‧‧‧第八矽穿孔
789‧‧‧第九矽穿孔
790‧‧‧第十矽穿孔
791‧‧‧第十一矽穿孔
792‧‧‧第十二矽穿孔
793‧‧‧第一矽穿孔
794‧‧‧第二矽穿孔
901‧‧‧第一矽穿孔
902‧‧‧第二矽穿孔
903‧‧‧第一矽穿孔
904‧‧‧第二矽穿孔
910‧‧‧第一電性路徑
911‧‧‧第一部份路徑
911_1‧‧‧第二導線段
912‧‧‧第二部份路徑
912_1‧‧‧第一導線段
920‧‧‧第二電性路徑
921‧‧‧第三部份路徑
921_1‧‧‧第四導線段
922‧‧‧第四部份路徑
922_1‧‧‧第三導線段
930‧‧‧第三電性路徑
931‧‧‧第五部份路徑
931_1‧‧‧第一導線段
932‧‧‧第六部份路徑
932_1‧‧‧第二導線段
940‧‧‧第四電性路徑
941‧‧‧第七部份路徑
941_1‧‧‧第三導線段
942‧‧‧第八部份路徑
942_1‧‧‧第四導線段
950‧‧‧對稱線
Port1‧‧‧主線圈的第一端
Port2‧‧‧主線圈的第二端
Port3‧‧‧副線圈的第一端
Port4‧‧‧副線圈的第二端
圖1是依照本發明實施例說明一種變壓器的電路示意圖。
圖2是依照本發明一實施例說明圖1所示變壓器的佈局結構的立體透視示意圖。
圖3是依照本發明實施例說明圖2所示變壓器的佈局結構的組合(assembling)示意圖。
圖4是依照本發明實施例說明圖2所示變壓器的佈局結構的垂直投影示意圖。
圖5是依照本發明另一實施例說明圖1所示變壓器的佈局結構的組合示意圖。
圖6是依照本發明實施例說明圖5所示變壓器的佈局結構的垂直投影示意圖。
圖7是依照本發明又一實施例說明圖1所示變壓器的佈局結構的組合示意圖。
圖8是依照本發明實施例說明圖7所示變壓器的佈局結構的垂直投影示意圖。
圖9是依照本發明再一實施例說明圖1所示變壓器的佈局結構的立體透視示意圖。
圖10是依照本發明實施例說明圖9所示變壓器的佈局結構的垂直投影示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦 接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似 部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明實施例說明一種變壓器100的電路示意圖。變壓器100包括主線圈(primary coil)110以及副線圈(secondary coil)120。藉由感應磁場的傳輸，相互接近的主線圈110以及副線圈120可以相互傳輸電能。例如，主線圈110的第一端Port1與第二端Port2的電能可以傳輸至副線圈120的第一端Port3與第二端Port4。藉由決定主線圈110的線圈數量以及副線圈120的線圈數量二者的比例，可以設定主線圈110以及副線圈120的電壓比。在本發明中主線圈可為一次側線圈，而副線圈可為二次側線圈。凡在本發明之創作精神所包含的設計，一或多數個線圈均為本發明創作精神的範圍。
圖2是依照本發明一實施例說明圖1所示變壓器100的佈局結構的立體透視示意圖。圖3是依照本發明實施例說明圖2所示變壓器100的佈局結構的組合(assembling)示意圖。圖4是依照本發明實施例說明圖2所示變壓器100的佈局結構的垂直投影示意圖。請參照圖2至圖4，變壓器100包括主線圈110以及副線圈120。主線圈110包括第一電性路徑210與第二電性路徑220。 第一電性路徑210與第二電性路徑220分別位於變壓器100的投影面(如圖4所示)上一對稱線250的不同側。第一電性路徑210的第一端與第二電性路徑220的第一端分別作為主線圈110的第一端Port1與第二端Port2。第一電性路徑210的第二端於對稱線 250處連接第二電性路徑220的第二端。其中，第一電性路徑210與第二電性路徑220相互對稱於對稱線250，如圖4所示。
第一電性路徑210包括被配置於第一基底260上的第一部份路徑211與被配置於第二基底270上的第二部份路徑212。第一部份路徑211與第二部份路徑212之間以矽穿孔(through silicon via,TSV)相互連接。第二電性路徑220包括被配置於第一基底260上的第三部份路徑221與被配置於第二基底270上的第四部份路徑222。第三部份路徑221與第四部份路徑222之間以矽穿孔相互連接。
副線圈120包括第三電性路徑230與第四電性路徑240。第三電性路徑230與第四電性路徑240分別位於投影面(如圖4所示)上對稱線250的不同側。第三電性路徑230的第一端與第四電性路徑240的第一端分別作為副線圈120的第一端Port3與第二端Port4。第三電性路徑230的第二端於對稱線250處連接第四電性路徑240的第二端。其中，第三電性路徑230與第四電性路徑240相互對稱於對稱線250，如圖4所示。
第三電性路徑230包括被配置於第一基底260的第五部份路徑231與被配置於該第二基底270的第六部份路徑232。第五部份路徑231與該第六部份路徑232之間以矽穿孔相互連接。第四電性路徑240包括被配置於第一基底260的第七部份路徑241與被配置於第二基底270的第八部份路徑242。第七部份路徑241與第八部份路徑242之間以矽穿孔相互連接。
於本實施例中所述變壓器100的佈局結構可以應用於含有矽穿孔的任何類型積體電路。在一些實施例中，所述變壓器100的佈局結構可能應用於雙層(或更多層)之晶片堆疊。舉例來說(但不限於此)，第一基底260與第二基底270可能分別為三維晶片堆疊(three-dimensional chip-stacking structure)中的不同晶片。第一部份路徑211、第三部份路徑221、第五部份路徑231與第七部份路徑241可以被配置在第一基底260(上層晶片)的重新分佈金屬層(Re-distributed layer,RDL)，而第二部份路徑212、第四部份路徑222、第六部份路徑232與第八部份路徑242可以被配置在第二基底270(下層晶片)的重新分佈金屬層。
在另一些實施例中，所述變壓器100的佈局結構可能應用於單層晶片中。舉例來說(但不限於此)，第一基底260與第二基底270可能分別為同一晶片中不同的重新分佈金屬層。在此假設第一基底260與第二基底270分別為所述同一晶片中的第一重新分佈金屬層(例如上層重新分佈金屬層)與第二重新分佈金屬層(例如下層重新分佈金屬層)。基此，第一部份路徑211、第三部份路徑221、第五部份路徑231與第七部份路徑241可以被配置在所述同一晶片中的第一重新分佈金屬層，而第二部份路徑212、第四部份路徑222、第六部份路徑232與第八部份路徑242可以被配置在所述同一晶片中的第二重新分佈金屬層。
當該第一部份路徑211的電流方向為沿對稱線250的第一方向時，第二部份路徑212的電流方向為沿對稱線250的第二 方向，第三部份路徑221的電流方向為所述第二方向，而第四部份路徑222的電流方向為所述第一方向。所述第一方向不同於所述第二方向，例如，所述第一方向與所述第二方向互為反方向。 另外，當第五部份路徑231的電流方向為所述第一方向時，第六部份路徑232的電流方向為所述第二方向，第七部份路徑241的電流方向為所述第二方向，而第八部份路徑242的電流方向為所述第一方向。
於圖2至圖4所示實施例中，主線圈110的第一部份路徑211包括第一導線段211_1與第二導線段211_2，而主線圈110的第二部份路徑212包括第三導線段212_1。第一導線段211_1的第一端作為主線圈110的第一端Port1。第一導線段211_1的第二端經由第一矽穿孔301連接至第三導線段212_1的第一端。第三導線段212_1的第二端經由第二矽穿孔302連接至第二導線段211_2的第一端。在一實施例中，第一導線段211_1可為彎曲線段，第二導線段211_2可為U型線段之一半呈L線段，及第三導線段212_1可為直線段。
主線圈110的第三部份路徑221包括第四導線段221_1與第五導線段221_2，而主線圈110的第四部份路徑222包括第六導線段222_1。第四導線段221_1的第一端作為主線圈110的第二端Port2。第四導線段221_1的第二端經由第三矽穿孔303連接至第六導線段222_1的第一端。第六導線段222_1的第二端經由第四矽穿孔304連接至第五導線段221_2的第一端。第五導線段 221_2的第二端於對稱線250處連接第二導線段211_2的第二端。在一實施例中，第四導線段221_1可為彎曲線段，第五導線段221_2可為U型線段之一半呈L線段並與第二導線段211_2連接呈U型線段，及第六導線段222_1可為直線段。第五導線段221_2可與第二導線段211_2連接呈U型線段。
副線圈120的第五部份路徑231包括第一導線段231_1，而第六部份路徑232包括第二導線段232_1。第一導線段231_1的第一端作為副線圈120的第一端Port3。第一導線段231_1的第二端經由第一矽穿孔305連接至第二導線段232_1的第一端。副線圈120的第七部份路徑241包括第三導線段241_1，而第八部份路徑242包括第四導線段242_1。第三導線段241_1的第一端作為副線圈120的第二端Port4。第三導線段241_1的第二端經由第二矽穿孔306連接至第四導線段242_1的第一端。第四導線段242_1的第二端連接第二導線段232_1的第二端。在一實施例中，第一導線段231_1可為彎曲線段，而第二導線段232_1可為U型線段之一半呈L線段。第三導線段241_1可為彎曲線段，而第四導線段242_1可為U型線段之一半呈L線段並與第二導線段232_1連接呈U型線段。在一實施例中，第一導線段231_1設置於第一導線段211_1與第二導線段211_2間，而第三導線段241_1設置於第四導線段221_1與第五導線段221_2間。在一實施例中，第二導線段232_1連接第四導線段242_1形成U型線段，且第二導線段232_1連接第四導線段242_1形成U型線段設置於第三導線段 212_1與第六導線段222_1間。
為了降低共模雜訊，所以系統電路通常設針成差動型式，以提高其差動增益並抑制其共模雜訊增益。為此，被動元件為了配合差動信號而強調其對稱性結構。若以對稱線250為其變壓器中心線，則對稱線250的左右為鏡像對稱之佈局，可以得知本實施例所述三維積體電路(3DIC)之三維對稱型垂直變壓器100具有良好的對稱性結構。因此，變壓器100適合應用於差動架構的電路設計之中。由圖2至圖4所示實施例觀之，其主線圈110及副線圈120的圈數比例為2：1，因此圖2至圖4所示變壓器100為圈數比2：1之變壓器。本實施例利用3DIC製程中的矽穿孔(TSV)之垂直路徑以及不同基底(晶片)的平面路徑來實現對稱型的變壓器100。因此，變壓器100可以節省晶片面積。再者，所述變壓器100可應用於不同晶片之間的垂直信號耦合傳輸。
無論如何，圖1所示變壓器100的實施方式不應受限於圖2至圖4所示實施例。舉例來說，圖5是依照本發明另一實施例說明圖1所示變壓器100的佈局結構的組合示意圖。圖6是依照本發明實施例說明圖5所示變壓器100的佈局結構的垂直投影示意圖。請參照圖5至圖6，變壓器100包括主線圈110以及副線圈120。主線圈110包括第一電性路徑510與第二電性路徑520。第一電性路徑510與第二電性路徑520分別位於變壓器100的投影面(如圖6所示)上一對稱線550的不同側。第一電性路徑510的第一端與第二電性路徑520的第一端分別作為主線圈110的第 一端Port1與第二端Port2。第一電性路徑510的第二端於對稱線550處連接第二電性路徑520的第二端。其中，第一電性路徑510與第二電性路徑520相互對稱於對稱線550，如圖6所示。副線圈120包括第三電性路徑530與第四電性路徑540。第三電性路徑530與第四電性路徑540分別位於投影面(如圖6所示)上對稱線550的不同側。第三電性路徑530的第一端與第四電性路徑540的第一端分別作為副線圈120的第一端Port3與第二端Port4。第三電性路徑530的第二端於對稱線550處連接第四電性路徑540的第二端。其中，第三電性路徑530與第四電性路徑540相互對稱於對稱線550，如圖6所示。圖5至圖6所示變壓器100、第一電性路徑510、第二電性路徑520、第三電性路徑530與第四電性路徑540可以參照圖2至圖4所示變壓器100、第一電性路徑210、第二電性路徑220、第三電性路徑230與第四電性路徑240的相關說明而類推之，故不再贅述。
第一電性路徑510包括被配置於第一基底260上的第一部份路徑511與被配置於第二基底270上的第二部份路徑512。第二電性路徑520包括被配置於第一基底260上的第三部份路徑521與被配置於第二基底270上的第四部份路徑522。第三電性路徑530包括被配置於第一基底260上的第五部份路徑531與被配置於第二基底270上的第六部份路徑532。第四電性路徑540包括被配置於第一基底260上的第七部份路徑541與被配置於第二基底270上的第八部份路徑542。於本實施例中(但不限於此)，第一部份 路徑511、第三部份路徑521、第五部份路徑531與第七部份路徑541被配置在第一基底260(上層晶片)的重新分佈金屬層(RDL)，而第二部份路徑512、第四部份路徑522、第六部份路徑532與第八部份路徑542被配置在第二基底270(下層晶片)的重新分佈金屬層。
於圖5至圖6所示實施例中，主線圈110的第一部份路徑511包括第一導線段511_1、第二導線段511_2與第三導線段511_3，而主線圈110的第二部份路徑512包括第四導線段512_1與第五導線段512_2。第一導線段511_1的第一端作為主線圈110的第一端Port1。第一導線段511_1的第二端經由第一矽穿孔581連接至第四導線段512_1的第一端。第四導線段512_1的第二端經由第二矽穿孔582連接至第二導線段511_2的第一端。第二導線段511_2的第二端經由第三矽穿孔583連接至第五導線段512_2的第一端。第五導線段512_2的第二端經由第四矽穿孔584連接至第三導線段511_3的第一端。在一實施例中，第一導線段511_1可為彎曲線段，第二導線段511_2可為U型線段，第三導線段511_3可為U型線段之一半呈L線段，而第四導線段512_1及第五導線段512_2可為直線段。
主線圈110的第三部份路徑521包括第六導線段521_1、第七導線段521_2與第八導線段521_3，而主線圈110的第四部份路徑522包括第九導線段522_1與第十導線段522_2。第六導線段521_1的第一端作為主線圈110的第二端Port2。第六導線段521_1 的第二端經由第五矽穿孔585連接至第九導線段522_1的第一端。第九導線段522_1的第二端經由第六矽穿孔586連接至第七導線段521_2的第一端。第七導線段521_2的第二端經由第七矽穿孔587連接至第十導線段522_2的第一端。第十導線段522_2的第二端經由第八矽穿孔588連接至第八導線段521_3的第一端。第八導線段521_3的第二端於對稱線550處連接第三導線段511_3的第二端。在一實施例中，第六導線段521_1可為彎曲線段，第七導線段521_2可為U型線段，第八導線段521_3可為U型線段之一半呈L線段，而第九導線段522_1與第十導線段522_2可為直線段。第八導線段521_3可與第三導線段511_3連接呈U型線段。
副線圈120的第五部份路徑531包括第一導線段531_1，而第六部份路徑532包括第二導線段532_1。第一導線段531_1的第一端作為副線圈120的第一端Port3。第一導線段531_1的第二端經由第一矽穿孔589連接至第二導線段532_1的第一端。副線圈120的第七部份路徑541包括第三導線段541_1，而第八部份路徑542包括第四導線段542_1。第三導線段541_1的第一端作為副線圈120的第二端Port4。第三導線段541_1的第二端經由第二矽穿孔590連接至第四導線段542_1的第一端。第四導線段542_1的第二端連接第二導線段532_1的第二端。在一實施例中，第一導線段531_1可為彎曲線段，而第二導線段532_1可為U型線段之一半呈L線段。第三導線段541_1可為彎曲線段，而第四導線 段542_1可為U型線段之一半呈L線段並與第二導線段532_1連接呈U型線段。在一實施例中，第一導線段531_1設置於第二導線段511_2與第三導線段511_3間，而第三導線段541_1設置於第七導線段521_2與第八導線段521_3間。在一實施例中，第二導線段532_1連接第四導線段542_1形成U型線段，且第二導線段532_1連接第四導線段542_1形成U型線段設置於第五導線段512_2與第十導線段522_2間。
若以對稱線550為其變壓器中心線，則對稱線550的左右為鏡像對稱之佈局，可以得知圖5至圖6所示三維積體電路(3DIC)之三維對稱型垂直變壓器100具有良好的對稱性結構。因此，圖5至圖6所示變壓器100適合應用於差動架構的電路設計之中。由圖5至圖6所示實施例觀之，其主線圈110及副線圈120的圈數比例為3：1，因此圖5至圖6所示變壓器100為圈數比3：1之變壓器。本實施例利用3DIC製程中的矽穿孔(TSV)之垂直路徑以及不同基底(晶片)的平面路徑來實現對稱型的變壓器100。因此，變壓器100可以節省晶片面積。再者，所述變壓器100可應用於不同晶片之間的垂直信號耦合傳輸。
圖7是依照本發明又一實施例說明圖1所示變壓器100的佈局結構的組合示意圖。圖8是依照本發明實施例說明圖7所示變壓器100的佈局結構的垂直投影示意圖。請參照圖7至圖8，變壓器100包括主線圈110以及副線圈120。主線圈110包括第一電性路徑710與第二電性路徑720。第一電性路徑710與第二電性 路徑720分別位於變壓器100的投影面(如圖8所示)上一對稱線750的不同側。第一電性路徑710的第一端與第二電性路徑720的第一端分別作為主線圈110的第一端Port1與第二端Port2。第一電性路徑710的第二端於對稱線750處連接第二電性路徑720的第二端。其中，第一電性路徑710與第二電性路徑720相互對稱於對稱線750，如圖8所示。副線圈120包括第三電性路徑730與第四電性路徑740。第三電性路徑730與第四電性路徑740分別位於投影面(如圖8所示)上對稱線750的不同側。第三電性路徑730的第一端與第四電性路徑740的第一端分別作為副線圈120的第一端Port3與第二端Port4。第三電性路徑730的第二端於對稱線750處連接第四電性路徑740的第二端。其中，第三電性路徑730與第四電性路徑740相互對稱於對稱線750，如圖8所示。 圖7至圖8所示變壓器100、第一電性路徑710、第二電性路徑720、第三電性路徑730與第四電性路徑740可以參照圖2至圖4所示變壓器100、第一電性路徑210、第二電性路徑220、第三電性路徑230與第四電性路徑240的相關說明而類推之，故不再贅述。
第一電性路徑710包括被配置於第一基底260上的第一部份路徑711與被配置於第二基底270上的第二部份路徑712。第二電性路徑720包括被配置於第一基底260上的第三部份路徑721與被配置於第二基底270上的第四部份路徑722。第三電性路徑730包括被配置於第一基底260上的第五部份路徑731與被配置於 第二基底270上的第六部份路徑732。第四電性路徑740包括被配置於第一基底260上的第七部份路徑741與被配置於第二基底270上的第八部份路徑742。於本實施例中(但不限於此)，第一部份路徑711、第三部份路徑721、第五部份路徑731與第七部份路徑741被配置在第一基底260(上層晶片)的重新分佈金屬層(RDL)，而第二部份路徑712、第四部份路徑722、第六部份路徑732與第八部份路徑742被配置在第二基底270(下層晶片)的重新分佈金屬層。
於圖7至圖8所示實施例中，主線圈110的第一部份路徑711包括第一導線段711_1、第二導線段711_2、第三導線段711_3與第四導線段711_4，而主線圈110的第二部份路徑712包括第五導線段712_1、第六導線段712_2與第七導線段712_3。第一導線段711_1的第一端作為主線圈110的第一端Port1。第一導線段711_1的第二端經由第一矽穿孔781連接至第五導線段712_1的第一端。第五導線段712_1的第二端經由第二矽穿孔782連接至第二導線段711_2的第一端。第二導線段711_2的第二端經由第三矽穿孔783連接至第六導線段712_2的第一端。第六導線段712_2的第二端經由第四矽穿孔784連接至第三導線段711_3的第一端。第三導線段711_3的第二端經由第五矽穿孔785連接至第七導線段712_3的第一端。第七導線段712_3的第二端經由第六矽穿孔786連接至第四導線段711_4的第一端。在一實施例中，第一導線段711_1可為彎曲線段，第二導線段711_2與第三導線 段711_3可為U型線段，第四導線段711_4可為U型線段之一半呈L線段，而第五導線段712_1、第六導線段712_2與第七導線段712_3可為直線段。
主線圈110的第三部份路徑721包括第八導線段721_1、第九導線段721_2、第十導線段721_3與第十一導線段721_4，主線圈110的第四部份路徑722包括第十二導線段722_1、第十三導線段722_2與第十四導線段722_3。第八導線段721_1的第一端作為主線圈110的第二端Port2。第八導線段721_1的第二端經由第七矽穿孔787連接至第十二導線段722_1的第一端。第十二導線段722_1的第二端經由第八矽穿孔788連接至第九導線段721_2的第一端。第九導線段721_2的第二端經由第九矽穿孔789連接至第十三導線段722_2的第一端。第十三導線段722_2的第二端經由第十矽穿孔790連接至第十導線段721_3的第一端。第十導線段721_3的第二端經由第十一矽穿孔791連接至第十四導線段722_3的第一端。第十四導線段722_3的第二端經由第十二矽穿孔792連接至第十一導線段721_4的第一端。第十一導線段721_4的第二端於對稱線750處連接第四導線段711_4的第二端。在一實施例中，第八導線段721_1可為彎曲線段，第九導線段721_2與第十導線段721_3可為U型線段，第十一導線段721_4可為U型線段之一半呈L線段，而第十二導線段722_1、第十三導線段722_2與第十四導線段722_3可為直線段。第十一導線段721_4可與第四導線段711_4連接呈U型線段。
副線圈120的第五部份路徑731包括第一導線段731_1，而副線圈120的第六部份路徑732包括第二導線段732_1。第一導線段731_1的第一端作為副線圈120的第一端Port3。第一導線段731_1的第二端經由第一矽穿孔793連接至第二導線段732_1的第一端。副線圈120的第七部份路徑741包括第三導線段741_1，而副線圈120的第八部份路徑742包括第四導線段742_1。第三導線段741_1的第一端作為副線圈120的第二端Port4。第三導線段741_1的第二端經由第二矽穿孔794連接至第四導線段742_1的第一端。第四導線段742_1的第二端連接第二導線段732_1的第二端。在一實施例中，第一導線段731_1可為彎曲線段，而第二導線段732_1可為U型線段之一半呈L線段。第三導線段741_1可為彎曲線段，而第四導線段742_1可為U型線段之一半呈L線段並與第二導線段732_1連接呈U型線段。在一實施例中，第一導線段731_1設置於第三導線段711_3與第四導線段711_4間，而第三導線段741_1設置於第十導線段721_3與第十一導線段721_4間。在一實施例中，第二導線段732_1連接第四導線段742_1形成U型線段，且第二導線段732_1連接第四導線段742_1形成U型線段設置於第七導線段712_3與第十四導線段722_3間。
若以對稱線750為其變壓器中心線，則對稱線750的左右為鏡像對稱之佈局，可以得知圖7至圖8所示三維積體電路(3DIC)之三維對稱型垂直變壓器100具有良好的對稱性結構。因此，圖7至圖8所示變壓器100適合應用於差動架構的電路設 計之中。由圖7至圖8所示實施例觀之，其主線圈110及副線圈120的圈數比例為4：1，因此圖7至圖8所示變壓器100為圈數比4：1之變壓器。本實施例利用3DIC製程中的矽穿孔(TSV)之垂直路徑以及不同基底(晶片)的平面路徑來實現對稱型的變壓器100。因此，變壓器100可以節省晶片面積。再者，所述變壓器100可應用於不同晶片之間的垂直信號耦合傳輸。
圖9是依照本發明再一實施例說明圖1所示變壓器100的佈局結構的立體透視示意圖。圖10是依照本發明實施例說明圖9所示變壓器100的佈局結構的垂直投影示意圖。請參照圖9至圖10，變壓器100包括主線圈110以及副線圈120。主線圈110包括第一電性路徑910與第二電性路徑920。第一電性路徑910與第二電性路徑920分別位於變壓器100的投影面(如圖10所示)上一對稱線950的不同側。第一電性路徑910的第一端與第二電性路徑920的第一端分別作為主線圈110的第一端Port1與第二端Port2。第一電性路徑910的第二端於對稱線950處連接第二電性路徑920的第二端。其中，第一電性路徑910與第二電性路徑920相互對稱於對稱線950，如圖10所示。副線圈120包括第三電性路徑930與第四電性路徑940。第三電性路徑930與第四電性路徑940分別位於投影面(如圖10所示)上對稱線950的不同側。第三電性路徑930的第一端與第四電性路徑940的第一端分別作為副線圈120的第一端Port3與第二端Port4。第三電性路徑930的第二端於對稱線950處連接第四電性路徑940的第二端。其中， 第三電性路徑930與第四電性路徑940相互對稱於對稱線950，如圖10所示。圖9至圖10所示變壓器100、第一電性路徑910、第二電性路徑920、第三電性路徑930與第四電性路徑940可以參照圖2至圖4所示變壓器100、第一電性路徑210、第二電性路徑220、第三電性路徑230與第四電性路徑240的相關說明而類推之，故不再贅述。
第一電性路徑910包括被配置於第一基底260上的第一部份路徑911與被配置於第二基底270上的第二部份路徑912。第二電性路徑920包括被配置於第一基底260上的第三部份路徑921與被配置於第二基底270上的第四部份路徑922。第三電性路徑930包括被配置於第一基底260上的第五部份路徑931與被配置於第二基底270上的第六部份路徑932。第四電性路徑940包括被配置於第一基底260上的第七部份路徑941與被配置於第二基底270上的第八部份路徑942。於本實施例中(但不限於此)，第一部份路徑911、第三部份路徑921、第五部份路徑931與第七部份路徑941被配置在第一基底260(上層晶片)的重新分佈金屬層(RDL)，而第二部份路徑912、第四部份路徑922、第六部份路徑932與第八部份路徑942被配置在第二基底270(下層晶片)的重新分佈金屬層。
於圖9至圖10所示實施例中，主線圈110的第二部份路徑912包括第一導線段912_1，主線圈110的第一部份路徑911包括第二導線段911_1。第一導線段912_1的第一端作為主線圈110 的第一端Port1。第一導線段912_1的第二端經由第一矽穿孔901連接至該第二導線段911_1的第一端。主線圈110的第四部份路徑922包括第三導線段922_1，主線圈110的第三部份路徑921包括第四導線段921_1。第三導線段922_1的第一端作為主線圈110的第二端。第三導線段922_1的第二端經由第二矽穿孔902連接至該第四導線段921_1的第一端。第四導線段921_1的第二端連接該第二導線段911_1的第二端。在一實施例中，第一導線段912_1與第三導線段922_1可為彎曲線段，而第二導線段911_1與第四導線段921_1可為O型線段之一半呈U線段。第二導線段911_1可與第四導線段921_1連接呈O型線段。
副線圈120的第五部份路徑931包括第一導線段931_1，而副線圈120的第六部份路徑932包括第二導線段932_1。第一導線段931_1的第一端作為副線圈120的第一端Port3。第一導線段931_1的第二端經由第一矽穿孔903連接至第二導線段932_1的第一端。副線圈120的第七部份路徑941包括第三導線段941_1，而副線圈120的第八部份路徑942包括第四導線段942_1。第三導線段941_1的第一端作為副線圈120的第二端Port4。第三導線段941_1的第二端經由第二矽穿孔904連接至第四導線段942_1的第一端。第四導線段942_1的第二端連接第二導線段932_1的第二端。在一實施例中，第一導線段931_1與第三導線段941_1可為彎曲線段，而第二導線段932_1與第四導線段942_1可為O型線段之一半呈U線段。在一實施例中，第二導線段932_1與第四導 線段942_1連接呈O型線段，且此O型線段設置於第一導線段912_1與第三導線段922_1間。在一實施例中，第二導線段911_1連接第四導線段921_1形成O型線段設置於第一導線段931_1與第三導線段941_1間。
在一實施例中，主線圈110與副線圈120部分地電性路徑等等可分別位於不同投影位置。
綜上所述，若以對稱線950為其變壓器中心線，則對稱線950的左右為鏡像對稱之佈局，可以得知圖9至圖10所示三維積體電路(3DIC)之三維對稱型垂直變壓器100具有良好的對稱性結構。因此，圖9至圖10所示變壓器100適合應用於差動架構的電路設計之中。由圖9至圖10所示實施例觀之，其主線圈110及副線圈120的圈數比例為1：1，因此圖9至圖10所示變壓器100為圈數比1：1之變壓器。本實施例利用3DIC製程中的矽穿孔(TSV)之垂直路徑以及不同基底(晶片)的平面路徑來實現對稱型的變壓器100。因此，變壓器100可以節省晶片面積。再者，所述變壓器100可應用於不同晶片之間的垂直信號耦合傳輸。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧變壓器
110‧‧‧主線圈
120‧‧‧副線圈
210‧‧‧第一電性路徑
211‧‧‧第一部份路徑
211_1‧‧‧第一導線段
211_2‧‧‧第二導線段
212‧‧‧第二部份路徑
212_1‧‧‧第三導線段
220‧‧‧第二電性路徑
221‧‧‧第三部份路徑
221_1‧‧‧第四導線段
221_2‧‧‧第五導線段
222‧‧‧第四部份路徑
222_1‧‧‧第六導線段
230‧‧‧第三電性路徑
231‧‧‧第五部份路徑
231_1‧‧‧第一導線段
232‧‧‧第六部份路徑
232_1‧‧‧第二導線段
240‧‧‧第四電性路徑
241‧‧‧第七部份路徑
241_1‧‧‧第三導線段
242‧‧‧第八部份路徑
242_1‧‧‧第四導線段
250‧‧‧對稱線
260‧‧‧第一基底
270‧‧‧第二基底
Port1‧‧‧主線圈的第一端
Port2‧‧‧主線圈的第二端
Port3‧‧‧副線圈的第一端
Port4‧‧‧副線圈的第二端

Claims (12)

  1. 一種變壓器，包括：一主線圈，該主線圈包括一第一電性路徑與一第二電性路徑分別位於該變壓器的一投影面上一對稱線的不同側，該第一電性路徑的第一端與該第二電性路徑的第一端分別作為該主線圈的第一端與第二端，該第一電性路徑的第二端於該對稱線處連接該第二電性路徑的第二端，該第一電性路徑包括被配置於一第一基底的一第一部份路徑與被配置於一第二基底的一第二部份路徑，該第一部份路徑與該第二部份路徑之間以矽穿孔相互連接，該第二電性路徑包括被配置於該第一基底的一第三部份路徑與被配置於該第二基底的一第四部份路徑，該第三部份路徑與該第四部份路徑之間以矽穿孔相互連接；以及一副線圈，該副線圈包括一第三電性路徑與一第四電性路徑分別位於該投影面上該對稱線的不同側，該第三電性路徑的第一端與該第四電性路徑的第一端分別作為該副線圈的第一端與第二端，該第三電性路徑的第二端於該對稱線處連接該第四電性路徑的第二端，該第三電性路徑包括被配置於該第一基底的一第五部份路徑與被配置於該第二基底的一第六部份路徑，該第五部份路徑與該第六部份路徑之間以矽穿孔相互連接，該第四電性路徑包括被配置於該第一基底的一第七部份路徑與被配置於該第二基底的一第八部份路徑，該第七部份路徑與該第八部份路徑之間以矽穿孔相互連接。
  2. 如申請專利範圍第1項所述的變壓器，其中該第一基底與該第二基底分別為一三維晶片堆疊中的不同晶片。
  3. 如申請專利範圍第2項所述的變壓器，其中該第一部份路徑、該第三部份路徑、該第五部份路徑與該第七部份路徑被配置在該第一基底的一重新分佈金屬層，而該第二部份路徑、該第四部份路徑、該第六部份路徑與該第八部份路徑被配置在該第二基底的一重新分佈金屬層。
  4. 如申請專利範圍第1項所述的變壓器，其中該第一基底與該第二基底分別為同一晶片中不同的重新分佈金屬層。
  5. 如申請專利範圍第4項所述的變壓器，其中該第一基底與該第二基底分別為所述同一晶片中的一第一重新分佈金屬層與一第二重新分佈金屬層，該第一部份路徑、該第三部份路徑、該第五部份路徑與該第七部份路徑被配置在該第一重新分佈金屬層，而該第二部份路徑、該第四部份路徑、該第六部份路徑與該第八部份路徑被配置在該第二重新分佈金屬層。
  6. 如申請專利範圍第1項所述的變壓器，其中該第一電性路徑與該第二電性路徑相互對稱於該對稱線，且該第三電性路徑與該第四電性路徑相互對稱於該對稱線。
  7. 如申請專利範圍第1項所述的變壓器，其中當該第一部份路徑的電流方向為沿該對稱線的一第一方向時，該第二部份路徑的電流方向為沿該對稱線的一第二方向，該第三部份路徑的電流方向為該第二方向，而該第四部份路徑的電流方向為該第一方 向；以及其中當該第五部份路徑的電流方向為該第一方向時，該第六部份路徑的電流方向為該第二方向，該第七部份路徑的電流方向為該第二方向，而該第八部份路徑的電流方向為該第一方向。
  8. 如申請專利範圍第1項所述的變壓器，其中該第五部份路徑包括一第一導線段，該第六部份路徑包括一第二導線段，該第一導線段的第一端作為該副線圈的第一端，該第一導線段的第二端經由一第一矽穿孔連接至該第二導線段的第一端；以及其中該第七部份路徑包括一第三導線段，該第八部份路徑包括一第四導線段，該第三導線段的第一端作為該副線圈的第二端，該第三導線段的第二端經由一第二矽穿孔連接至該第四導線段的第一端，該第四導線段的第二端連接該第二導線段的第二端。
  9. 如申請專利範圍第1項所述的變壓器，其中該第一部份路徑包括一第一導線段與一第二導線段，該第二部份路徑包括一第三導線段，該第一導線段的第一端作為該主線圈的第一端，該第一導線段的第二端經由一第一矽穿孔連接至該第三導線段的第一端，該第三導線段的第二端經由一第二矽穿孔連接至該第二導線段的第一端；以及其中該第三部份路徑包括一第四導線段與一第五導線段，該第四部份路徑包括一第六導線段，該第四導線段的第一端作為該主線圈的第二端，該第四導線段的第二端經由一第三矽穿孔連接至該第六導線段的第一端，該第六導線段的第二端經由一第四矽 穿孔連接至該第五導線段的第一端，該第五導線段的第二端於該對稱線處連接該第二導線段的第二端。
  10. 如申請專利範圍第1項所述的變壓器，其中該第一部份路徑包括一第一導線段、一第二導線段與一第三導線段，該第二部份路徑包括一第四導線段與一第五導線段，該第一導線段的第一端作為該主線圈的第一端，該第一導線段的第二端經由一第一矽穿孔連接至該第四導線段的第一端，該第四導線段的第二端經由一第二矽穿孔連接至該第二導線段的第一端，該第二導線段的第二端經由一第三矽穿孔連接至該第五導線段的第一端，該第五導線段的第二端經由一第四矽穿孔連接至該第三導線段的第一端；以及其中該第三部份路徑包括一第六導線段、一第七導線段與一第八導線段，該第四部份路徑包括一第九導線段與一第十導線段，該第六導線段的第一端作為該主線圈的第二端，該第六導線段的第二端經由一第五矽穿孔連接至該第九導線段的第一端，該第九導線段的第二端經由一第六矽穿孔連接至該第七導線段的第一端，該第七導線段的第二端經由一第七矽穿孔連接至該第十導線段的第一端，該第十導線段的第二端經由一第八矽穿孔連接至該第八導線段的第一端，該第八導線段的第二端於該對稱線處連接該第三導線段的第二端。
  11. 如申請專利範圍第1項所述的變壓器，其中該第一部份路徑包括一第一導線段、一第二導線段、一第三導線段與一第四 導線段，該第二部份路徑包括一第五導線段、一第六導線段與一第七導線段，該第一導線段的第一端作為該主線圈的第一端，該第一導線段的第二端經由一第一矽穿孔連接至該第五導線段的第一端，該第五導線段的第二端經由一第二矽穿孔連接至該第二導線段的第一端，該第二導線段的第二端經由一第三矽穿孔連接至該第六導線段的第一端，該第六導線段的第二端經由一第四矽穿孔連接至該第三導線段的第一端，該第三導線段的第二端經由一第五矽穿孔連接至該第七導線段的第一端，該第七導線段的第二端經由一第六矽穿孔連接至該第四導線段的第一端；以及其中該第三部份路徑包括一第八導線段、一第九導線段、一第十導線段與一第十一導線段，該第四部份路徑包括一第十二導線段、一第十三導線段與一第十四導線段，該第八導線段的第一端作為該主線圈的第二端，該第八導線段的第二端經由一第七矽穿孔連接至該第十二導線段的第一端，該第十二導線段的第二端經由一第八矽穿孔連接至該第九導線段的第一端，該第九導線段的第二端經由一第九矽穿孔連接至該第十三導線段的第一端，該第十三導線段的第二端經由一第十矽穿孔連接至該第十導線段的第一端，該第十導線段的第二端經由一第十一矽穿孔連接至該第十四導線段的第一端，該第十四導線段的第二端經由一第十二矽穿孔連接至該第十一導線段的第一端，該第十一導線段的第二端於該對稱線處連接該第四導線段的第二端。
  12. 如申請專利範圍第1項所述的變壓器，其中該第二部份 路徑包括一第一導線段，該第一部份路徑包括一第二導線段，該第一導線段的第一端作為該主線圈的第一端，該第一導線段的第二端經由一第一矽穿孔連接至該第二導線段的第一端；以及其中該第四部份路徑包括一第三導線段，該第三部份路徑包括一第四導線段，該第三導線段的第一端作為該主線圈的第二端，該第三導線段的第二端經由一第二矽穿孔連接至該第四導線段的第一端，該第四導線段的第二端連接該第二導線段的第二端。
TW103130990A 2014-07-09 2014-09-09 三維對稱型垂直變壓器 TWI590269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/693,866 US9368271B2 (en) 2014-07-09 2015-04-22 Three-dimension symmetrical vertical transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462022205P 2014-07-09 2014-07-09

Publications (2)

Publication Number Publication Date
TW201603067A TW201603067A (zh) 2016-01-16
TWI590269B true TWI590269B (zh) 2017-07-01

Family

ID=52013916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130990A TWI590269B (zh) 2014-07-09 2014-09-09 三維對稱型垂直變壓器

Country Status (3)

Country Link
EP (1) EP2966661A3 (zh)
CN (1) CN105304607B (zh)
TW (1) TWI590269B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10872843B2 (en) * 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
WO2019218371A1 (zh) * 2018-05-18 2019-11-21 华为技术有限公司 一种振荡器的集成电路
CN112103048A (zh) * 2020-08-04 2020-12-18 西安理工大学 一种基于tsv的嵌套式变压器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503909A (ja) * 2005-08-04 2009-01-29 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア 交互配置三次元オンチップ差動誘導器及び変成器
KR101444708B1 (ko) * 2009-12-15 2014-09-26 한국전자통신연구원 인덕터
US9406738B2 (en) * 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US9111933B2 (en) * 2012-05-17 2015-08-18 International Business Machines Corporation Stacked through-silicon via (TSV) transformer structure

Also Published As

Publication number Publication date
EP2966661A3 (en) 2016-01-20
EP2966661A2 (en) 2016-01-13
CN105304607B (zh) 2018-11-23
TW201603067A (zh) 2016-01-16
CN105304607A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
US9406738B2 (en) Inductive structure formed using through silicon vias
KR102159216B1 (ko) 집적 회로를 위한 인덕터 구조물
US9368271B2 (en) Three-dimension symmetrical vertical transformer
KR102052294B1 (ko) 수동 부품용 중첩체 기판을 구비한 다이 패키지
CN103579096B (zh) 半导体器件及其制造方法
US9041152B2 (en) Inductor with magnetic material
TWI408707B (zh) 堆疊式雙電感結構
US20070246805A1 (en) Multi-die inductor
TWI590269B (zh) 三維對稱型垂直變壓器
TWI666663B (zh) 微製造線圈結構、隔離器及於基板上製造線圈結構之方法
US20170290157A1 (en) Magnetically-coupled inductors on integrated passive devices and assemblies including same
US10879342B2 (en) Multi-terminal inductor for integrated circuit
TW201843796A (zh) 具有用於無線信號及功率耦合之背側線圈之半導體裝置
JP2022029417A (ja) トランジスタの活性領域内にｉ／ｏポートを備えるトランジスタ
CN110770858B (zh) 用于芯片到芯片近场通信的电感器
TWI689074B (zh) 具有用於無線信號及功率耦合之貫穿基板線圈之半導體裝置
US9350316B1 (en) Wideband baluns and methods of their manufacture
TWI646652B (zh) 電感組合及其線路結構
US9773758B2 (en) Semiconductor device with magnetically aligned chips and method for fabricating the same
US20140175619A1 (en) Stripline and reference plane implementation for interposers using an implant layer