しかしながら、従来のプリントインダクタにおいては、第1のインダクタパターン、第2のインダクタパターンおよび第3のインダクタパターンの幅寸法が同等であったため、従来の電圧制御発振器の発振周波数を高くし、かつ、プリントインダクタのQ値を高くしたい場合、第1のインダクタパターン、第2のインダクタパターンおよび第3のインダクタパターンの幅寸法を拡大しなければならず、プリントインダクタの形成面積が拡大してしまうという問題があった。プリントインダクタの形成面積が拡大すると、プリントインダクタが形成された配線板における回路要素レイアウトの自由度が制限されてしまうと行った弊害が生じてしまう。
また、従来のプリントインダクタにおいては、プリントインダクタのインダクタンス値やQ値を所望の値に設定することが困難であるという問題があった。
また、従来のプリントインダクタにおいては、第3のインダクタパターンを部分的にトリミングする場合、例えば、第3のインダクタパターンに係るトリミング箇所が3箇所ある場合はトリミング工程を個別に3回行なうといったように、そのトリミング箇所の数だけトリミング工程を行なわなければならず、トリミングが繁雑になるという問題があった。
また、従来のプリントインダクタにおいては、そのインダクタンス値を変更する場合に第3のインダクタパターンを部分的にトリミングしなければならないので、プリントインダクタのインダクタンス値を可変させることができないといった問題があった。
また、従来のプリントインダクタにおいては、そのインダクタンス値を変更するための手段として第3のインダクタパターンの部分的なトリミングしか考慮されておらず、そのインダクタンス値の幅広い変更を行なうことができないといった問題があった。
また、従来のプリントインダクタにおいては、そのインダクタンス値の微調整手段を有しておらず、そのインダクタンス値の細かい変更を行なうことができないといった問題があった。
また、従来のプリントインダクタにおいては、第1のインダクタパターン、第2のインダクタパターンおよび第3のインダクタパターンによって予めインダクタンス値の変更幅が決められていたため、そのインダクタンス値の変更幅を超えるような変更を行なうことができないといった問題があった。
そこで、本発明はこれらの点に鑑みてなされたものであり、上記問題点を解決する新規のプリントインダクタおよびその製造方法ならびに電圧制御発振器を提供することを本発明の目的としている。
前述した目的を達成するため、本発明のプリントインダクタは、その第1の態様として、入力電極に接続される第1のインダクタパターンと、出力電極に接続される第2のインダクタパターンと、第1のインダクタパターンおよび第2のインダクタパターンを通過する信号の周波数に応じて決められた第1のインダクタパターンおよび第2のインダクタパターンにおけるそれぞれの接続部を接続する接続部材とを備えており、第1のインダクタパターンまたは第2のインダクタパターンは、入力電極もしくは出力電極から遠い部分の幅寸法がそれらに近い部分の幅寸法よりも小さくなるように形成されていることを特徴としている。
本発明の第1の態様のプリントインダクタによれば、高いQ値を必要としない低周波数帯の信号が通過する部分である第1のインダクタパターンまたは第2のインダクタパターンに係る入力電極もしくは出力電極から遠い部分の形成面積が従来よりも小さくなるので、プリントインダクタの形成面積を小さくすることができる。
本発明の第2の態様のプリントインダクタは、第1の態様のプリントインダクタにおいて、第1のインダクタパターンまたは第2のインダクタパターンは、その幅寸法が段階的に異なるように形成されていることを特徴としている。
本発明の第2の態様のプリントインダクタによれば、プリントインダクタのインダクタンス調整を容易に行なうことができる。また、本発明の第2の態様のプリントインダクタによれば、第1のインダクタパターンまたは第2のインダクタパターンの幅寸法がなだらかに変化するように形成されているプリントインダクタの形成面積と比較してその形成面積をより小さくすることができる。
本発明の第3の態様のプリントインダクタは、第1または第2の態様のプリントインダクタにおいて、第1のインダクタパターンまたは第2のインダクタパターンは、ミアンダ状に形成されていることを特徴としている。
本発明の第3の態様のプリントインダクタによれば、第1のインダクタパターンまたは第2のインダクタパターンの形成面積を小さく維持したままその全長を長く設定することができるので、プリントインダクタのインダクタンス値を幅広く調整することができる。
本発明の第4の態様のプリントインダクタは、第1から第3のいずれか1の態様のプリントインダクタにおいて、第1のインダクタパターンおよび第2のインダクタパターンは、複数個の接続部をそれぞれ有しており、接続部材は、複数の接続部をそれぞれ接続する第3のインダクタパターンであることを特徴としている。
本発明の第4の態様のプリントインダクタによれば、第3のインダクタパターンを部分的にトリミングすることにより、プリントインダクタの形成後にそのインダクタンス値およびそのQ値を調整することができる。
本発明の第5の態様のプリントインダクタは、第4の態様のプリントインダクタにおいて、第3のインダクタパターンは、第1のインダクタパターンおよび第2のインダクタパターンのいずれにも接触しない一本の仮想線に交差するように配置されていることを特徴としている。
本発明の第5の態様のプリントインダクタによれば、第3のインダクタパターンのトリミング処理が一回のトリミングにより終了するので、プリントインダクタの形成後におけるそのインダクタンス値およびそのQ値の調整をすばやく行なうことができる。
本発明の第6の態様のプリントインダクタは、第1から第3のいずれか1の態様のプリントインダクタにおいて、第1のインダクタパターンおよび第2のインダクタパターンは、複数個の接続部をそれぞれ有しており、接続部材は、複数の接続部をそれぞれ接続する複数のスイッチング素子であることを特徴としている。
本発明の第6の態様のプリントインダクタによれば、導通させるスイッチング素子を選択することにより、プリントインダクタを可変インダクタとして用いることができる。
本発明の第7の態様のプリントインダクタは、第1から第6のいずれか1の態様のプリントインダクタにおいて、第1のインダクタパターンまたは第2のインダクタパターンは、長さまたは幅寸法が異なる2個以上の分岐線を有する形状に形成されていることを特徴としている。
本発明の第7の態様のプリントインダクタによれば、分岐線のトリミングによりプリントインダクタの形成後にそのインダクタンス値およびそのQ値を幅広く選択することができる。
本発明の第8の態様のプリントインダクタは、第1から第7のいずれか1の態様のプリントインダクタにおいて、接続部材の代替部材としてまたは接続部材と併用して第1のインダクタパターンおよび第2のインダクタパターンに接続されているチップ部品を備えていることを特徴としている。
本発明の第8の態様のプリントインダクタによれば、インダクタパターンのみによるプリントインダクタのインダクタンス値の調整が困難な場合においてチップインダクタなどのチップ部品を用いることによりそのインダクタンス値の調整を容易に行なうことができる。
本発明の第9の態様のプリントインダクタは、第1から第8のいずれか1の態様のプリントインダクタにおいて、第1のインダクタパターン、第2のインダクタパターンおよび接続部材は、それらを組み合わせることにより、それら全体としてUターン形状に形成されていることを特徴としている。
本発明の第9の態様のプリントインダクタによれば、第1のインダクタパターンおよび第2のインダクタパターンにおいて入力電極から出力電極までの距離を短く設定することやそれらの幅寸法の選択が容易になるので、プリントインダクタのインダクタンス値およびQ値の調整を幅広く行なうことができる。また、第1のインダクタパターンまたは第2のインダクタパターンの形成面積を小さく維持したままその全長を長く設定することができるので、プリントインダクタのインダクタンス調整を容易に行なうことができる。
本発明の第10の態様のプリントインダクタは、第1から第9のいずれか1の態様のプリントインダクタにおいて、第1のインダクタパターンまたは第2のインダクタパターンは、インダクタンス調整用空隙部を有していることを特徴としている。
本発明の第10の態様のプリントインダクタによれば、プリントインダクタのインダクタンス値およびQ値を細かく調整することができる。
本発明の第11の態様のプリントインダクタの製造方法は、第4または第5の態様のプリントインダクタに係る第3のインダクタパターンを部分的にトリミングすることにより、第1のインダクタパターン、第2のインダクタパターンおよび第3のインダクタパターンからなるインダクタパターンのインダクタンスを調整する第1のインダクタンス調整工程を備えていることを特徴としている。
本発明の第11の態様のプリントインダクタの製造方法によれば、プリントインダクタを配設する回路に応じてプリントインダクタのインダクタンス値およびQ値を加工調整することができる。
本発明の第12の態様のプリントインダクタの製造方法は、第11の態様のプリントインダクタの製造方法において、第1のインダクタンス調整工程において、第3のインダクタパターンに交差する一本の仮想線が存在する場合には一本の仮想線に沿って第3のインダクタパターンをトリミングすることを特徴としている。
本発明の第12の態様のプリントインダクタの製造方法によれば、第3のインダクタパターンのトリミングを容易に行なうことができる。
本発明の第13の態様のプリントインダクタの製造方法は、第7の態様のプリントインダクタに係る2個以上の分岐線のうちの所望しない1個または複数個の分岐線をトリミングすることにより、第1のインダクタパターン、第2のインダクタパターンおよび接続部材からなるインダクタパターンのインダクタンスを調整する第2のインダクタンス調整工程を備えていることを特徴としている。
本発明の第13の態様のプリントインダクタの製造方法によれば、プリントインダクタを配設する回路に応じてプリントインダクタのインダクタンス値およびQ値を加工調整することができる。
本発明の第14の態様のプリントインダクタの製造方法は、第1から第9のいずれか1の態様のプリントインダクタに係る第1のインダクタパターンまたは第2のインダクタパターンにインダクタンス調整用空隙部をトリミングにより形成することにより、第1のインダクタパターン、第2のインダクタパターンおよび接続部材からなるインダクタパターンのインダクタンスを調整する第3のインダクタンス調整工程を備えていることを特徴としている。
本発明の第14の態様のプリントインダクタの製造方法によれば、プリントインダクタを配設する回路に応じてプリントインダクタのインダクタンス値およびQ値を細かく加工調整することができる。
本発明の第15の態様の電圧制御発振器は、第1から第10のいずれか1の態様のプリントインダクタを有する共振回路を備えていることを特徴としている。
本発明の第15の態様の電圧制御発振器によれば、プリントインダクタの形成面積を小さくすることができるので、共振回路のレイアウトの自由度を向上させることができる。また、複数のインダクタを用意せずとも1個のプリントインダクタによって電圧制御発振器の所望する発振周波数を選択することができる。
本発明の第16の態様の電圧制御発振器は、第15の態様の電圧制御発振器において、プリントインダクタの入力電極は、発振用トランジスタに接続されており、プリントインダクタの出力電極は、グランド電極に接続されていることを特徴としている。
本発明の第16の態様の電圧制御発振器によれば、電圧制御発振器を確実に作動させることができる。
本発明のプリントインダクタおよびその製造方法ならびに電圧制御発振器によれば、上記作用によってプリントインダクタが形成される配線板における回路素子もしくは配線パターンのレイアウトの自由度の向上、プリントインダクタにおける所望のインダクタンス値およびQ値の獲得、そのトリミング工程の容易化、そのインダクタンス値の可変化、そのインダクタンス値の幅広い変更、そのインダクタンス値の微調整、ならびにそのインダクタンス値の変更幅を超えるような変更などができるので、上記問題点を解決する新規のプリントインダクタおよびその製造方法ならびに電圧制御発振器を提供することができるという効果を奏する。
以下、本発明のプリントインダクタ1およびその製造方法ならびに電圧制御発振器をその一実施形態により説明する。
本実施形態のプリントインダクタ1は、図1から図4に示すように、配線板2の表面2aにおいて、第1のインダクタパターン10、第2のインダクタパターン20および接続部材30を備えており、それらを組み合わせて用いることにより1個のインダクタとして機能する。第1のインダクタパターン10および第2のインダクタパターン20はインダクタとして機能する部材であり、接続部材30はインダクタとして機能するか否かを問われない部材である。また、第1のインダクタパターン10、第2のインダクタパターン20および接続部材30の区分けについては、それらの接続関係、それらの形状の違い、トリミングの対象と成り得るか否かなどの種々の項目において後述する作用効果を有しているか否かの観点によって行なわれている。
第1のインダクタパターン10は、印刷形成された導電パターンであって、入力電極3に接続されている。また、第2のインダクタパターン20は、印刷形成された導電パターンであって、出力電極4に接続されている。そして、第1のインダクタパターン10または第2のインダクタパターン20のうちの少なくともどちらか一方のインダクタパターンについては、入力電極3もしくは出力電極4から遠い部分(以下、「遠方部分」という。)10a、20aの幅寸法(本実施形態の幅寸法とは、「プリントインダクタ1の内部を通過する信号の進行方向に対して直交方向の寸法」をいう。)がそれらに近い部分(以下、「近接部分」という。)10b、20bの幅寸法よりも小さくなるように形成されている。本実施形態においては、第2のインダクタパターン20の遠方部分20aの幅寸法がその近接部分20bの幅寸法よりも小さくなるように形成されている。
ここで、第2のインダクタパターン20の幅寸法は、図2に示すように、その遠方部分20aから近接部分20bに向かってなだらかに小さくなっても良いし、その遠方部分20aから近接部分20bに向かって段階的に小さくなるように形成されていても良い。本実施形態においては、第2のインダクタパターン20の幅寸法が、図1または図3に示すように、その遠方部分20aから近接部分20bに向かって段階的に小さくなるように形成されていることが好ましい。
第1のインダクタパターン10および第2のインダクタパターン20は種々の形状を採用することができる。ここで、第1のインダクタパターン10または第2のインダクタパターン20のうちの少なくともどちらか一方のインダクタパターンは、ミアンダ状に形成されていることが好ましい。本実施形態においては、図1または図4に示すように、第2のインダクタパターン20がミアンダ状に形成されている。
また、第1のインダクタパターン10または第2のインダクタパターン20は、図2から図4に示すように1個の線形状であっても良いし、図1に示すように2個以上の分岐線16、17を有する形状に形成されていても良い。本実施形態においては、図1に示すように、第1のインダクタパターン10が2個以上の分岐線16、17を有する形状に形成されており、これらの分岐線16、17の長さまたは幅寸法は異なるように形成されていることが好ましい。分岐線16、17が形成される場合、形成された全ての分岐線16、17のうちの不要な分岐線(たとえば16)を任意の切断箇所(たとえばC16)において切断しておくと良い。
そして、第1のインダクタパターン10または第2のインダクタパターン20は、インダクタンス調整用空隙部L1、L2を有していることが好ましい。このインダクタンス調整用空隙部L1、L2とは、プリントインダクタ1のインダクタンス値を変更するために第1のインダクタパターン10または第2のインダクタパターン20に設けられた空隙部である。インダクタンス調整用空隙部L1、L2は第1のインダクタパターン10および第2のインダクタパターン20のうちのより大きい形成面積または幅寸法を有するインダクタパターンに形成されていることが効果的と考えられる。そのため、本実施形態においては、図1に示すように、第1のインダクタパターン10にインダクタンス調整用空隙部L1、L2が形成されていることが好ましい。
接続部材30は、第1のインダクタパターン10および第2のインダクタパターン20における1個または複数個の各接続部11、12、13、14、21、22、23、24を電気的に接続する部材である。接続部材30を第1のインダクタパターン10および第2のインダクタパターン20におけるどの接続部11、12、13、14、21、22、23、24に接続するかの設定は、第1のインダクタパターン10および第2のインダクタパターン20を通過する信号の周波数に応じて決められている。
例えば、通過信号の周波数を高く設定する場合、図1に示すように、少なくとも、接続部材30(具体的には34(または33))は第1のインダクタパターン10および第2のインダクタパターン20における近接部分10b、20b側に形成された各接続部14、24(または13、23)に接続されていればよい。それに対し、通過信号の周波数を低く設定する場合、図5に示すように、接続部材30(具体的には31(または32))は第1のインダクタパターン10および第2のインダクタパターン20における遠方部分10a、20a側に形成された各接続部11、21(または12、22)に接続されており、その各接続部11、21(または12、22)よりも近接部分10b、20b側に形成された他の接続部((12)、13、14、(22)、23、24)が接続部材30(具体的には34(または33))によって接続されていないことが条件となる。
ここで、接続部材30としては図1から図4に示すような第3のインダクタパターン30Aまたは図6に示すような複数のスイッチング素子30Bであることが好ましい。
接続部材30として印刷形成された導電パターンである第3のインダクタパターン30Aを選択する場合、第3のインダクタパターン30Aは、図1から図4に示すように、第1のインダクタパターン10および第2のインダクタパターン20における複数個の接続部11、12、13、14、21、22、23、24をそれぞれ接続するように形成されていることが好ましい。プリントインダクタ1のインダクタンス値を所望の値に変更する場合、第3のインダクタパターン30Aはプリントインダクタ1の使用時までに前述の接続部11、12、13、14、21、22、23、24を選択するために部分的にトリミングされていることが好ましい。(言い換えると、プリントインダクタ1の使用前段階であるプリントインダクタ1の在庫保管時等においてはそれを使用する回路が未定であるためそのインダクタンス値を決めるトリミング処理がなされている必要はない。)
また、この第3のインダクタパターン30Aは、図7に示すように、一本の仮想線VLに交差するように配置されていることが好ましい。ここで、本実施形態の仮想線VLとは、第1のインダクタパターン10および第2のインダクタパターン20のいずれにも接触しない線であってトリミングを行なう経路を示す仮想上の線のことを示している。
一方、接続部材30として複数のスイッチング素子30Bを選択する場合、複数のスイッチング素子30Bは、図6に示すように、第1のインダクタパターン10および第2のインダクタパターン20における複数個の接続部11、12、13、14、21、22、23、24をそれぞれ接続されていることが好ましい。スイッチング素子30Bとしては、例えばダイオードを用いてもよい。
また、本実施形態のプリントインダクタ1において、第1のインダクタパターン10、第2のインダクタパターン20および接続部材30を組み合わせて得た形状、すなわち、入力電極3から出力電極4までの信号の通過ラインとなる形状として、直線状、曲線状、例えば図8に示すような階段状、例えば図9に示すようなU字状または例えば図10に示すような略環状などの巻き形状などの種々の形状を採用することができる(なお、図8乃至図10に示す太い点線は信号の通過経路の一例を示している。)。本実施形態においては、図8に示すように、前述の形状が一巻き形状に近いUターン形状であることが好ましい。
ここで、Uターンとは進行方向をその進行方向の反対方向に方向転換することをいう。そこで、本実施形態にUターンを当てはめると、本実施形態のUターンとは、入力電極3から入力された信号がある地点においてその進行方向をその反対方向に方向転換して出力電極4から出力されることを意味する。また、前述のUターン形状とは、プリントインダクタ1の通過信号を第1のインダクタパターン10、第2のインダクタパターン20および接続部材30によってUターンさせるようにそれらを組み合わせて得た形状を意味する。なお、Uターンの軌跡は厳格にU字状である必要はなく、その軌跡が円環形状のように湾曲線のみによって構成された形状であったり、ミアンダラインからなるギザギザ形状が一部含まれた形状であったりしても良い。
また、本実施形態のプリントインダクタ1において、プリントインダクタ1のインダクタンス値を幅広く変更したい場合、図11に示すように、第1のインダクタパターン10および第2のインダクタパターン20にチップ部品40を接続することが好ましい。このチップ部品40としては、例えばチップインダクタやチップコンデンサなどが用いられる。チップ部品40としてはチップインダクタが好ましい。また、チップ部品40は、接続部材30の代替部材として、または、接続部材30と併用して用いられていてもよい。なお、図11にはチップ部品40の配置の一例を示したので複数のチップ部品40が配置されているが、本実施形態においてはチップ部品40が少なくとも1個配置されていればよい。
次に、本実施形態のプリントインダクタ1の製造方法を説明する。
本実施形態のプリントインダクタ1の製造方法は、プリントインダクタ形成工程、第1のインダクタンス調整工程、第2のインダクタンス調整工程および第3のインダクタンス調整工程を備えている。ただし、本実施形態のプリントインダクタ1の製造方法において、必須の工程は第1のインダクタンス調整工程、第2のインダクタンス調整工程および第3のインダクタンス調整工程のうちの少なくとも1工程であって、プリントインダクタ形成工程は後述する通り必須ではない。
プリントインダクタ形成工程においては、前述した本実施形態のプリントインダクタ1であって第1のインダクタパターン10、第2のインダクタパターン20および接続部材30としての第3のインダクタパターン30Aを備えたもの(第4または第5の態様に記載のプリントインダクタ1に対応する。例えば図1から図4に示すプリントインダクタ1がそれに該当する。)を配線板2の表面に印刷形成する。ただし、第三者によって形成された同様のプリントインダクタ1を購入するなどによってそれを用意することができるのであれば、プリントインダクタ形成工程を省略しても良い。
第1のインダクタンス調整工程においては、例えばレーザ除去やリュータ切削、パターン除去材の塗布などの物理的もしくは化学的除去により、プリントインダクタ形成工程により形成されたプリントインダクタ1または用意されたプリントインダクタ1に係る第3のインダクタパターン30Aを部分的にトリミングする。これにより、第1のインダクタパターン10、第2のインダクタパターン20および第3のインダクタパターン30Aからなるインダクタパターンのインダクタンスが調整される。
第1のインダクタンス調整工程の具体例を図1および図12乃至図14に基づいて説明する。図1に示したプリントインダクタ1については、第3のインダクタパターン30Aのうち入力電極3と出力電極4との間を最短距離で接続する部分34が接続されているため、第3のインダクタパターン30Aのうちの他の部分31、32、33をトリミングせずともそのインダクタンス値(このインダクタンス値をL1とする。)が最小となる。
次に、図12に示すように、トリミング開始地点Sからトリミング終了地点Aまでトリミング(図12において点線で囲まれたうちの斜線部分がトリミングされた部分である。トリミングを説明する各図において同様とする。)を行なうと、第3のインダクタパターン30Aのうちの一部分34が部分的にトリミングされるので、トリミング後において第3のインダクタパターン30Aのうち入力電極3と出力電極4との間を最短距離で接続する部分33を介して信号がその部分を通過することになる。その結果、プリントインダクタ1のインダクタンス値(このインダクタンス値をL2とする。)はインダクタンス値L1よりも大きな値となる。
次に、図13に示すように、トリミング開始地点Sからトリミング終了地点Bまでトリミング処理を行なうと、第3のインダクタパターン30Aのうちの2つの部分34、33が部分的にトリミングされるので、トリミング後において第3のインダクタパターン30Aのうち入力電極3と出力電極4との間を最短距離で接続する部分32を介して信号がその部分を通過することになる。その結果、プリントインダクタ1のインダクタンス値(このインダクタンス値をL3とする。)はインダクタンス値L2よりも大きな値となる。
そして、図14に示すように、トリミング開始地点Sからトリミング終了地点Cまでトリミング処理を行なうと、第3のインダクタパターン30Aのうちの3つの部分34、33、32が部分的にトリミングされるので、第3のインダクタパターン30Aのうち入力電極3と出力電極4との間を最短距離で接続する部分31を介して信号がその部分を通過することになる。その結果、プリントインダクタ1のインダクタンス値(このインダクタンス値をL4とする。)はインダクタンス値L3よりも大きな値となる。
このように、第1のインダクタンス調整工程においてプリントインダクタ1のインダクタンス値を調整する場合には、第3のインダクタパターン30Aを部分的にトリミングする。なお、図2から図4に示した形状のプリントインダクタ1についても第3のインダクタパターン30Aを部分的にトリミングすることにより同様のことが行える。
ここで、第1のインダクタンス調整工程においては、図7および図12乃至図14に示すように、一本の仮想線VLに沿って第3のインダクタパターン30Aをトリミングすることが好ましい。
第2のインダクタンス調整工程においては、プリントインダクタ形成工程により形成されたプリントインダクタ1または用意されたプリントインダクタ1であって第1のインダクタパターン10(または図示はしないが第2のインダクタパターン20)が分岐線16、17を有する形状に形成されているもの(第7の態様のプリントインダクタ1に対応する。例えば図1または図15に示すプリントインダクタ1がそれに該当する。)を用いる。このプリントインダクタ1については、図15に示すように、第1のインダクタパターン10に係る2個の分岐線16、17(2個以上の分岐線であってもよい。)のうちの所望しない任意の1個の分岐線(たとえば16)(分岐線が2個以上ある場合には所望しない1個または複数個の任意の分岐線)をトリミングする(点線で囲まれた斜線部分がトリミングされた部分である。)。これにより、プリントインダクタ1のインダクタンス値が調整される。
ここで、第2のインダクタンス調整工程においては、図16に示すように、第1のインダクタンス調整工程に係るトリミングと同時に行なうことがトリミングの容易化(すなわちインダクタンス値調整のさらなる容易化)の観点から好ましい。
第3のインダクタンス調整工程においては、プリントインダクタ形成工程により形成されたプリントインダクタ1または用意されたプリントインダクタ1(第1から第9の態様のプリントインダクタ1に対応する。例えば図1または図17に示すプリントインダクタ1がそれに該当する。)を用いる。このプリントインダクタ1については、図17に示すように、第1のインダクタパターン10(または図示はしないが第2のインダクタパターン20)にインダクタンス調整用空隙部L1、L2をトリミングにより形成する。これにより、プリントインダクタ1のインダクタンス値が細かく調整される。
また、本実施形態の電圧制御発振器50は、図18に示すように、本実施形態のプリントインダクタ1を有する共振回路51を備えている。この場合、本実施形態のプリントインダクタ1の入力電極3は発振用トランジスタ52に接続されており、その出力電極4はグランド電極53に接続されていることが好ましい。
次に、本実施形態のプリントインダクタ1の作用効果を説明する。
本実施形態のプリントインダクタ1においては、例えば図1から図4に示すように、第2のインダクタパターン20(または第1のインダクタパターン10)における遠方部分20a(または10a)の幅寸法がその近接部分20b(または10b)の幅寸法よりも小さくなるように形成されている。ここで、プリントインダクタ1を通過する信号のうちの高周波数帯の信号については、位相雑音を改善するため、プリントインダクタ1のQ値が高いほど好ましい。それに対し、前述の通過信号のうちの低周波数帯の信号については、位相雑音の改善が比較的容易であるため、プリントインダクタ1のQ値が低くなっても比較的問題が少ない。
すなわち、高いQ値を必要としない低周波数帯の信号が通過する部分である第2のインダクタパターン20(または第1のインダクタパターン10)の遠方部分20a(または10a)の幅寸法をその近接部分20b(または10b)の幅寸法よりも小さくすることにより、図2から図4において点線で囲まれた斜線部分が示すように、その形成面積を従来よりも小さくすることができる。その結果、本実施形態のプリントインダクタ1の形成面積を従来よりも小さくすることができる。これは、配線板の狭小化および最密化が進む近年の傾向に鑑みると、本実施形態の作用効果がより好適に働くことは明らかである。
また、本実施形態のプリントインダクタ1においては、第2のインダクタパターン20(または第1のインダクタパターン10)の幅寸法が段階的に異なるように形成されていることが好ましい。これにより、図2に示すような第2のインダクタパターン20(または第1のインダクタパターン10)の幅寸法がなだらかに変化するように形成されているプリントインダクタ1の形成面積と比較して、図3に示すようにその形成面積をより小さくすることができる。また、インダクタパターンの幅寸法が段階的に異なるということは一定の幅寸法を有するインダクタパターンを複数個接続して1個のインダクタパターンを形成した状態と同じなので、プリントインダクタ1のインダクタンス値およびQ値の設定予想が行ないやすい。その結果、第1のインダクタパターン10および第2のインダクタパターン20を接続する接続部材30の接続位置に応じてプリントインダクタ1のインダクタンス調整を容易に行なうことができる。
また、本実施形態のプリントインダクタ1においては、図1または図4に示すように、第2のインダクタパターン20(または第1のインダクタパターン10)がミアンダ状に形成されていることが好ましい。図1または図4におけるミアンダ形状の第2のインダクタパターン20と図2または図3における略直線形状の第2のインダクタパターン20とを比較すると明らかな通り、第2のインダクタパターン20(または第1のインダクタパターン10)の形成面積を小さく維持したままその全長を長く設定することができるので、プリントインダクタ1のインダクタンス値を幅広く調整することができる。
また、本実施形態のプリントインダクタ1において、接続部材30として第3のインダクタパターン30Aが第1のインダクタパターン10および第2のインダクタパターン20における複数の接続部11、12、13、14、21、22、23、24をそれぞれ接続するように形成されていることが好ましい。上記の場合、図5の接続部材30とは異なり、図12乃至図14に示すように、インダクタンス値の変更を行なうために接続部材30を部分的にトリミングすることができる。そして、接続部材30である第3のインダクタパターン30Aを部分的にトリミングすることにより、プリントインダクタ1の形成後にそのインダクタンス値およびそのQ値を調整することができる。
また、接続部材30が第3のインダクタパターン30Aである場合、図7に示すように、第3のインダクタパターン30Aが第1のインダクタパターン10および第2のインダクタパターン20のいずれにも接触しない一本の仮想線VLに交差するように配置されていることが好ましい。これにより、レーザ除去やリュータ除去の物理的除去によっても第3のインダクタパターン30Aのトリミング処理が一回のトリミングにより終了するので、プリントインダクタ1の形成後におけるそのインダクタンス値およびそのQ値の調整をすばやく行なうことができる。
一方、図6に示すように、接続部材30が複数のスイッチング素子30Bであっても良い。この場合、複数のスイッチング素子30Bのうちから導通させるスイッチング素子30Bを選択することにより、プリントインダクタ1を可変インダクタとして用いることができる。
また、本実施形態のプリントインダクタ1においては、図1に示すように第1のインダクタパターン10(または第2のインダクタパターン20)が2個以上の分岐線16、17を有する形状に形成されていることが好ましい。分岐線16、17の長さおよび幅寸法は分岐線16、17ごとに異なっていることから、プリントインダクタ1に入力された信号がどの分岐線16、17を通過するかによってプリントインダクタ1のインダクタンス値およびQ値が変わるので、図15に示した不要な分岐線(たとえば16)のトリミングによりプリントインダクタ1の形成後にそのインダクタンス値およびそのQ値を幅広く選択することができる。
例えば、第1のインダクタパターン10に2個の分岐線16、17が形成されており、かつ、接続部材30が第3のインダクタパターン30Aであってそれが第1のインダクタパターン10および第2のインダクタパターン20の各4箇所の接続部11、12、13、14、21、22、23、24をそれぞれ接続している場合、プリントインダクタ1の変更パターンは8パターン(=分岐線2個×第3のインダクタパターン30Aの4つのトリミング箇所)になる。つまり、プリントインダクタ1のインダクタンス値の変更幅を超えるインダクタンス値およびQ値について幅広い選択ができる。
また、本実施形態のプリントインダクタ1においては、図11に示すように、チップインダクタなどのチップ部品40が配設されていても良い。このチップ部品40は、接続部材30の代替部材として、または、接続部材30と併用して、用いられる。チップ部品40はプリントインダクタ1やプリントコンデンサなどの印刷形成された回路素子と比較してそのインダクタンス値や容量値などの電気的特性を大幅に変更させやすい。すなわち、インダクタパターンのみによるプリントインダクタ1のインダクタンス値の調整が困難な場合においてチップインダクタなどのチップ部品40を用いることによりそのインダクタンス値の調整を容易に行なうことができる。
また、本実施形態のプリントインダクタ1においては、図1に示すように、第1のインダクタパターン10、第2のインダクタパターン20および接続部材30の形状が全体としてUターン形状に形成されていることが好ましい。これにより、例えば図8に示すようなプリントインダクタ1と比較して、入力電極3から出力電極4までの距離を短く設定することやそれらの幅寸法の選択が容易になるので、プリントインダクタ1のインダクタンス値およびQ値の調整を幅広く行なうことができる。また、第1のインダクタパターン10または第2のインダクタパターン20の形成面積を小さく維持したままその全長を長く設定することができるので、プリントインダクタ1のインダクタンス調整を容易に行なうことができる。
さらに、本実施形態のプリントインダクタ1においては、図1に示すように、第1のインダクタパターン10(または第2のインダクタパターン20)にインダクタンス調整用空隙部L1、L2が形成されていることが好ましい。これにより、プリントインダクタ1の内部において信号の通過経路の距離、幅寸法、形状などが変わるので、インダクタンス調整用空隙部L1、L2の長さ、幅寸法、形状、個数などの違いによってプリントインダクタ1のインダクタンス値およびQ値を細かく調整することができる。
次に、本実施形態のプリントインダクタ1の製造方法の作用効果を説明する。
本実施形態のプリントインダクタ1の製造方法においては、例えば図12から図14に示すように、プリントインダクタ1の接続部材30が第3のインダクタパターン30Aである場合、第3のインダクタパターン30Aを部分的にトリミングする第1のインダクタンス調整工程を備えていることが好ましい。これにより、例えば図1に示したプリントインダクタ1の形成後において、プリントインダクタ1を配設する回路に応じてプリントインダクタ1のインダクタンス値およびQ値を加工調整することができる。
ここで、前述の第1のインダクタンス調整工程においては、図7に示した一本の仮想線VLに沿って第3のインダクタパターン30Aをトリミングすることが好ましい。これにより、前述と同様、第3のインダクタパターン30Aのトリミングを容易に行なうことができる。
また、本実施形態のプリントインダクタ1の製造方法においては、例えば図1または図16に示したプリントインダクタ1の第1のインダクタパターン10(または第2のインダクタパターン20)に2個以上の分岐線16、17が形成されている場合、2個以上の分岐線16、17のうちの所望しない1個または複数個の分岐線(たとえば16)をトリミングする第2のインダクタンス調整工程を備えていることが好ましい。これにより、例えば図1または図16に示したプリントインダクタ1の形成後において、プリントインダクタ1を配設する回路に応じてプリントインダクタ1のインダクタンス値およびQ値を加工調整することができる。
また、本実施形態のプリントインダクタ1の製造方法においては、図17に示すように、インダクタンス調整用空隙部L1、L2を形成する第3のインダクタンス調整工程を備えていることが好ましい。これにより、例えば図1に示したプリントインダクタ1の形成後において、プリントインダクタ1を配設する回路に応じてプリントインダクタ1のインダクタンス値およびQ値を細かく加工調整することができる。
最後に、本実施形態の電圧制御発振器50の作用効果を説明する。
本実施形態の電圧制御発振器50においては、図18に示すように、前述した本実施形態のプリントインダクタ1を有する共振回路51を備えている。これにより、プリントインダクタ1の形成面積を小さくすることができるので、共振回路51のレイアウトの自由度を向上させることができる。また、本実施形態のプリントインダクタに係る接続部材として第3のインダクタパターン3Aまたは複数個のスイッチング素子3Bを選択した場合、複数のインダクタを用意せずとも1個のプリントインダクタ1によって電圧制御発振器50の所望する発振周波数を選択することができる。また、本実施形態の電圧制御発振器50においては、プリントインダクタ1の入力電極3が発振用トランジスタ52に接続されており、プリントインダクタ1の出力電極4がグランド電極53に接続されていることが好ましい。これにより、電圧制御発振器50を確実に作動させることができるとともに、入力電極3および出力電極4をプリントインダクタ1に正しく接続し、所望のQ値を得ることができる。
すなわち、本実施形態のプリントインダクタ1およびその製造方法ならびに電圧制御発振器50によれば、上記作用によってプリントインダクタ1が形成される配線板2における回路素子もしくは配線パターンのレイアウトの自由度の向上、プリントインダクタ1における所望のインダクタンス値およびQ値の獲得、そのトリミング工程の容易化、そのインダクタンス値の可変化、そのインダクタンス値の幅広い変更、そのインダクタンス値の微調整、ならびにそのインダクタンス値の変更幅を超えるような変更などができるので、上記問題点を解決する新規のプリントインダクタ1およびその製造方法ならびに電圧制御発振器50を提供することができるという効果を奏する。
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
例えば、本実施形態においては第2のインダクタパターン20の幅寸法を変更しているが、他の実施形態においては第1のインダクタパターン10の幅寸法を変更しても良い。また、他の実施形態においては、図19に示すように、第1のインダクタパターン10および第2のインダクタパターン20の幅寸法を変更しても良い。第1のインダクタパターン10および第2のインダクタパターン20の幅寸法を変更した場合、本実施形態の作用効果がおおむね倍増することは明らかである。