JP2011082711A - 電圧制御発振器 - Google Patents

Abstract

【課題】小型且つ低コストで製造できる電圧制御発振器を提供すること。
【解決手段】外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、この共振部からの周波数信号を増幅するための増幅部と、帰還用の容量素子を含み、前記増幅部で増幅された周波数信号を前記共振部に帰還させ、前記増幅部及び共振部と共に発振ループを構成する帰還部と、を備えるように電圧制御発振器を構成し、前記増幅部を集積回路チップの中に設け、前記共振部及び帰還用の容量素子は、前記集積回路チップとは別個の回路部品として構成する。発振周波数に応じて前記回路部品を選択する。
【選択図】図１

Description

本発明は、電圧制御発振器に関する。

各種の電子機器の小型化が進められている背景から、各電子機器に搭載される電圧制御発振器（ＶＣＯ）においても小型化が検討されている。電子回路の小型化を図るためには当該回路を構成する部品を集積化し、１チップ上に形成することが有効であるため、前記ＶＣＯにおいても当該ＶＣＯを構成する各回路部品を１チップ上に形成することが考えられる。

前記ＶＣＯの構成について詳しくは実施の形態で述べるが、ここでごく簡単に説明しておくと、前記ＶＣＯは、直列共振回路を構成するインダクタンス素子及び容量素子であるコンデンサを備えており、この直列共振回路の共振点によりＶＣＯの発振周波数が決まる。また、ＶＣＯは、前記共振回路の共振点をずらすための可変容量素子であるバリキャップダイオードを備えている。これらインダクタンス素子、容量素子及び可変容量素子からなる共振部の後段側には当該共振部と共に発振ループを構成する増幅部をなすトランジスタ及び帰還容量素子からなる帰還部が設けられている。これら共振部、トランジスタ及び帰還容量素子により発振ループが構成される。なお、発振時には負性抵抗−Ｒｖを生じさせ、発振を起こすために前記共振部は誘導性となっている。

共振部及び帰還部の各回路素子はＶＣＯの発振周波数に応じて設計される必要があり、仮に全ての回路素子が１チップ化されたＶＣＯを製造しようとすると、ＶＣＯの種別（発振周波数）毎に専用のマスクを作成する必要があり、開発費を含んだ製造コストが高くなってしまう。

特許文献１には、集積回路とは別体の基板に受動共振器を形成したＶＣＯについて記載されている。しかしこの特許文献１では上記の問題について着眼されていないし、開示されているＶＣＯにおいては帰還容量素子であるコンデンサＣ１、Ｃ２がＩＣチップの中に含まれており、上記の問題を解決するには不十分である。

更にまた、発振周波数が高くなると次のような課題もある。即ち可変容量素子は周波数が高くなると、例えば数ＧＨｚあるいは十数ＧＨｚになると誘導性となり、また可変容量素子の接続に用いるボンディングワイヤも誘導性となり、この結果周波数の可変幅（調整幅）が設計値よりも狭くなったり、あるいは発振しなくなる。即ち、このことは高い周波数帯のＶＣＯを製造することが困難であることを意味している。

特開２０００−１８３６４７（図２他）

本発明は、このような事情の下になされたものであり、その目的は、小型且つ低コストで製造できる電圧制御発振器を提供することである。

本発明の電圧制御発振器は、外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部からの周波数信号を増幅するための増幅部と、を備え
帰還用の容量素子を含み、前記増幅部で増幅された周波数信号を前記共振部に帰還させ、前記増幅部及び共振部と共に発振ループを構成する帰還部と、
前記増幅部は集積回路チップの中に設けられ、前記共振部及び帰還用の容量素子は、前記集積回路チップとは別個の回路部品として構成され、
前記集積回路チップ及び回路部品が、基板に搭載されて構成されることを特徴とする。

例えば、高周波による前記可変容量素子の誘導性を補償し、前記インダクタンス素子からみたときに当該可変容量素子が容量性となるように、前記共振部にて補償用の容量素子を当該可変容量素子に直列に接続してもよく、前記補償用の容量素子は、例えば互に間隔をおいて交差する櫛歯状の導電路の対からなる。前記直列共振周波数は、例えば５ＧＨｚ以上である。

また、他の発明の電圧制御発振器は、他の外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部からの周波数信号を増幅するための増幅部と、
帰還用の容量素子を含み、前記増幅部で増幅された周波数信号を前記共振部に帰還させ、前記増幅部及び共振部と共に発振ループを構成する帰還部と、を備え、
高周波による前記可変容量素子の誘導性を補償し、前記インダクタンス素子からみたときに当該可変容量素子が容量性となるように、前記共振部にて補償用の容量素子を当該可変容量素子に直列に接続したことを特徴とする。前記補償用の容量素子は、例えば互に間隔をおいて交差する櫛歯状の導電路の対からなる。

本発明においては、共振部と帰還部と共に発振ループを構成し、共振部からの周波数信号を増幅するための増幅部は、集積回路チップの中に設けられ、前記共振部及び帰還用の容量素子は、前記集積回路チップとは別個の回路部品として構成される。前記増幅部を集積回路チップの中に設けたことで小型化が図れる一方で、発振周波数に応じて共振部及び帰還用の容量素子の回路部品を選択して基板に搭載することができるので、発振周波数ごとに回路パターンが描かれたマスクを作成する必要が無い。従って電圧制御器の小型化を図ることができ、その一方で低コストでの当該電圧制御器の製造が可能になる。

本発明に係る電圧制御発振器の回路図である。 前記電圧制御発振器の平面図である。 前記電圧制御発振器のコンデンサの電極構造を示す平面図である。 電圧制御発振器の共振部の等価回路の説明図である。 バリキャップダイオードの横断平面図、縦断面図である。 前記電圧制御発振器の周波数と制御電圧との関係を示したグラフ図である。 前記電圧制御発振器の位相雑音と制御電圧との関係を示したグラフ図である。 実験のために構成した回路の制御電圧とリアクタンスとの関係を示すグラフ図である。 実験のために構成した回路の制御電圧とリアクタンスとの関係を示すグラフ図である。 実験のために構成した回路の制御電圧とリアクタンスとの関係を示すグラフ図である。 シミュレーションによる回路図及び実験結果を示すグラフ図である。 シミュレーションによる回路図及び実験結果を示すグラフ図である。 シミュレーションによる回路図及び実験結果を示すグラフ図である。 シミュレーションによる回路図及び実験結果を示すグラフ図である。 シミュレーションによる回路図及び実験結果を示すグラフ図である。 シミュレーションによる回路図及び実験結果を示すグラフ図である。 シミュレーションによる回路図及び実験結果を示すグラフ図である。 測定部を示す説明図及び測定結果を示すグラフ図である。

本発明の電圧制御発振器の実施の形態について、構造を説明する前に回路構成について図１を参照しながら述べておく。図１中、この共振部１は、後述のように導電線路からなるインダクタンス素子１１と容量素子であるコンデンサ１２との直列共振用の直列回路を備えている。インダクタンス素子１１には、第１のバリキャップダイオード１３、第２のバリキャップダイオード１４及び容量素子であるコンデンサ１５からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ちこの共振部１は、前記直列回路の直列共振周波数（共振点）と前記並列回路の並列共振周波数（反共振点）とを有しており、共振点の周波数により発振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になる。

また図１中、制御電圧用の入力端子１６に供給される制御電圧により第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して発振周波数が調整される。第１のバリキャップダイオード１３に加えて第２のバリキャップダイオード１４を用いた理由は、周波数の調整幅を大きくとるためである。コンデンサ１７は電圧安定化用のコンデンサであり、インダクタ１８、１９は、バイアス用のインダクタである。

また共振部１の後段側には、帰還部２が設けられており、この帰還部２は、前記コンデンサ１２にベースが接続された増幅部をなすＮＰＮ型トランジスタ２１と、コンデンサ１２とトランジスタ２１のベースとの接続点とアースとの間に接続された、帰還容量素子をなすコンデンサ２２及び２３の直列回路とを備えている。トランジスタ２１のエミッタはコンデンサ２２、２３の接続点に接続され、またインダクタンス２４及び抵抗２５を介して接地されている。トランジスタ２１は点線で示すＩＣ回路部（ＬＳＩ）３のチップ内に設けられており、当該チップの端子部（電極）Ｔ１、Ｔ２を介してトランジスタ２１のベース及びエミッタが夫々コンデンサ２２の両端に接続されることになる。このような回路では、外部から制御電圧が入力端子１６に入力されると、共振部１及び帰還部２からなる発振ループにより前記共振点の周波数例えば１０ＧＨｚで発振する。

ＩＣ回路部３内には、例えばトランジスタ２１のコレクタに互に並列に接続された２つのバッファアンプ３１、３２が設けられ、一方のバッファアンプ３１からは発振出力（発振周波数の信号）が端子部Ｔ３を介して取り出され、また他方のバッファアンプ３２からは発振出力が分周回路３３及び端子部Ｔ４を介して取り出されるように構成されている。

また、トランジスタ２１のコレクタはインダクタ３４を介してＩＣ回路部３の端子部Ｔ５に接続されており、端子部Ｔ５は直列に接続された抵抗３５、インダクタ３６を介して＋３．３Ｖの電源電圧が印加される端子部Ｔ６に接続されている。また、端子部Ｔ６には、コンデンサ３７と、抵抗３８とが、抵抗３５及びインダクタ３６に対して夫々並列に接続されている。前記コンデンサ３７は接地され、前記抵抗３８には接地された抵抗３９が直列に接続されている。抵抗３８、３９の中点は、端子部Ｔ１とコンデンサ２２の中点に接続されている。これらのコンデンサ３７、インダクタ３６、抵抗３５、３８、３９は、トランジスタ２１へバイアス電圧を供給するためのバイアス回路素子部２０を構成している。

図２には図１の回路図で示したＶＣＯの構成例を示している。図中のＶＣＯ４は正方形の誘電体基板例えばセラミックス基板４０上に、ＩＣ回路部３のチップ、各種回路素子及び後述する水晶からなる基板４１が搭載されて構成されている。基板４０の一辺は例えば５．０ｍｍである。各種回路素子については、図１の回路図と同符号を付して示しているが、バイアス回路素子部２０を構成する各回路素子については、本発明の要部との関連性が低いため符号の記載を省略している。また、セラミックス基板４０の導電路、水晶基板４１の導電路には多数の点を付して示している。なお、実際にはセラミックス基板４０の表面は、前記導電路の周囲に接地導体が形成されたコプレナ線路として構成されているが、図が煩雑になるため接地導体の図示を省略しており、図中点線で囲った部分だけ矢印の先に実際の表面構造を示している。これら導電路及び接地導体は、セラミックス基板４０に形成された導体である、いわゆるベタ膜の不要な部分をエッチングなどにより除去することにより形成されている。

続いて水晶基板４１について説明する。図１のインダクタンス素子１１は、この水晶基板４１に設けられる導電線路により構成されている。また、水晶基板４１にはコンデンサ１２、１５、２２、２３が形成されている。水晶基板４１はＡＴカットされており、誘電率εが４．０程度、電気エネルギーの損失（誘電正接：ｔａｎδ）が０．００００８程度である。従って、この水晶基板４１のＱ値は、１２５００（＝１／０．００００８）程度である。このように水晶基板４１は高いＱ値を有するため、広い周波数の調整帯域に亘って位相雑音が極めて低く抑えられる。即ち、低位相雑音特性が得られる周波数の可変幅が広い。

図２ではこれらコンデンサ１２、１５、２２、２３について、外装体により被覆された状態を示しているが、図３ではこの外装体を外した状態のコンデンサを示している。図３に示すように、各コンデンサは、櫛歯状に形成された導電路パターンが互いに間隔をおいて交差することにより構成されている。

このようにコンデンサを櫛歯状の導電路パターンとして構成すれば次の利点がある。コンデンサを構成する両電極において、互いの対向領域（対向する電極部分の長さ寸法）を大きくとることができるので、小型でありながら低損失で且つ容量値を大きな自由度で設定することができ、このため周波数が高くても誘導性になりにくい容量素子を得ることができる。従って、高い周波数を出力させるＶＣＯであって、小型化を図るものについては好適である。

ところで、上記のようにコンデンサ１５はインダクタンス用の共振素子１１と共に並列共振用の並列回路を構成するために設けられているが、このコンデンサ１５の役割について図４を参照しながらより詳しく説明する。図４（ａ）は、共振部５４を備えたＶＣＯ５を示しており、共振部５４は、コンデンサ１５が設けられない他は既述のＶＣＯ４の共振部１と同様に構成されている。ＶＣＯ５において、共振部５４の後段は図１と同様の回路構成となっている。ＶＣＯ５が高周波を出力するように構成され、当該ＶＣＯ５を構成する各回路中に高周波が流れるものとすると、高周波からは図４（ｂ）に示すようにインダクタ１８、１９が見えない。従って、この場合に共振部５４の等価回路は図４（ｃ）に示す回路となり、図中の可変容量コンデンサ５５がバリキャップダイオード１３，１４に相当する。

ここで、本発明のＶＣＯおいては、既述のように発振周波数に応じて回路定数を設定しなければならない共振部１の各回路素子については集積化がなされていないため、共振部５４を構成するバリキャップダイオード１３、１４は、例えば２つのチップ５１、５２がボンディングワイヤ５３で互いに接続されることにより構成される。図５（ａ）、（ｂ）はバリキャップダイオード１３（１４）の横断平面図、縦断側面図を夫々示している。

そして、このＶＣＯ５からの出力周波数帯を更に高くし、マイクロ波帯の周波数を出力させようとする場合を考えると、回路を流れるマイクロ波から見ると前記ボンディングワイヤ５３がインダクタンス成分に見えてしまう。即ちボンディングワイヤ５３のインダクタンス値が大きくなる。結果として、バリキャップダイオード１３、１４が誘導性となり、バリキャップダイオード１３、１４の誘導性が互いに合わさって、図４（ｄ）に示す、インダクタンス素子１１に可変インダクタ５６が並列接続された回路となる。このためバリキャップダイオード１３、１４とインダクタンス素子１１との間で設計した並列共振周波数が得られないかあるいは並列共振が起こらなくなり、結果として発振周波数の調整幅が設計値よりも狭くなるか、あるいは発振しなくなる。

そこで、この実施形態では、バリキャップダイオード１３、１４の誘導性を補償するために補償用の容量素子であるコンデンサ１５をバリキャップダイオード１３、１４に対して直列に且つインダクタンス素子１１に対して並列に接続している。図６は、図１の共振部１の等価回路を示しており、図中点線５７で囲った、コンデンサ１５及び前記可変インダクタ５６が直列接続された部分の容量性を確保することで、インダクタンス素子１１と並列共振を起こすことができ、結果として共振部１の共振点を調整することができる。具体的には、直列接続部分５７の容量性を確保するために、前記可変インダクタ５６のリアクタンスを＋ｊＸｌ（ｊｗＬ：Ｌは可変インダクタ５６のインダクタンス値）、コンデンサ１５のリアクタンスを-ｊＸｃ（１／ｊｗｃ：ｃはコンデンサ１５の容量値）とすると、Ｘｃ＞Ｘｌの条件を満たすようにコンデンサ１５の容量値を設定する。

この実施形態のＶＣＯによれば、ＶＣＯの発振周波数に応じて選択する必要がある共振部１の各回路素子及び帰還部２のコンデンサ２２、２３を集積化させず、個別の部品として水晶基板４１及びセラミックス基板４０上に配置する一方で、帰還部２を構成するトランジスタ２１及び当該トランジスタ２１より後段の各回路素子を集積化させて、１チップのＩＣ回路部３として構成している。従って、ＩＣ回路部３は小型化される一方で、ＩＣ回路部３に含まれない各回路部品はＶＣＯの発振周波数に応じて選択し、基板４０、４１に搭載することができるので、発振周波数に応じてＩＣチップを作成する必要が無い。結果として、小型かつ低コストでＶＣＯを製造することができる。

また、バリキャップダイオード１３、１４に直列にコンデンサ１５を接続することで、マイクロ波帯域においてもインダクタンス素子１１と、当該コンデンサ１５との間で並列共振を起こすことができるので、ＶＣＯは上記のように１０ＧＨｚというマイクロ波帯域の極めて高い周波数信号を発振することができる。さらに、コンデンサ１２、１５、２２、２３の電極を櫛歯状に形成しているため、各コンデンサの大型化を防ぐことができる。従って、ＶＣＯの大型化を防ぐことができる。

上述の例ではバリキャップダイオードが２個設けられているが、バリキャップダイオードが１個であってもよい。また、バリキャップダイオードの基板の電極への接続にボンディングワイヤを用いたり、バリキャップダイオード１３、１４間をボンディングワイヤで接続する場合には、バリキャップダイオード自体の誘導性と、前記ボンディングワイヤの誘導性とを補償するように容量素子が設けられる。このような場合、バリキャップダイオード１３，１４の誘導性とは、バリキャップダイオード１３，１４自体の誘導性と、ボンディングワイヤの誘導性との双方を意味している。また、本発明は、バリキャップダイオードとインダクタンス素子１１とを直列に接続して、これらで直列共振を起こすようにしてもよい。

ＶＣＯにおいて、ＩＣと回路部品とに分ける例は、マイクロ波帯域の周波数を発振する例に限られない。また、このようにＩＣと回路部品とに分ける場合、補償用の容量素子を設けなくてもよい。そして、補償用の容量素子を設ける構成においては、ＩＣと回路部品とが分かれていなくてもよい。例えば帰還容量素子がＩＣの中に入っていてもよいし、トランジスタがＩＣの外にあってもよい。

（実験１）
続いて、本発明のＶＣＯを開発する段階で行った各種の実験について説明する。実験１としては、図１のＶＣＯの回路をシミュレーションにより設定した。そして、各ＶＣＯについて、入力端子１６に印加する制御電圧を夫々変更し、発振周波数及び発振周波数から１０ｋＨｚずれた位置における位相雑音特性を調べた。インダクタンス素子１１としては０．６ｎＨ、０．８ｎＨ、１．０ｎＨに夫々設定して実験を行った。図７、図８のグラフは実験１の結果を示しており、各グラフの横軸は制御電圧（単位：Ｖ）の値を示している。図７の縦軸はＶＣＯの発振周波数（単位：ＧＨｚ）を、図８の縦軸は位相雑音特性（単位：ｄＢｃ／Ｈｚ）を夫々示している。

図７から、インダクタンス素子１１を変更することで発振周波数が変化することが分かる。また、図８より各制御電圧、特に５Ｖよりも低い制御電圧では位相雑音特性が低く抑えられ、良好な発振を示すことが分かる。従って、この実験結果から、上記のようにインダクタンス素子１１を変更することで特性に大きな影響を与えず、発振周波数を変更できることが示された。このことから上記のようにインダクタンス素子１１をＩＣ回路部３とは別体にして、発振周波数に応じて選択することが有効であることが分かる。

（実験２）
図９（ａ）に示す回路６１を作成した。この回路６１は既述の図１のＶＣＯの前段側と同様に各回路素子が互いに接続されており、バリキャップダイオード１４及びインダクタ１９の後段側は出力端子６２に接続されている。制御電圧用の入力端子１６に印加する制御電圧Ｖｃ１と回路６１を流れる信号の周波数とを夫々変更したときに、入力端子１６と出力端子６２との間のインピーダンスＺ（Ω）＝Ｒ＋ｊＸとして、そのリアクタンス（ｊＸ）の変化を調べた。

図９（ｂ）は、実験２の結果を示したものであり、グラフの縦軸は前記リアクタンスｊＸを、横軸は前記制御電圧Ｖｃ１（単位：Ｖ）を夫々示している。グラフにおいてリアクタンスｊＸが０より小さければ回路６１においてバリキャップダイオード１３、１４が直列に接続されている部分は容量性であり、図１のＶＣＯのようにインダクタンス素子１１と並列に接続した場合に、当該インダクタンス素子１１との間で並列共振を起こすことができる。リアクタンスｊＸが０より大きければ回路６１のバリキャップダイオード１３、１４が直列に接続されている部分は誘導性であり、前記インダクタンス素子１１と並列に接続した場合に、当該インダクタンス素子１１との間で並列共振を起こすことができない。グラフに示すように発振周波数が５ＧＨｚの場合には制御電圧Ｖｃ１によらず、前記バリキャップダイオード１３、１４の直列接続部分については誘導性を示したが、発振周波数が１０ＧＨｚである場合に制御電圧Ｖｃ１が大きくなると、前記直列接続部分は誘導性になっていた。また、発振周波数が１５ＧＨｚである場合には、制御電圧Ｖｃ１によらず是直列接続部分は誘導性になっていた。

（実験３）
実験２と同様の実験を行ったが、この実験で用いた回路６３は、図１０（ａ）に示すように出力端子６２の後段において、バリキャップダイオード１３、１４に直列にコンデンサ１５が接続されている。そして、実験の結果、バリキャップダイオード１３，１４と、コンデンサ１５とが直列に接続される部分のリアクタンスｊＸについては、図１０（ｂ）に示すように制御電圧Ｖｃ１に関わらず、５ＧＨｚ、１０ＧＨｚ、１５ＧＨｚのすべての発振周波数において容量性になっていた。実験２及び実験３から、図１のＶＣＯにおいて、低い発振周波数を出力する場合にはコンデンサ１５を設けなくても良いが、例えば１０ＧＨｚ以上の高い発振周波数を出力する場合には、コンデンサ１５を設けることにより既述の並列共振を起こすことができることが示された。

（実験４）
シミュレーションにより集中定数が２ｐＦであるコンデンサ６４を含む図１１（ａ）に示す回路６５を構成した。図中６６、６６は５０Ωの抵抗である。そして、図１１（ａ）の回路６５を流れる周波数を変化させてコンデンサ６４の容量を測定した。図１１（ｂ）、（ｃ）は実験結果を示したグラフであり、横軸は前記周波数を、縦軸は前記容量を示している。図１１（ｃ）は図１１（ｂ）の５．７ＧＨｚ付近の容量変化を詳細に示したものである。図１１（ｃ）に示すように、周波数が増加して５．７ＧＨｚに近づくにつれ、コンデンサ６４の容量は急激に増加し、その後急激に減少する。そして、５．７ＧＨｚ以上の周波数ではコンデンサ６４は、インダクタとして機能する。つまり、コンデンサ６４は、５．７ＧＨｚ帯にカットオフを有する。なお、前記カットオフよりも大きい周波数でグラフの縦軸の単位はヘンリー（Ｈ）となるべきであるが、図中ではこの単位の記載を省略している。また、この図１１（ｂ）、（ｃ）ではコンデンサ６４が容量性を有するときのグラフ線を実線で、誘導性を有するときのグラフ線を点線で夫々示している。後述の周波数によって容量性、誘導性が変化する素子のカットオフを示す各グラフ図においても、この図１１（ｂ）（ｃ）と同様に、素子が容量性を示すときのグラフ線を実線で、誘導性を示すときのグラフ線を点線で夫々示している。

（実験５）
シミュレーションにより図１２（ａ）に示すように集中定数が１０ｎＨであるインダクタ６７を含む回路６８を構成した。そして、図１２（ａ）の回路６５を流れる周波数を変化させてインダクタ６４のインダクタンスを測定した。図１２（ｂ）、（ｃ）は実験結果を示したグラフであり、横軸は前記周波数を、縦軸は前記インダクタンスを示している。図１２（ｃ）は図１２（ｂ）の５．７ＧＨｚ付近のインダクタンスの変化を詳細に示したものである。図１２（ｃ）のグラフに示すように周波数が増加して５．７ＧＨｚに近づくと、インダクタンスが上昇するが、５．７ＧＨｚになると急激に低下する。そして、５．７ＧＨｚ以上の周波数ではインダクタ６７は、コンデンサとして機能する。つまり、インダクタ６７は、５．７ＧＨｚ帯にカットオフを有している。なお、前記カットオフよりも大きい周波数でグラフの縦軸の単位はファラド（Ｆ）となるべきであるが、図中ではこの単位の記載を省略している。

（実験６）
続いて、図５に示したバリキャップダイオード１４について、周波数に対する容量及びインダクタンスの変化を測定した。このバリキャップダイオード１４の図５に示す長さＬ１、幅Ｌ２は夫々０．６ｍｍ、０．３ｍｍである。図１３（ａ）は、測定により得られたバリキャップダイオード１４のスミスチャートである。図１３（ｂ）は横軸にバリキャップダイオード１４に供給された信号の周波数を、縦軸にバリキャップダイオード１４の容量を夫々示している。図１３（ｃ）は横軸に前記周波数を、縦軸にバリキャップダイオード１４のインダクタンスを夫々示している。図１３（ｂ）に示すように５ＧＨｚ付近にカットオフが存在し、それ以上の周波数では誘導性を示す。なお、図１３（ｂ）では図１１（ｃ）と同様に、カットオフよりも大きい周波数では、インダクタンスの変化を示しており、前記周波数では縦軸の単位が本来ヘンリーとして示されるべきであるが、図中ではこの単位の記載を省略している。

実験４、５より、ＶＣＯの発振周波数が高くなると、コンデンサやインダクタでカットオフが現れる。そして、実験６より、バリキャップダイオードでも既述のようにカットオフが現れることが示され、これによって図４で説明したように周波数が高くなると、バリキャップダイオードの容量性が保てなくなることが示された。

（実験７）
シミュレーションにより図１４（ａ）に示す回路７１を設定した。そして、図中の直流電源７２の電圧を０Ｖから１０Ｖの範囲で変更して、図のバリキャップダイオード７３のカットオフ周波数及び雑音特性を調べた。図中のインダクタ７３のインダクタンスは１０ｎＨであり、抵抗７４、７４は５０Ωである。図１４（ｂ）は、図１３（ｂ）と同様にバリキャップダイオード７３の容量と回路中を流れる発振周波数との関係を示したグラフである。図１４（ｃ）は位相雑音と前記周波数との関係を示したグラフであり、横軸、縦軸に前記周波数、雑音（単位ｄＢ）をとっている。図１４（ｂ）に示すように前記電圧の設定値によっては、１Ｅ^９〜１Ｅ^１０Ｈｚの間にカットオフが現れている。そして、図１４（ｃ）に示すようにカットオフが現れる周波数においては雑音特性が劣化している。

（実験８）
実験８として図１５（ａ）に示す回路８１をシミュレーションにより設定した。この回路８１はバリキャップダイオード７３に０．２ｐＦのコンデンサ８２を直列に接続した他は図１４（ａ）の回路７１と同じ構成となっている。この回路８１について実験７と同様にバリキャップダイオード７３のカットオフ及び位相雑音特性を調べた。図１５（ｂ）は、図１４（ｂ）と同様にバリキャップダイオード７３の容量と回路中を流れる発振周波数との関係を示したグラフであり、図１５（ｃ）は図１４（ｃ）と同様に位相雑音と前記周波数との関係を示したグラフである。図１５（ｂ）に示すようにカットオフは１Ｅ^１０Ｈｚよりも高い周波数帯域で現れ、それに応じて図１５（ｃ）に示すように雑音特性の劣化のピークも１Ｅ^１０Ｈｚ以上の帯域で現れている。実験７、８からコンデンサをバリキャップダイオードに直列に接続することで、高周波による前記バリキャップダイオードの誘導性を補償し、当該バリキャップダイオードの容量性を確保することができる。従って、図４〜図６で説明した上記のコンデンサ１５の効果が証明された。

（実験９）
シミュレーションにより図１６（ａ）に示す回路９１を設定した。直流電源７１の電圧は１Ｖ、インダクタ９２、９３、９４のインダクタンスは夫々１００ｍＨ、１ｎＨ、１００ｍＨｚである。コンデンサ９５の容量は１ｐＦ、抵抗９６は５０Ωに夫々設定している。この回路９１に流す信号の周波数を変化させたときのコンデンサ９５の容量を調べた。図１６（ｂ）は実験の結果を示したグラフであり、図１１（ｃ）、図１３（ｂ）と同様にカットオフよりも小さい周波数帯域では容量変化を、カットオフより大きい周波数帯域ではインダクタンスの変化を夫々示している。カットオフは５ＧＨｚで現れていた。

（実験１０）
シミュレーションにより図１７（ａ）に示す回路９７を設定した。この回路９７は、図１７（ａ）の回路９１に０．２ｐＦのコンデンサ９８を追加したものである。この回路９７を用いて実験９と同様の実験を行った。図１７（ｂ）には、図１６（ｂ）と同様にその実験結果を示している。ここで、コンデンサ９５、９８の合成容量は０．２ｐＦ×１ｐＦ／（０．２ｐＦ＋１ｐＦ）＝０．１６７ｐＦとなる。そして、カットオフ周波数は、１／（２×ｐ×√（１ｎＨ×０．１６７ｐＦ）＝１２．３２８ＧＨｚとなる。このようにコンデンサ９５、９８個別の容量よりもコンデンサ９５、９８の合成容量の方が低い。そして、上記の計算式と図１６（ｂ）のグラフとから分かるように、コンデンサ９８を追加したことで回路９１に比べてカットオフ周波数は上がる。従って、この実験９、１０の結果からも、図１のＶＣＯにてバリキャップダイオード１３、１４にコンデンサ１５を直列に接続することで、バリキャップダイオード１３、１４の誘導性を補償し、カットオフを高周波数側へシフトさせ、これらバリキャップダイオード１３、１４の容量性を確保できることが示された。

（実験１１）
実験１１として、図１７（ａ）に示すように水晶基板４１上に設けたコンデンサ２２、２３の特性を調べた。図１７（ｂ）はその測定結果を示したものである。グラフの横軸にはコンデンサ２２、２３に供給した信号の周波数を、縦軸にはコンデンサ２２、２３の合成容量を夫々示している。グラフ中に示すように周波数が高くなってもカットオフが見られず、正常に動作することが示された。グラフ中に示したポイントにおける周波数は１．０ＧＨｚであり、このときの前記合成容量は６．７４２Ｅ^-１３Ｆであった。

１ 共振部
１１ インダクタンス素子
１２、１５ コンデンサ
１３、１４ バリキャップダイオード
１６ 制御端子
２ 帰還部
２１ トランジスタ
２２、２３ コンデンサ
３ ＩＣ回路部
４ 電圧制御発振器（ＶＣＯ）
４０ セラミックス基板
４１ 水晶基板

Claims (6)

1. 外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
   この共振部からの周波数信号を増幅するための増幅部と、
   帰還用の容量素子を含み、前記増幅部で増幅された周波数信号を前記共振部に帰還させ、前記増幅部及び共振部と共に発振ループを構成する帰還部と、
   を備え、
   前記増幅部は集積回路チップの中に設けられ、前記共振部及び帰還用の容量素子は、前記集積回路チップとは別個の回路部品として構成され、
   前記集積回路チップ及び回路部品が、基板に搭載されて構成されることを特徴とする電圧制御発振器。
2. 高周波による前記可変容量素子の誘導性を補償し、前記インダクタンス素子からみたときに当該可変容量素子が容量性となるように、前記共振部にて補償用の容量素子を当該可変容量素子に直列に接続したことを特徴とする請求項１記載の電圧制御発振器。
3. 前記補償用の容量素子は、互に間隔をおいて交差する櫛歯状の導電路の対からなることを特徴とする請求項１または２記載の電圧制御発振器。
4. 前記直列共振周波数は、５ＧＨｚ以上であることを特徴とする請求項１ないし３のいずれか一つに記載の電圧制御発振器。
5. 外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
   この共振部からの周波数信号を増幅するための増幅部と、
   帰還用の容量素子を含み、前記増幅部で増幅された周波数信号を前記共振部に帰還させ、前記増幅部及び共振部と共に発振ループを構成する帰還部と、
   を備え、
   高周波による前記可変容量素子の誘導性を補償し、前記インダクタンス素子からみたときに当該可変容量素子が容量性となるように、前記共振部にて補償用の容量素子を当該可変容量素子に直列に接続したことを特徴とする電圧制御発振器。
6. 前記補償用の容量素子は、互に間隔をおいて交差する櫛歯状の導電路の対からなることを特徴とする請求項５記載の電圧制御発振器。

Images