JP3764688B2 - 電圧制御型発振回路 - Google Patents
電圧制御型発振回路 Download PDFInfo
- Publication number
- JP3764688B2 JP3764688B2 JP2002052375A JP2002052375A JP3764688B2 JP 3764688 B2 JP3764688 B2 JP 3764688B2 JP 2002052375 A JP2002052375 A JP 2002052375A JP 2002052375 A JP2002052375 A JP 2002052375A JP 3764688 B2 JP3764688 B2 JP 3764688B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- capacitor
- circuit unit
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波無線装置の局部発振回路などに適した電圧制御型発振回路に関するものである。
【０００２】
【従来の技術】
従来移動体通信装置やその他の通信装置の送信用発振器、受信部の局部発振器に電圧制御発振器が用いられていることが知られている。現在市場からはさらなる高性能化及び発振周波数の広帯域化が要求されている。その高性能化の１つとして高調波成分の抑制が挙げられる。
【０００３】
また、周波数の広帯域化対応する為には、複数の周波数帯を切り換えて使用する電圧制御発振器も考えられている。
【０００４】
このような電圧制御発振器の回路（電圧制御発振回路）を図４で説明する。ストリップ線路ＳＬと可変容量ダイオードＤＶとコンデンサＣ２とから成る共振回路を含み、前記可変容量ダイオードＤＶに外部制御電圧ＶＴを供給して共振周波数を制御する共振回路部Ｘと、共振回路部Ｘの共振周波数に基づいて発振信号を出力する発振用トランジスタＴｒ１、抵抗Ｒ１〜Ｒ２、コンデンサＣ５〜Ｃ７を含む負性抵抗回路部Ｙと、発振信号を増幅する増幅用トランジスタＴｒ２、抵抗Ｒ３、コンデンサＣ８〜Ｃ１１、インダクタンス素子Ｌ２を含む増幅回路部Zとから構成されている。
【０００５】
このような発振回路では、負性抵抗回路部Ｙの発振用トランジスタＴｒ１のコレクタを高周波的に接地させるコルピッツ回路を用いて、発振条件を成立させている。共振回路部Ｘを結合コンデンサで負性抵抗回路部と接続して発振させる。
【０００６】
そして、この発振信号は増幅回路部Ｚの増幅用トランジスタＴｒ２に供給され、ここで増幅されて出力瑞子ＯＵＴより発振出力される。
【０００７】
この電圧制御発振回路では、可変容量ダイオードＤＶの可変範囲内での共振周波数、ひいては発振周波数を所定の範囲で制御ができる。
【０００８】
電圧制御発振回路は、任意の周波数を発振出力しているが、その出力波には、任意の周波数のみに対して整数倍の高調波成分が含まれている。しかし、電圧制御発振回路としては、任意の周波数のみ安定に出力させることが必要であり、通信装置に搭載した場合に高調波成分が多く含まれてしまうと不具合が生じてしまうため、通常、電圧制御発振回路の電気的特性の条件として高調波成分のレベル規格が設けられている。
【０００９】
その高調波レベルの抑制は、電圧制御発振回路発振回路の出力部で構成されているインピーダンス整合回路部の調整によって行なうことができる。例えば、インピーダンス整合回路部は増幅回路部Ｚの一部に構成され、ストリップ線路Ｌ２の一部のインダクタンス成分とコンデンサＣ１０とで構成されたハイパスフィルタ型インピーダンス変換回路によって構成されている。ハイパスフィルタ型インピーダンス変換回路より低周波数領域における通過利得を下げることが可能となる。
【００１０】
また図５に示すように、互いに離散した２つの発振周波数帯域（Ｆ１とＦ２）の発振出力を得る電圧制御発振回路、例えば、共振回路部を構成するＬＣ共振回路のインダクタタンス成分または容量成分のいずれかを段階的に切り換えることが可能なシフト型電圧制御発振回路においては、図６に示すようにインピーダンス整合回路部を適用していた。即ち、ストリップ線路Ｌ２に一端が接地電位に接続されたスイッチングダイオードＤｚを用いて、夫々の発振周波数帯域Ｆ１、Ｆ２に応じて、スイッチングダイオードＤｚのオンオフ制御を行い、出力インピーダスが適正となるようにしていた。
【００１１】
【発明が解決しようとする課題】
いずれの増幅回路部内に構成されるインピーダンス整合回路部は、ストリップ線路Ｌ２の誘導成分とコンデンサの容量成分Ｃ９を用いるハイパスフィルタ型インピーダンス変換回路である。
【００１２】
しかし、インピーダンス整合回路部の誘導成分がストリップ線路Ｌ２のみで形成しているため、ストリップ線路Ｌ２の設計が非常に難しく、例えば、誘電体基板にストリップ線路Ｌ２を厚膜手法で形成した場合、その厚膜導体膜の印刷ずれや導電性ペーストにじみなどにより、ストリップ線路Ｌ２の特性がバラツキ、その結果、出力インピーダンスもばらついてしまう。即ち、出力インピーダンスの調整は非常に困難であった。
【００１３】
また、２つの発振周波数帯域で発振させる場合、発振周波数帯域が広帯域化する。この２つの発振周波数帯域を導出するシフト型電圧制御発振回路においては、２つの発振周波数帯の発振出力Ｆ１、Ｆ２ともに出力インピーダンスを調整することは、単一周波数帯を使用する電圧制御発振回路に比較して非常に困難であった。これは、図７に示すスミスチャートのように、発振出力Ｆ１、Ｆ２の両方の定在波比を安定化させることができなった。
【００１４】
また、従来のインピーダンス整合回路部では、高調波成分の抑制を行なう上で、それ以上調整を行なうことはできないという問題がある。
【００１５】
本発明の上述の課題に鑑みて案出されたものであり、その目的は、出力インピーダンスの調整が容易に行なうことができ、高調波成分の抑制も容易に実現することが可能とした電圧制御発振回路を提供する。
【００１６】
【課題を解決するための手段】
本発明は、ストリップ線路と、可変容量ダイオードと、コンデンサとを含み、且つ前記可変容量ダイオードに供給する外部制御電圧により前記可変容量ダイオードのインピーダンス成分を調整して共振周波数を制御する共振回路部と、前記共振回路部の共振周波数に基づいて発振信号を出力する発振用トランジスタを含む負性抵抗回路部と、前記負性抵抗回路部の発振信号を増幅する増幅用トランジスタと、増幅した発振信号を出力する出力端子とを含む増幅回路部とから構成される電圧制御発振回路において、
前記増幅回路部の増幅用トランジスタのコレクタ端子と接地電位との間に、ストリップ線路（Ｌ２）と第１のコンデンサ（Ｃ９）とが並列に接続された並列回路部を配置するとともに、前記増幅用トランジスタのコレクタ端子と前記出力端子との間に、第２のコンデンサ（Ｃ１０）とチップコイルにより形成されるインダクタンス素子（Ｌ３）とが直列に接続された直列回路部を配置させ、前記ストリップ線路（Ｌ２）のインダクタンス成分と前記第１のコンデンサの容量成分とでバンドパスフィルタを形成するとともに、前記ストリップ線路（Ｌ２）のインダクタンス成分と前記第２のコンデンサ（Ｃ１０）の容量成分とでハイパスフィルタ型インピーダンス変換回路部を形成し、さらに、前記出力端子と接地電位との間、及び／または前記出力端子から延びる配線パターンと接地電位との間に発生する浮遊容量成分と前記インダクタンス素子（Ｌ３）のインダクタンス成分とでローパスフィルタ型インピーダンス変換回路部を形成したことを特徴とする電圧制御発振回路である。
【００１７】
【作用】
本発明では、増幅回路部の一部に、インピーダンス整合回路部に、上述のストリップ線路の一部の一部のインダクタンス成分と第１のコンデンサとからなる並列共振回路部（バンドパスフィルタ）とを構成し、ストリップ線路の一部のインダクタンス成分と第２のコンデンサとでハイパスフィルタ型インピーダンス変換回路を構成し、また、インダクタンス素子と浮遊容量成分とでローパスフィルタ型インピーダンス変換回路とを構成している。
【００１８】
即ち、増幅用トランジスタＴｒ２のコレクタ端子と出力端子との間に、バンドパスフィルタ、ハイパスフィルタ型インピーダンス変換回路、ローパスフィルタ型インピーダンス変換回路とが配置されている。
【００１９】
上述のように、ローパスフィルタ型インピーダンス変換回路を具備しているため、電圧制御発振回路の発振周波数帯において高周波帯域信号を有効は阻止する。
また、ローパスフィルタ型のインピーダンス変換回路を用いることによって、出力インピーダンス整合回路部の周波数特性において高周波帯域での通過利得を下げることが可能となる。
【００２０】
インピーダンスを調整する際においても、ストリップ線路のみなならず、固定的なインダクタンス素子を用いているため、ハイパスフィルタ型インピーダンス変換回路の特性のバラツキを、固定的なインダクタンス成分を有するローパスフィルタ型インピーダンス変換回路の特性で補完するため、結果として、出力インピーダンスの調整が非常に容易となる。
【００２１】
また、２つ以上の発振周波数帯を導出するシフト型電圧制御発振回路のように、２つの発振周波数が広域化しても、スミスチャート上の直列共振ポイント、並列共振ポイントを複数存在させることができるため、２つの発振周波数帯域の発振出力において、反射特性を向上させることができ、その結果、定在波比（ＶＳＷＲ）を小さくする（スミスチャート上周波数特性の軌跡を特性インピーダンスに集束させる）ことができる。
【００２２】
【発明の実施の形態】
以下、本発明の電圧制御発振回路を図面に基づいて説明する。尚、実施例では、共振回路部Ｘに、ＬＣ共振回路の誘導成分を段階的に切り換えるシフト型電圧制御発振回路を用いて説明する。
【００２３】
図１は、本発明の電圧制御発振回路の回路図である。
【００２４】
図中の電圧制御発振回路は、共振回路部Ｘ、負性抵抗回路部Ｙ、増幅回路部Ｚを具備している。また、共振回路部Ｘ内には発振出力を２つの発振周波数帯域が出力させるためのシフト回路Ｓを具備している。また、増幅回路部Ｚ内にはインピーダンス整合回路部Ｗを具備している。
【００２５】
共振回路部Ｘは、ストリップ線路ＳＬ１と可変容量ダイオードＤＶとシフト用ストリップ線路ＳＬｓとコンデンサＣ２とから成る共振回路を含み、前記可変容量ダイオードＤＶに外部制御電圧ＶＴを供給して共振周波数を制御する。尚、共振回路部Ｘには外部制御電圧ＶＴを供給する制御端子を有し、シフト回路Ｓには、シフト用スイッチングダイオードＤｉのＯＮ−ＯＦＦ制御を行なうシフト切り換え端子を有している。
【００２６】
負性抵抗回路部Ｙは、共振回路部Ｘの共振周波数に基づいて発振信号を出力する発振用トランジスタＴｒ１、抵抗Ｒ１〜Ｒ２、コンデンサＣ５〜Ｃ７を有している。
【００２７】
また、増幅回路部Ｚは発振信号を増幅する増幅用トランジスタＴｒ２、抵抗Ｒ３、コンデンサＣ８、インピーダンス整合回路部Ｗを構成するコンデンサＣ９〜Ｃ１１、ストリップ線路Ｌ２、インダクタンス素子Ｌ２をとから構成されている。
【００２８】
このような電圧制御発振回路では、負性抵抗回路部Ｙの発振用トランジスタＴｒ１のコレクタを高周波的に接地させるコルピッツ回路を用いて、発振条件を成立させている。共振回路部Ｘを結合コンデンサＣ３で負性抵抗回路部Ｙと接続して発振させる。
【００２９】
そして、この発振信号は負性抵抗回路部Ｙの発振用トランジスタＴｒ１のコレクタより増幅回路部Ｚの増幅用トランジスタＴｒ２に供給され、回路の出力インピーダンスを５０Ωに変換するインピーダンス整合回路部Ｗを介して出力端子ＯＵＴＰＵＴから出力される。
【００３０】
この共振回路部Ｘの共振回路は、ＬＣ共振回路からなり、インダクタンス成分は、ストリップ線路ＳＬ１、発振動作する周波数帯域で誘導性として動作する可変容量ダイオードＤＶ、シフト回路Ｓのストリップ線路ＳＬｓで決定される。また、容量成分は、コンデンサＣ２で決定される。
【００３１】
そして、可変容量ダイオードＤＶに供給される外部制御電圧ＶＴによって、共振回路のインダクタ成分（インピーダンス成分）が変化して、結果として、所定発振周波数帯域内で発振出力を可変させることができる。
【００３２】
また、シフト回路Ｓのシフト切り換え信号によって、シフト用スイッチングダイオードＤｉをＯＮとすると、ストリップ線路ＳＬｓ部分で発生していたインダクタンス成分が変化して、ＬＣ共振回路のインダクタンス成分に変化を与え、結果して所定発振周波数帯域を、例えば高い発振周波数帯域（例として３．２ＧＨｚ帯）の発振出力Ｆ１と、低い周波数帯域（例として１．２ＧＨｚ帯）の発振出力Ｆ２とを発生されることができる。
【００３３】
即ち、実施例の電圧制御発振回路では、例えは、１．２ＧＨｚ帯域から３．２ＧＨｚ帯域までの広い周波数範囲で、その発振出力のインピーダンスを特性インピーダンスに合わせるようにしなくては、この電圧制御発振回路に接続される外部回路によって、一方の発振出力で反射係数が大きく過ぎて安定した出力ができなくなるということになる。
【００３４】
この出力インピーダンスの整合を行なうものが、インピーダンス整合回路部Ｗである。インピーダンス整合回路部Ｗは、図２に示すような等価回路に置き換えて表現することができる。
【００３５】
増幅用トランジスタＴｒ２のコレクタ端子と電源供給端子ＶＣＣとの間にストリップ線路Ｌ２が配置され、ストリップ線路Ｌ２のＶＣＣ端子側には、コンデンサＣ１１を介して接地電位に接続されている。また、増幅用トランジスタＴｒ２のコレクタ端子と接地電位との間にはコンデンサＣ９が配置されている。即ち、増幅用トランジスタＴｒ２のコレクタ端子と接地電位との間には、ストリップ線路Ｌ２と第１のコンデンサであるコンデンサＣ９からなる並列共振回路Ｈが配置されている。
【００３６】
さらに、増幅用トランジスタＴｒ２のコレクタ端子と出力端子との間には、第２のコンデンサであるコンデンサＣ１０、チップコイルなどのインダクタンス素子Ｌ３とからなる直列回路部Ｔが配置されている。
【００３７】
このインピーダンス整合回路部Ｗは、図２に示す等価回路で表せることができる。即ち、インピーダンス整合回路部Ｗは、並列共振回路部（バンドパスフィルタ）ＳＮ１、ハイパスフィルタ型インピーダンス変換回路ＳＮ２、ローパスフィルタ型インピーダンス変換回路ＳＮ３とで構成されている。
【００３８】
並列共振回路部（バンドパスフィルタ）ＳＮ１は、ストリップ線路Ｌ２の一部のインダクタンス成分と第１のコンデンサであるコンデンサ９とで構成される。
【００３９】
ハイパスフィルタ型インピーダンス変換回路ＳＮ２は、ストリップ線路Ｌ２の一部のインダクタンス成分Ｌ２’と第２のコンデンサであるコンデンサＣ１０とで構成され、このインダクタンス成分Ｌ２’の一端が接地されたＬＣ回路となり、ハイパスフィルタ型を構成する。
【００４０】
ローパスフィルタ型インピーダンス変換回路ＳＮ３は、インダクタンス素子Ｌ３を有しているが、実際の回路上には、出力端子ＯＵＴＰＵＴと接地電位との間、出力端子ＯＵＴＰＵＴから延びる配線パターンと接地電位との間に浮遊容量成分（寄生容量成分）のコンデンサＣ１４が存在することになり、結果として固定的な値を示すインダクタンス素子Ｌ３とコンデンサＣ１４と構成される。即ち、このコンデンサＣ１４の一端が接地されたＬＣ回路となり、ローパスフィルタ型を構成する。
【００４１】
即ち、増幅用トランジスタＴｒ２のコレクタ端子と出力端子との間に、並列共振回路部ＳＮ１、ハイパスフィルタ型インピーダンス変換回路ＳＮ２、ローパスフィルタ型インピーダンス変換回路ＳＮ３が存在する。
【００４２】
上述のように、ローパスフィルタ型インピーダンス変換回路ＳＮ３を具備しているため、電圧制御発振回路の発振周波数帯において高周波帯域信号を有効は阻止することは当然となる。また、ハイパスフィルタ型インピーダンス変換回路ＳＮ２により低周波数領域における通過利得を下げることが可能となり、ローパスフィルタ型のインピーダンス変換回路ＳＮ３を用いることによって、インピーダンス整合回路部Ｗの周波数特性において高周波帯域での通過利得を下げることが可能となり、その結果、高調波レベルの抑制が実現できる。
【００４３】
インピーダンスを調整する際においても、ストリップ線路Ｌ２のみなならず、固定的なインダクタンス素子Ｌ３を用いているため、ハイパスフィルタ型インピーダンス変換回路ＳＮ２の特性のバラツキを、固定的なインダクタンス成分のインダクタンス素子Ｌ３を有するローパスフィルタ型インピーダンス変換回路ＳＮ３の特性で補完できるため、結果として、出力インピーダンスの調整が非常に容易となり、ストリップ線路Ｌ２を形成するにあたり、例えば誘電体基板に厚膜導体膜で構成され、特性的にバラツキ要素の多かったストリップ線路ＳＬ２の特性バラツキを有効に抑えることができる。
【００４４】
また、２つ以上の発振周波数帯の発振出力Ｆ１、Ｆ２が広域化しても、図３に示すように、スミスチャート上の直列共振ポイントＰＳ、並列共振ポイントＰＰを複数存在させることができるため、２つの発振周波数帯域の発振出力Ｆ１、Ｆ２において、反射特性を向上させることができ、その結果、定在波比（ＶＳＷＲ）を小さくする（スミスチャート上周波数特性の軌跡を特性インピーダンスに集束させる）ことができ、例えば、一般の電圧制御発振回路に要求されるＶＳＷＲ=２以下の特性を満足できるようになる。
【００４５】
尚、コンデンサＣ１０の役割は、回路内の電流が出力端子ＯＵＴＰＵＴより漏れないようにするデカップリングコンデンサの機能も果たす。
【００４６】
なお、上述の実施例の共振回路部Ｘの構造としては、周波数のシフト回路Ｓを有する共振回路であるが、シフト回路を有さない共振回路であっても構わない。
【００４７】
【発明の効果】
インピーダンス整合回路部Ｗに、チップコイルなどのインダクタ素子を接続することにより、ローパスフィルタ型インピーダンス変換回路を構成することでき、高周波帯域での高調波のレベルを抑制することができ、同時に出力インピーダンスの調整が容易となり、発振周波数帯が広域化しても定在波比を小さくすることが可能である。
【図面の簡単な説明】
【図１】本発明の電圧制御発振回路の回路図である。
【図２】本発明のインピーダンス整合回路部Ｗの等価回路図である。
【図３】本発明によるインピーダンス変化の変化を示す特性図である。
【図４】従来の電圧制御発振回路の回路図である。
【図５】従来の別の電圧制御発振回路の共振回路部の回路図である。
【図６】従来のインピーダンス整合回路部の回路図ある。
【図７】従来の電圧制御発振回路の出力インピーダンスを示す特性図である。
【符号の説明】
Ｘ 共振回路部
Ｙ 負性抵抗回路部
Ｚ 増幅回路部
Ｓ シフト回路
Ｗ インピーダンス整合回路部
ＤＶ 可変容量ダイオード
ＳＮ２ ハイパスフィルタ型インピーダンス変換回路部
ＳＮ３ ローパスフィルタ型インピーダンス変換回路部
Ｈ 並列回路部
Ｔ 直列回路部
Ｃ９ 第１のコンデンサ
Ｃ１０ 第２のコンデンサ
Ｌ２ ストリップ線路
Ｌ３ インダクタンス素子
【発明の属する技術分野】
本発明は、高周波無線装置の局部発振回路などに適した電圧制御型発振回路に関するものである。
【０００２】
【従来の技術】
従来移動体通信装置やその他の通信装置の送信用発振器、受信部の局部発振器に電圧制御発振器が用いられていることが知られている。現在市場からはさらなる高性能化及び発振周波数の広帯域化が要求されている。その高性能化の１つとして高調波成分の抑制が挙げられる。
【０００３】
また、周波数の広帯域化対応する為には、複数の周波数帯を切り換えて使用する電圧制御発振器も考えられている。
【０００４】
このような電圧制御発振器の回路（電圧制御発振回路）を図４で説明する。ストリップ線路ＳＬと可変容量ダイオードＤＶとコンデンサＣ２とから成る共振回路を含み、前記可変容量ダイオードＤＶに外部制御電圧ＶＴを供給して共振周波数を制御する共振回路部Ｘと、共振回路部Ｘの共振周波数に基づいて発振信号を出力する発振用トランジスタＴｒ１、抵抗Ｒ１〜Ｒ２、コンデンサＣ５〜Ｃ７を含む負性抵抗回路部Ｙと、発振信号を増幅する増幅用トランジスタＴｒ２、抵抗Ｒ３、コンデンサＣ８〜Ｃ１１、インダクタンス素子Ｌ２を含む増幅回路部Zとから構成されている。
【０００５】
このような発振回路では、負性抵抗回路部Ｙの発振用トランジスタＴｒ１のコレクタを高周波的に接地させるコルピッツ回路を用いて、発振条件を成立させている。共振回路部Ｘを結合コンデンサで負性抵抗回路部と接続して発振させる。
【０００６】
そして、この発振信号は増幅回路部Ｚの増幅用トランジスタＴｒ２に供給され、ここで増幅されて出力瑞子ＯＵＴより発振出力される。
【０００７】
この電圧制御発振回路では、可変容量ダイオードＤＶの可変範囲内での共振周波数、ひいては発振周波数を所定の範囲で制御ができる。
【０００８】
電圧制御発振回路は、任意の周波数を発振出力しているが、その出力波には、任意の周波数のみに対して整数倍の高調波成分が含まれている。しかし、電圧制御発振回路としては、任意の周波数のみ安定に出力させることが必要であり、通信装置に搭載した場合に高調波成分が多く含まれてしまうと不具合が生じてしまうため、通常、電圧制御発振回路の電気的特性の条件として高調波成分のレベル規格が設けられている。
【０００９】
その高調波レベルの抑制は、電圧制御発振回路発振回路の出力部で構成されているインピーダンス整合回路部の調整によって行なうことができる。例えば、インピーダンス整合回路部は増幅回路部Ｚの一部に構成され、ストリップ線路Ｌ２の一部のインダクタンス成分とコンデンサＣ１０とで構成されたハイパスフィルタ型インピーダンス変換回路によって構成されている。ハイパスフィルタ型インピーダンス変換回路より低周波数領域における通過利得を下げることが可能となる。
【００１０】
また図５に示すように、互いに離散した２つの発振周波数帯域（Ｆ１とＦ２）の発振出力を得る電圧制御発振回路、例えば、共振回路部を構成するＬＣ共振回路のインダクタタンス成分または容量成分のいずれかを段階的に切り換えることが可能なシフト型電圧制御発振回路においては、図６に示すようにインピーダンス整合回路部を適用していた。即ち、ストリップ線路Ｌ２に一端が接地電位に接続されたスイッチングダイオードＤｚを用いて、夫々の発振周波数帯域Ｆ１、Ｆ２に応じて、スイッチングダイオードＤｚのオンオフ制御を行い、出力インピーダスが適正となるようにしていた。
【００１１】
【発明が解決しようとする課題】
いずれの増幅回路部内に構成されるインピーダンス整合回路部は、ストリップ線路Ｌ２の誘導成分とコンデンサの容量成分Ｃ９を用いるハイパスフィルタ型インピーダンス変換回路である。
【００１２】
しかし、インピーダンス整合回路部の誘導成分がストリップ線路Ｌ２のみで形成しているため、ストリップ線路Ｌ２の設計が非常に難しく、例えば、誘電体基板にストリップ線路Ｌ２を厚膜手法で形成した場合、その厚膜導体膜の印刷ずれや導電性ペーストにじみなどにより、ストリップ線路Ｌ２の特性がバラツキ、その結果、出力インピーダンスもばらついてしまう。即ち、出力インピーダンスの調整は非常に困難であった。
【００１３】
また、２つの発振周波数帯域で発振させる場合、発振周波数帯域が広帯域化する。この２つの発振周波数帯域を導出するシフト型電圧制御発振回路においては、２つの発振周波数帯の発振出力Ｆ１、Ｆ２ともに出力インピーダンスを調整することは、単一周波数帯を使用する電圧制御発振回路に比較して非常に困難であった。これは、図７に示すスミスチャートのように、発振出力Ｆ１、Ｆ２の両方の定在波比を安定化させることができなった。
【００１４】
また、従来のインピーダンス整合回路部では、高調波成分の抑制を行なう上で、それ以上調整を行なうことはできないという問題がある。
【００１５】
本発明の上述の課題に鑑みて案出されたものであり、その目的は、出力インピーダンスの調整が容易に行なうことができ、高調波成分の抑制も容易に実現することが可能とした電圧制御発振回路を提供する。
【００１６】
【課題を解決するための手段】
本発明は、ストリップ線路と、可変容量ダイオードと、コンデンサとを含み、且つ前記可変容量ダイオードに供給する外部制御電圧により前記可変容量ダイオードのインピーダンス成分を調整して共振周波数を制御する共振回路部と、前記共振回路部の共振周波数に基づいて発振信号を出力する発振用トランジスタを含む負性抵抗回路部と、前記負性抵抗回路部の発振信号を増幅する増幅用トランジスタと、増幅した発振信号を出力する出力端子とを含む増幅回路部とから構成される電圧制御発振回路において、
前記増幅回路部の増幅用トランジスタのコレクタ端子と接地電位との間に、ストリップ線路（Ｌ２）と第１のコンデンサ（Ｃ９）とが並列に接続された並列回路部を配置するとともに、前記増幅用トランジスタのコレクタ端子と前記出力端子との間に、第２のコンデンサ（Ｃ１０）とチップコイルにより形成されるインダクタンス素子（Ｌ３）とが直列に接続された直列回路部を配置させ、前記ストリップ線路（Ｌ２）のインダクタンス成分と前記第１のコンデンサの容量成分とでバンドパスフィルタを形成するとともに、前記ストリップ線路（Ｌ２）のインダクタンス成分と前記第２のコンデンサ（Ｃ１０）の容量成分とでハイパスフィルタ型インピーダンス変換回路部を形成し、さらに、前記出力端子と接地電位との間、及び／または前記出力端子から延びる配線パターンと接地電位との間に発生する浮遊容量成分と前記インダクタンス素子（Ｌ３）のインダクタンス成分とでローパスフィルタ型インピーダンス変換回路部を形成したことを特徴とする電圧制御発振回路である。
【００１７】
【作用】
本発明では、増幅回路部の一部に、インピーダンス整合回路部に、上述のストリップ線路の一部の一部のインダクタンス成分と第１のコンデンサとからなる並列共振回路部（バンドパスフィルタ）とを構成し、ストリップ線路の一部のインダクタンス成分と第２のコンデンサとでハイパスフィルタ型インピーダンス変換回路を構成し、また、インダクタンス素子と浮遊容量成分とでローパスフィルタ型インピーダンス変換回路とを構成している。
【００１８】
即ち、増幅用トランジスタＴｒ２のコレクタ端子と出力端子との間に、バンドパスフィルタ、ハイパスフィルタ型インピーダンス変換回路、ローパスフィルタ型インピーダンス変換回路とが配置されている。
【００１９】
上述のように、ローパスフィルタ型インピーダンス変換回路を具備しているため、電圧制御発振回路の発振周波数帯において高周波帯域信号を有効は阻止する。
また、ローパスフィルタ型のインピーダンス変換回路を用いることによって、出力インピーダンス整合回路部の周波数特性において高周波帯域での通過利得を下げることが可能となる。
【００２０】
インピーダンスを調整する際においても、ストリップ線路のみなならず、固定的なインダクタンス素子を用いているため、ハイパスフィルタ型インピーダンス変換回路の特性のバラツキを、固定的なインダクタンス成分を有するローパスフィルタ型インピーダンス変換回路の特性で補完するため、結果として、出力インピーダンスの調整が非常に容易となる。
【００２１】
また、２つ以上の発振周波数帯を導出するシフト型電圧制御発振回路のように、２つの発振周波数が広域化しても、スミスチャート上の直列共振ポイント、並列共振ポイントを複数存在させることができるため、２つの発振周波数帯域の発振出力において、反射特性を向上させることができ、その結果、定在波比（ＶＳＷＲ）を小さくする（スミスチャート上周波数特性の軌跡を特性インピーダンスに集束させる）ことができる。
【００２２】
【発明の実施の形態】
以下、本発明の電圧制御発振回路を図面に基づいて説明する。尚、実施例では、共振回路部Ｘに、ＬＣ共振回路の誘導成分を段階的に切り換えるシフト型電圧制御発振回路を用いて説明する。
【００２３】
図１は、本発明の電圧制御発振回路の回路図である。
【００２４】
図中の電圧制御発振回路は、共振回路部Ｘ、負性抵抗回路部Ｙ、増幅回路部Ｚを具備している。また、共振回路部Ｘ内には発振出力を２つの発振周波数帯域が出力させるためのシフト回路Ｓを具備している。また、増幅回路部Ｚ内にはインピーダンス整合回路部Ｗを具備している。
【００２５】
共振回路部Ｘは、ストリップ線路ＳＬ１と可変容量ダイオードＤＶとシフト用ストリップ線路ＳＬｓとコンデンサＣ２とから成る共振回路を含み、前記可変容量ダイオードＤＶに外部制御電圧ＶＴを供給して共振周波数を制御する。尚、共振回路部Ｘには外部制御電圧ＶＴを供給する制御端子を有し、シフト回路Ｓには、シフト用スイッチングダイオードＤｉのＯＮ−ＯＦＦ制御を行なうシフト切り換え端子を有している。
【００２６】
負性抵抗回路部Ｙは、共振回路部Ｘの共振周波数に基づいて発振信号を出力する発振用トランジスタＴｒ１、抵抗Ｒ１〜Ｒ２、コンデンサＣ５〜Ｃ７を有している。
【００２７】
また、増幅回路部Ｚは発振信号を増幅する増幅用トランジスタＴｒ２、抵抗Ｒ３、コンデンサＣ８、インピーダンス整合回路部Ｗを構成するコンデンサＣ９〜Ｃ１１、ストリップ線路Ｌ２、インダクタンス素子Ｌ２をとから構成されている。
【００２８】
このような電圧制御発振回路では、負性抵抗回路部Ｙの発振用トランジスタＴｒ１のコレクタを高周波的に接地させるコルピッツ回路を用いて、発振条件を成立させている。共振回路部Ｘを結合コンデンサＣ３で負性抵抗回路部Ｙと接続して発振させる。
【００２９】
そして、この発振信号は負性抵抗回路部Ｙの発振用トランジスタＴｒ１のコレクタより増幅回路部Ｚの増幅用トランジスタＴｒ２に供給され、回路の出力インピーダンスを５０Ωに変換するインピーダンス整合回路部Ｗを介して出力端子ＯＵＴＰＵＴから出力される。
【００３０】
この共振回路部Ｘの共振回路は、ＬＣ共振回路からなり、インダクタンス成分は、ストリップ線路ＳＬ１、発振動作する周波数帯域で誘導性として動作する可変容量ダイオードＤＶ、シフト回路Ｓのストリップ線路ＳＬｓで決定される。また、容量成分は、コンデンサＣ２で決定される。
【００３１】
そして、可変容量ダイオードＤＶに供給される外部制御電圧ＶＴによって、共振回路のインダクタ成分（インピーダンス成分）が変化して、結果として、所定発振周波数帯域内で発振出力を可変させることができる。
【００３２】
また、シフト回路Ｓのシフト切り換え信号によって、シフト用スイッチングダイオードＤｉをＯＮとすると、ストリップ線路ＳＬｓ部分で発生していたインダクタンス成分が変化して、ＬＣ共振回路のインダクタンス成分に変化を与え、結果して所定発振周波数帯域を、例えば高い発振周波数帯域（例として３．２ＧＨｚ帯）の発振出力Ｆ１と、低い周波数帯域（例として１．２ＧＨｚ帯）の発振出力Ｆ２とを発生されることができる。
【００３３】
即ち、実施例の電圧制御発振回路では、例えは、１．２ＧＨｚ帯域から３．２ＧＨｚ帯域までの広い周波数範囲で、その発振出力のインピーダンスを特性インピーダンスに合わせるようにしなくては、この電圧制御発振回路に接続される外部回路によって、一方の発振出力で反射係数が大きく過ぎて安定した出力ができなくなるということになる。
【００３４】
この出力インピーダンスの整合を行なうものが、インピーダンス整合回路部Ｗである。インピーダンス整合回路部Ｗは、図２に示すような等価回路に置き換えて表現することができる。
【００３５】
増幅用トランジスタＴｒ２のコレクタ端子と電源供給端子ＶＣＣとの間にストリップ線路Ｌ２が配置され、ストリップ線路Ｌ２のＶＣＣ端子側には、コンデンサＣ１１を介して接地電位に接続されている。また、増幅用トランジスタＴｒ２のコレクタ端子と接地電位との間にはコンデンサＣ９が配置されている。即ち、増幅用トランジスタＴｒ２のコレクタ端子と接地電位との間には、ストリップ線路Ｌ２と第１のコンデンサであるコンデンサＣ９からなる並列共振回路Ｈが配置されている。
【００３６】
さらに、増幅用トランジスタＴｒ２のコレクタ端子と出力端子との間には、第２のコンデンサであるコンデンサＣ１０、チップコイルなどのインダクタンス素子Ｌ３とからなる直列回路部Ｔが配置されている。
【００３７】
このインピーダンス整合回路部Ｗは、図２に示す等価回路で表せることができる。即ち、インピーダンス整合回路部Ｗは、並列共振回路部（バンドパスフィルタ）ＳＮ１、ハイパスフィルタ型インピーダンス変換回路ＳＮ２、ローパスフィルタ型インピーダンス変換回路ＳＮ３とで構成されている。
【００３８】
並列共振回路部（バンドパスフィルタ）ＳＮ１は、ストリップ線路Ｌ２の一部のインダクタンス成分と第１のコンデンサであるコンデンサ９とで構成される。
【００３９】
ハイパスフィルタ型インピーダンス変換回路ＳＮ２は、ストリップ線路Ｌ２の一部のインダクタンス成分Ｌ２’と第２のコンデンサであるコンデンサＣ１０とで構成され、このインダクタンス成分Ｌ２’の一端が接地されたＬＣ回路となり、ハイパスフィルタ型を構成する。
【００４０】
ローパスフィルタ型インピーダンス変換回路ＳＮ３は、インダクタンス素子Ｌ３を有しているが、実際の回路上には、出力端子ＯＵＴＰＵＴと接地電位との間、出力端子ＯＵＴＰＵＴから延びる配線パターンと接地電位との間に浮遊容量成分（寄生容量成分）のコンデンサＣ１４が存在することになり、結果として固定的な値を示すインダクタンス素子Ｌ３とコンデンサＣ１４と構成される。即ち、このコンデンサＣ１４の一端が接地されたＬＣ回路となり、ローパスフィルタ型を構成する。
【００４１】
即ち、増幅用トランジスタＴｒ２のコレクタ端子と出力端子との間に、並列共振回路部ＳＮ１、ハイパスフィルタ型インピーダンス変換回路ＳＮ２、ローパスフィルタ型インピーダンス変換回路ＳＮ３が存在する。
【００４２】
上述のように、ローパスフィルタ型インピーダンス変換回路ＳＮ３を具備しているため、電圧制御発振回路の発振周波数帯において高周波帯域信号を有効は阻止することは当然となる。また、ハイパスフィルタ型インピーダンス変換回路ＳＮ２により低周波数領域における通過利得を下げることが可能となり、ローパスフィルタ型のインピーダンス変換回路ＳＮ３を用いることによって、インピーダンス整合回路部Ｗの周波数特性において高周波帯域での通過利得を下げることが可能となり、その結果、高調波レベルの抑制が実現できる。
【００４３】
インピーダンスを調整する際においても、ストリップ線路Ｌ２のみなならず、固定的なインダクタンス素子Ｌ３を用いているため、ハイパスフィルタ型インピーダンス変換回路ＳＮ２の特性のバラツキを、固定的なインダクタンス成分のインダクタンス素子Ｌ３を有するローパスフィルタ型インピーダンス変換回路ＳＮ３の特性で補完できるため、結果として、出力インピーダンスの調整が非常に容易となり、ストリップ線路Ｌ２を形成するにあたり、例えば誘電体基板に厚膜導体膜で構成され、特性的にバラツキ要素の多かったストリップ線路ＳＬ２の特性バラツキを有効に抑えることができる。
【００４４】
また、２つ以上の発振周波数帯の発振出力Ｆ１、Ｆ２が広域化しても、図３に示すように、スミスチャート上の直列共振ポイントＰＳ、並列共振ポイントＰＰを複数存在させることができるため、２つの発振周波数帯域の発振出力Ｆ１、Ｆ２において、反射特性を向上させることができ、その結果、定在波比（ＶＳＷＲ）を小さくする（スミスチャート上周波数特性の軌跡を特性インピーダンスに集束させる）ことができ、例えば、一般の電圧制御発振回路に要求されるＶＳＷＲ=２以下の特性を満足できるようになる。
【００４５】
尚、コンデンサＣ１０の役割は、回路内の電流が出力端子ＯＵＴＰＵＴより漏れないようにするデカップリングコンデンサの機能も果たす。
【００４６】
なお、上述の実施例の共振回路部Ｘの構造としては、周波数のシフト回路Ｓを有する共振回路であるが、シフト回路を有さない共振回路であっても構わない。
【００４７】
【発明の効果】
インピーダンス整合回路部Ｗに、チップコイルなどのインダクタ素子を接続することにより、ローパスフィルタ型インピーダンス変換回路を構成することでき、高周波帯域での高調波のレベルを抑制することができ、同時に出力インピーダンスの調整が容易となり、発振周波数帯が広域化しても定在波比を小さくすることが可能である。
【図面の簡単な説明】
【図１】本発明の電圧制御発振回路の回路図である。
【図２】本発明のインピーダンス整合回路部Ｗの等価回路図である。
【図３】本発明によるインピーダンス変化の変化を示す特性図である。
【図４】従来の電圧制御発振回路の回路図である。
【図５】従来の別の電圧制御発振回路の共振回路部の回路図である。
【図６】従来のインピーダンス整合回路部の回路図ある。
【図７】従来の電圧制御発振回路の出力インピーダンスを示す特性図である。
【符号の説明】
Ｘ 共振回路部
Ｙ 負性抵抗回路部
Ｚ 増幅回路部
Ｓ シフト回路
Ｗ インピーダンス整合回路部
ＤＶ 可変容量ダイオード
ＳＮ２ ハイパスフィルタ型インピーダンス変換回路部
ＳＮ３ ローパスフィルタ型インピーダンス変換回路部
Ｈ 並列回路部
Ｔ 直列回路部
Ｃ９ 第１のコンデンサ
Ｃ１０ 第２のコンデンサ
Ｌ２ ストリップ線路
Ｌ３ インダクタンス素子
Claims (1)
- ストリップ線路と、可変容量ダイオードと、コンデンサとを含み、且つ前記可変容量ダイオードに供給する外部制御電圧により前記可変容量ダイオードのインピーダンス成分を調整して共振周波数を制御する共振回路部と、前記共振回路部の共振周波数に基づいて発振信号を出力する発振用トランジスタを含む負性抵抗回路部と、前記負性抵抗回路部の発振信号を増幅する増幅用トランジスタと、増幅した発振信号を出力する出力端子とを含む増幅回路部とから構成される電圧制御発振回路において、
前記増幅回路部の増幅用トランジスタのコレクタ端子と接地電位との間に、ストリップ線路（Ｌ２）と第１のコンデンサ（Ｃ９）とが並列に接続された並列回路部を配置するとともに、前記増幅用トランジスタのコレクタ端子と前記出力端子との間に、第２のコンデンサ（Ｃ１０）とチップコイルにより形成されるインダクタンス素子（Ｌ３）とが直列に接続された直列回路部を配置させ、前記ストリップ線路（Ｌ２）のインダクタンス成分と前記第１のコンデンサの容量成分とでバンドパスフィルタを形成するとともに、前記ストリップ線路（Ｌ２）のインダクタンス成分と前記第２のコンデンサ（Ｃ１０）の容量成分とでハイパスフィルタ型インピーダンス変換回路部を形成し、さらに、前記出力端子と接地電位との間、及び／または前記出力端子から延びる配線パターンと接地電位との間に発生する浮遊容量成分と前記インダクタンス素子（Ｌ３）のインダクタンス成分とでローパスフィルタ型インピーダンス変換回路部を形成したことを特徴とする電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052375A JP3764688B2 (ja) | 2002-02-27 | 2002-02-27 | 電圧制御型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052375A JP3764688B2 (ja) | 2002-02-27 | 2002-02-27 | 電圧制御型発振回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005365469A Division JP2006141057A (ja) | 2005-12-19 | 2005-12-19 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258549A JP2003258549A (ja) | 2003-09-12 |
| JP3764688B2 true JP3764688B2 (ja) | 2006-04-12 |
Family
ID=28664071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002052375A Expired - Fee Related JP3764688B2 (ja) | 2002-02-27 | 2002-02-27 | 電圧制御型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764688B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696833B2 (en) | 2007-01-29 | 2010-04-13 | Fujitsu Media Devices Limited | Oscillator |
-
2002
- 2002-02-27 JP JP2002052375A patent/JP3764688B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696833B2 (en) | 2007-01-29 | 2010-04-13 | Fujitsu Media Devices Limited | Oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258549A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4666564B2 (ja) | チューナブル電圧制御型発振器 | |
| US7538630B2 (en) | Voltage controlled oscillator | |
| JP2006141057A (ja) | 電圧制御発振回路 | |
| JP2004505532A (ja) | 高周波発振回路 | |
| US8547183B2 (en) | Voltage controlled oscillator | |
| JPH036107A (ja) | 電圧制御発振器 | |
| JP3764688B2 (ja) | 電圧制御型発振回路 | |
| US7598817B2 (en) | Oscillator for outputting different oscillation frequencies | |
| JP2000312115A (ja) | 電圧制御型高周波発振回路 | |
| JP3740977B2 (ja) | 電圧制御発振器、及び、これを用いた電子装置 | |
| JP2005304085A (ja) | 電圧制御発振器 | |
| KR100447743B1 (ko) | 복수의 공진기를 포함하는 전압제어 발진 장치 | |
| US6960964B2 (en) | Oscillator | |
| US20050110588A1 (en) | Oscillator | |
| JP4261835B2 (ja) | 電圧制御発振回路 | |
| US7696833B2 (en) | Oscillator | |
| JPH104315A (ja) | 高周波発振回路 | |
| JP2002171130A (ja) | 電圧制御発振回路 | |
| US20080309422A1 (en) | Oscillator | |
| JP2005136836A (ja) | 逓倍発振回路及びこれを使用した無線通信装置 | |
| JP2003046333A (ja) | 周波数シフト型高周波電圧制御発振回路 | |
| JP2003101344A (ja) | 周波数シフト型高周波電圧制御型発振回路 | |
| JP2003017936A (ja) | 電圧制御発振器 | |
| JP2003078350A (ja) | 高周波電圧制御型発振回路 | |
| JP2001024433A (ja) | 発振器および電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |