JP4261835B2 - 電圧制御発振回路 - Google Patents
電圧制御発振回路 Download PDFInfo
- Publication number
- JP4261835B2 JP4261835B2 JP2002222581A JP2002222581A JP4261835B2 JP 4261835 B2 JP4261835 B2 JP 4261835B2 JP 2002222581 A JP2002222581 A JP 2002222581A JP 2002222581 A JP2002222581 A JP 2002222581A JP 4261835 B2 JP4261835 B2 JP 4261835B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- capacitor
- circuit
- transistor
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、高周波無線装置の局部発振回路などに適した電圧制御型発振回路に関するものである。
【０００２】
【従来の技術】
従来、移動体通信装置やその他の通信装置の送信用発振回路、受信部の局部発振回路に電圧制御発振回路が用いられている。
【０００３】
図１は、電圧制御発振回路を組み込んだ高周波部品（シールドケース省略）の斜視図を示し、例えば、ＰＬＬモジュールとした場合は、電圧制御発振回路以外にＰＬＬ−ＩＣ、フィルタ回路部等によって構成されている。
【０００４】
この高周波部品を構成する多層基板１１の表面にはインダクタ導体、ストリップ線路を含む所定表面配線パターン１２が形成され、さらに、電圧制御発振回路や他の回路を構成するスイッチングダイオード、バリキャップダイオード、抵抗、ＰＬＬ−ＩＣなどの回路構成部品１３が形成され、多層基板１１の内部には、図示していないが、内部配線パターン、ビアホール導体以外に、各種コンデンサを構成する容量電極やインダクタ導体となるストリップ線路、グランド電位導体膜が形成されている。
【０００５】
このような多層基板１１の端面には、各種回路の端子となる端子電極１４が形成されている。この端子電極１４は、電源電圧端子、グランド電位端子、制御電圧端子などである。
【０００６】
従来、電圧制御発振回路は、図５に示すように、ストリップ線路、可変容量ダイオードを含む共振回路部Ｘと、発振用トランジスタを中心とする負性抵抗回路部Ｙと、増幅用トランジスタを中心とする増幅回路部Ｚとから構成されていた。
【０００７】
従来の共振回路部Ｘでは、ストリップ線路ＳＬの他端は接地されており、このストリップ線路ＳＬに対して、可変容量ダイオードＤｖ、コンデンサＣ４１とが並列に接続されていた。
尚、ストリップ線路ＳＬの一端側と可変容量ダイオードＤｖのカソードとの間に、コンデンサＣ２が配置されていた。また、この可変容量ダイオードＤｖに供給される制御電圧は、制御端子Ｖｔからインダクタンス素子Ｌ１を介して、可変容量ダイオードＤｖに供給されるようになっている。制御端子Ｖｔとインダクタンス素子Ｌ１の間には、一端が接地されたコンデンサＣ１が配置されている。
このような共振回路部Ｘにおいて、可変容量ダイオードＤｖに印加される制御電圧Ｖｔを制御して、共振回路部ＸのＬＣ共振回路（可変容量ダイオードＤｖ、コンデンサＣ２、ストリップ線路ＳＬ、コンデンサＣ４１とから構成）の容量成分を所定値に設定することで、共振周波数を制御して所定発振周波数の発振出力を得ていた。
また、電圧制御発振回路の発振条件は、次の２式で定義されている。
｜∠θ１｜＝｜∠θ２｜
｜Γ１｜・｜Γ２｜≧１
θ１は、共振回路部Ｘのインピーダンスにおける発振周波数での位相角を示し、θ２は、負性抵抗回路部Ｙのインピーダンスにおける発振周波数での位相角を表している。
Γ１は、共振回路部Ｘのインピーダンスにおける発振周波数での反射係数を示し、
Γ２は、負性抵抗回路部Ｙのインピーダンスにおける発振周波数での反射係数を表している。
上記発振条件において、最適ポイントになるように設計するには、共振回路部Ｘの共振点での接線と負性抵抗回路部Ｙの反射係数Γ２の軌跡とが直交するようにする必要がある。
この条件となるように、負性抵抗回路部Ｙの帰還容量と接地容量であるコンデンサＣ５、Ｃ６で調整する。即ち負性抵抗回路部Ｙのインピーダンスを調整して、最適な発振ポイントを導き出す。実際に帰還容量及び接地容量であるコンデンサＣ５、Ｃ６を調整したときのインピーダンスの変化を図６に示す。
【０００８】
【発明が解決しようとする課題】
従来の電圧制御発振回路は、負性抵抗回路部Ｙのインピーダンスの調整を上述の２つの容量で行なってきた。
しかし、ノイズ（Ｃ／Ｎ）特性及び電源変動（Ｐｕｓｈｉｎｇ）特性の改善を行なう為に、２つの帰還容量、接地容量だけの調整を行なうだけでは限度があり、困難であるという問題があった。即ち、図６に示すように接地容量の調整では、Ｆ３、Ｆ４方向にインピーダンスを変化させて調整を行ってきたが、その調整範囲は狭い為である。また、調整し得る素子が２つと少なかった。
【０００９】
本発明は、上記問題に鑑みて案出されたもので、その目的は、負性抵抗回路部のインピーダンスを、ノイズ（Ｃ／Ｎ）特性及び電源変動（Ｐｕｓｈｉｎｇ）特性が高い状態を維持したまま調整が容易となる電圧制御発振回路を提供することにある。
【００１０】
本発明の電圧制御発振回路によれば、ストリップ線路、およびアノードが接地されカソードに外部制御電圧が印加される可変容量ダイオードを含み、外部制御電圧によって共振周波数を制御する共振回路部と、ベースに前記ストリップ線路の一端が接続された発振用トランジスタ、該発振用トランジスタのエミッタに接続された接地容量、および前記発振用トランジスタのエミッタとベースとの間に配置された帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、前記発振用トランジスタのコレクタにエミッタ電圧を印加するとともに前記発振信号を増幅してコレクタから出力する増幅用トランジスタを含む増幅回路部とから成る電圧制御発振回路において、前記ストリップ線路は前記一端が前記可変容量ダイオードのカソードにコンデンサを介して接続されるとともに他端は接地され、前記ストリップ線路の一端と前記発振用トランジスタのベースとの間には第１のコンデンサが直列的に配置され、且つ該第１のコンデンサと前記発振用トランジスタのベースとの接続点に一端が接地された第２のコンデンサの他端が接続されていることを特徴とするものである。
【００１２】
更に、本発明の電圧制御発振回路によれば、ストリップ線路、およびアノードが接地されカソードに外部制御電圧が印加される可変容量ダイオードを含み、外部制御電圧によって共振周波数を制御する共振回路部と、ベースに前記ストリップ線路の一端が接続された発振用トランジスタ、該発振用トランジスタのエミッタに接続された接地容量、および前記発振用トランジスタのエミッタとベースとの間に配置された帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、前記発振用トランジスタのコレクタにエミッタ電圧を印加するとともに前記発振信号を増幅してコレクタから出力する増幅用トランジスタを含む増幅回路部とから成る電圧制御発振回路において、前記ストリップ線路の他端が前記可変容量ダイオードのカソードに接続され、前記ストリップ線路の一端と前記発振用トランジスタのベースとの間には第１のコンデンサが直列的に配置され、且つ該第１のコンデンサと前記発振用トランジスタのベースとの接続点に一端が接地された第２のコンデンサの他端が接続されていることを特徴とするものである。
【作用】
本発明の電圧制御発振回路によれば、ストリップ線路と可変容量ダイオードとコンデンサとを含み、外部制御電圧によって共振周波数を制御する共振回路部と、前記発振用トランジスタ、該発振用トランジスタの接地容量、帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、前記発振信号を増幅するトランジスタを含む増幅回路部とから成る電圧制御発振回路において、前記共振回路部のストリップ線路の一端と前記負性抵抗回路部との間には、第１のコンデンサが直列的に配置し、且つ該第１のコンデンサと負性抵抗回路部との接続点に、一端が接地された第２のコンデンサを配置する構成を行なうことにより、第２のコンデンサでも負性抵抗回路部のインピーダンスを調整することが可能となる。
即ち、負性抵抗回路部の接地容量、帰還容量及び第２のコンデンサの３つの容量素子により、共振回路部のインピーダンス特性に対応させた負性抵抗回路部のインピーダンス特性の微細な調整が可能となり、最適な発振条件とすることができ、その結果、電圧制御発振回路の特性であるノイズ特性及び、電源変動特性を維持、向上させることができる。
【００１３】
また、前記ストリップ線路の他端は接地されているとともに、前記ストリップ線路は、第３のコンデンサ及び可変容量ダイオードと並列接続されている回路を用いることにより、前記可変容量ダイオードを容量性で使用する電圧制御発振回路に適用できる。
【００１４】
更に、前記ストリップ線路の他端は、前記可変容量ダイオードを介して接地されている場合は、前記可変容量ダイオードを誘導性で使用する電圧制御発振回路に適用できる。
【００１５】
【発明の実施の形態】
本発明の電圧制御発振回路は、図２、図３に示すように、ストリップ線路、可変容量ダイオードを含む共振回路部Ｘと、発振用トランジスタを中心とする負性抵抗路部Ｙと、増幅用トランジスタを中心とする増幅回路部Ｚとから構成されている。尚このような電圧制御発振回路は、図１に示すように他の回路と組み合わせて高周波部品として、取り扱われる。
【００１６】
図２の共振回路部Ｘは、ストリップ線路ＳＬ２、可変容量ダイオードＤｖ、第１のコンデンサＣ３、第２のコンデンサＣ４から主に構成されている。ストリップ線路ＳＬ２の他端は接地されており、このストリップ線路ＳＬ２の一端は、第１のコンデンサＣ３を介して、負性抵抗回路部に接続されている。第１のコンデンサＣ３と負性抵抗回路部Ｙとの接続点Ａに、一端が接地された第２のコンデンサＣ４が接続されている。
また、ストリップ線路ＳＬ２の一端は、コンデンサＣ２、インダクタンス素子ＳＬ１を介して、制御端子Ｖｔに接続されている。インダクタンス素子ＳＬ１とコンデンサＣ２との接続点には、可変容量ダイオードＤｖのカソードが接続され、可変容量ダイオードＤｖのアノード側が接地されている。制御端子Ｖｔとインダクタンス素子ＳＬ１の接続点には、一端が接地されたコンデンサＣ１が接続されている。即ち、ストリップ線路ＳＬ２の他端は接地されているとともに、ストリップ線路ＳＬ２は、コンデンサＣ２及び可変容量ダイオードＤｖと並列接続されている。
【００１７】
また、このような共振回路部Ｘにおいて、可変容量ダイオードＤｖに印加される制御電圧ＶＴを制御して、共振回路部ＸのＬＣ共振回路（可変容量ダイオードＤｖ、コンデンサＣ２、ストリップ線路ＳＬ２、コンデンサＣ３、コンデンサＣ４とから構成）の容量成分を所定値に設定することで、共振周波数を制御して所定発振周波数の発振出力を得ていた。
【００１８】
負性抵抗回路部Ｙは、発振用トランジスタＴｒ１と帰還容量Ｃ５（コンデンサＣ５）、接地容量Ｃ６（コンデンサＣ６）、コンデンサＣ７、抵抗Ｒ１、Ｒ２、Ｒ３から構成され、発振用トランジスタＴｒ１のベース−エミッタ間にコンデンサＣ５が配置され、発振用トランジスタＴｒ１のエミッタと接地電位との間にコンデンサＣ６が配置されている。
増幅回路部Ｚは、増幅用トランジスタＴｒ２とコンデンサＣ８〜Ｃ１１、抵抗Ｒ４、インダクタンス素子ＳＬ３から構成され、増幅用トランジスタＴｒ２は、発振用トランジスタＴｒ１に接続されている。増幅用トランジスタＴｒ２のコレクタから、発振出力が得られる。
【００１９】
また、図３の電圧制御発振回路は、共振回路部Ｘにおいて、可変容量ダイオードＤｖのアノードが接地されており、この可変容量ダイオードＤｖのカソードとストリップ線路ＳＬ及び、コンデンサＣ３が直列に接続されている。また、可変容量ダイオードＤｖとコンデンサＣ４は並列に接続されている。尚、この共振回路部Ｘにおいては、可変容量ダイオードを誘導成分を利用して共振周波数を調整するものであり、発振出力の周波数が２．５ＧＨｚ以上の高周波帯域で使用される電圧制御発振回路に好適である。尚、インダクタンス素子ＳＬ１を単にコイル素子Ｌ１と表記している。
【００２０】
図２、図３に示した電圧制御発振回路の発振条件は、上述したように、
｜∠θ１｜＝｜∠θ２｜
｜Γ１｜・｜Γ２｜≧１
で示される条件式を満足しなければならない。即ち、共振回路部Ｘのインピーダンス特性に対して、負性抵抗回路部Ｙのインピーダンス特性を上述の条件式を満足させる必要がある。
【００２１】
本発明の電圧制御発振回路では、共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６に加え、第２のコンデンサＣ４の各容量素子を調整して、発振条件を満足させるものである。即ち、負性抵抗回路部のインピーダンス特性の微調整が可能となり、発振を最適な状態にし、電圧制御発振回路の特性であるノイズ特性及び周波数変動の改善をすることができる。
【００２２】
図６には、帰還容量であるコンデンサＣ５、接地容量であるコンデンサＣ６を調整したときの負性抵抗回路部Ｙのインピーダンス特性の変化を示している。
【００２３】
帰還容量であるコンデンサＣ５の容量を大きくした場合、発振ポイントでのインピーダンス特性は、図に示すように右上方向Ｆ１に移動する。これは、反射係数Γ２が小さくなり、位相角θは大きくなる。また逆にコンデンサＣ５の容量を大きくした場合は、発振ポイントでのインピーダンス特性は、左下方向Ｆ２に移動する。これは反射係数Γ２が大きくなり、位相角θは小さくなる。
【００２４】
接地容量であるコンデンサＣ６の容量を小さくした場合、発振ポイントでのインピーダンス特性は、図に示すように右下方向Ｆ４に移動する。これは反射係数Γ２が大きくなり、位相角θ２は大きくなる。また逆にコンデンサＣ６の容量を大きくした場合は、発振ポイントでのインピーダンス特性は、左上方向Ｆ３に移動する。これは反射係数Γが小さくなり、位相角θ２は小さくなる。
【００２５】
図４には、本発明の電圧制御発振回路に用いた第２のコンデンサＣ４を調整した時の負性抵抗回路部Ｙのインピーダンス特性を示している。
【００２６】
つまり、第２のコンデンサＣ４の容量を小さくした場合、発振ポイントでのインピーダンス特性は、右下方向Ｆ６に移動する。これは反射係数Γ２が大きくなり、位相角θ２も大きくなる傾向を示す。第２のコンデンサＣ４の容量を大きくした場合は、発振ポイントでのインピーダンス特性は、左上方向Ｆ５に移動する。これは反射係数Γが小さくなり、位相角θ２は小さくなる傾向を示す。即ち、第２のコンデンサＣ４により、発振ポイントでのインピーダンス特性の調整可変方向（Ｆ５−Ｆ６）とコンデンサＣ６の調整可変方向（Ｆ３−Ｆ４）とが同一方向であり、その方向の調整可変幅が広がることを示している。
従って、共振回路部Ｘのインピーダンス特性に対応する最適な負性抵抗回路部Ｙのインピーダンス特性が容易に、且つ精度高く得られ、その結果、電圧制御発振回路のノイズ特性及び、電源変動特性の維持、向上させることができる。
【００２７】
次に実験例に基づいて本発明の作用効果について説明する。
図２に示す回路構成である共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６に加え、第２のコンデンサＣ４の各容量素子を調整して、発振条件を満足させている実験サンプル（本発明回路）と図５に示す回路構成である共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６にて調整する実験サンプル（従来回路）を作成し、ノイズ特性及び電源変動の比較を行った。
その結果を図７、図８に示す。
【００２８】
図７は、ノイズ（Ｃ／Ｎ）特性を比較したものであり、オフセット範囲を６０ｋＨｚの条件での図面である。
【００２９】
従来回路では、特性曲線に傾きがあり、発振周波数が２．４〔ＧＨｚ〕での値は、−１００〔ｄＢc〕であり、本発明回路では、特性曲線に傾きが無く、発振周波数２．４〔ＧＨｚ〕での値は、−１１２〔ｄＢc〕であった。
【００３０】
この実験結果によれば、本発明の回路は、発振周波数におけるノイズ特性の変動が少なく、本発明回路と従来回路におけるノイズ特性の差は、１２〔ｄＢc〕あり、ノイズ特性が向上されていることが言える。
【００３１】
また、図８（ａ）及び（ｂ）は、電源変動（Ｐｕｓｈｉｎｇ）特性を比較したものであり、電源電圧が２．８〔Ｖ〕時の発振周波数と電源電圧を０．１５〔Ｖ〕上方に変化させた時の発振周波数との差（図８（ａ））と、下方に変化させた時の発振周波数との差（図８（ｂ））を表示したものであり、いずれもの場合には、本発明の電圧制御発振回路は、電源変動が少ないことが見てとれる。
【００３２】
以上の結果から、共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６に加え、第２のコンデンサＣ４の各容量素子を調整して、発振条件を満足させている本発明回路の方が、従来回路に比べ、著しく優れた特性を示す。
【００３３】
【発明の効果】
上述のように、本発明の電圧制御発振回路によれば、帰還容量、接地容量に加え、第２のコンデンサで負性抵抗回路部のインピーダンスを調整することができ、この３つの容量素子により、従来に比較して、負性抵抗回路部のインピーダンス特性の調整可変幅が広がり、より微細な調整が可能となることにより、電圧制御発振回路の特性であるノイズ特性（Ｃ／Ｎ）及び、電源変動特性（Ｐｕｓｈｉｎｇ）の維持、向上を図ることができる。
【図面の簡単な説明】
【図１】電圧制御発振回路を搭載した高周波部部品の外観図である。
【図２】本発明の電圧制御発振回路の回路図である。
【図３】本発明の他の電圧制御発振回路の回路図である。
【図４】本発明の負性抵抗回路部のインピーダンス特性を示す特性図である。
【図５】従来の電圧制御発振回路の回路図である。
【図６】従来の負性抵抗回路部のインピーダンス特性を示す特性図である。
【図７】本発明の回路と従来の回路とのノイズ特性の比較した特性図である。
【図８】（ａ）（ｂ）は、それぞれ本発明の回路と従来の回路との電源変動特性を比較した特性図である。
【符号の説明】
Ｘ 共振回路部
Ｙ 負性抵抗回路部
Ｚ 増幅回路部
ＤＶ 可変容量ダイオード
ＳＬ ストリップ線路
Ｃ４ 並列共振用及び負性抵抗回路部調整用コンデンサ
Ｃ５ 負性抵抗回路部調整用コンデンサ
Ｃ６ 負性抵抗回路部調整用コンデンサ
【発明が属する技術分野】
本発明は、高周波無線装置の局部発振回路などに適した電圧制御型発振回路に関するものである。
【０００２】
【従来の技術】
従来、移動体通信装置やその他の通信装置の送信用発振回路、受信部の局部発振回路に電圧制御発振回路が用いられている。
【０００３】
図１は、電圧制御発振回路を組み込んだ高周波部品（シールドケース省略）の斜視図を示し、例えば、ＰＬＬモジュールとした場合は、電圧制御発振回路以外にＰＬＬ−ＩＣ、フィルタ回路部等によって構成されている。
【０００４】
この高周波部品を構成する多層基板１１の表面にはインダクタ導体、ストリップ線路を含む所定表面配線パターン１２が形成され、さらに、電圧制御発振回路や他の回路を構成するスイッチングダイオード、バリキャップダイオード、抵抗、ＰＬＬ−ＩＣなどの回路構成部品１３が形成され、多層基板１１の内部には、図示していないが、内部配線パターン、ビアホール導体以外に、各種コンデンサを構成する容量電極やインダクタ導体となるストリップ線路、グランド電位導体膜が形成されている。
【０００５】
このような多層基板１１の端面には、各種回路の端子となる端子電極１４が形成されている。この端子電極１４は、電源電圧端子、グランド電位端子、制御電圧端子などである。
【０００６】
従来、電圧制御発振回路は、図５に示すように、ストリップ線路、可変容量ダイオードを含む共振回路部Ｘと、発振用トランジスタを中心とする負性抵抗回路部Ｙと、増幅用トランジスタを中心とする増幅回路部Ｚとから構成されていた。
【０００７】
従来の共振回路部Ｘでは、ストリップ線路ＳＬの他端は接地されており、このストリップ線路ＳＬに対して、可変容量ダイオードＤｖ、コンデンサＣ４１とが並列に接続されていた。
尚、ストリップ線路ＳＬの一端側と可変容量ダイオードＤｖのカソードとの間に、コンデンサＣ２が配置されていた。また、この可変容量ダイオードＤｖに供給される制御電圧は、制御端子Ｖｔからインダクタンス素子Ｌ１を介して、可変容量ダイオードＤｖに供給されるようになっている。制御端子Ｖｔとインダクタンス素子Ｌ１の間には、一端が接地されたコンデンサＣ１が配置されている。
このような共振回路部Ｘにおいて、可変容量ダイオードＤｖに印加される制御電圧Ｖｔを制御して、共振回路部ＸのＬＣ共振回路（可変容量ダイオードＤｖ、コンデンサＣ２、ストリップ線路ＳＬ、コンデンサＣ４１とから構成）の容量成分を所定値に設定することで、共振周波数を制御して所定発振周波数の発振出力を得ていた。
また、電圧制御発振回路の発振条件は、次の２式で定義されている。
｜∠θ１｜＝｜∠θ２｜
｜Γ１｜・｜Γ２｜≧１
θ１は、共振回路部Ｘのインピーダンスにおける発振周波数での位相角を示し、θ２は、負性抵抗回路部Ｙのインピーダンスにおける発振周波数での位相角を表している。
Γ１は、共振回路部Ｘのインピーダンスにおける発振周波数での反射係数を示し、
Γ２は、負性抵抗回路部Ｙのインピーダンスにおける発振周波数での反射係数を表している。
上記発振条件において、最適ポイントになるように設計するには、共振回路部Ｘの共振点での接線と負性抵抗回路部Ｙの反射係数Γ２の軌跡とが直交するようにする必要がある。
この条件となるように、負性抵抗回路部Ｙの帰還容量と接地容量であるコンデンサＣ５、Ｃ６で調整する。即ち負性抵抗回路部Ｙのインピーダンスを調整して、最適な発振ポイントを導き出す。実際に帰還容量及び接地容量であるコンデンサＣ５、Ｃ６を調整したときのインピーダンスの変化を図６に示す。
【０００８】
【発明が解決しようとする課題】
従来の電圧制御発振回路は、負性抵抗回路部Ｙのインピーダンスの調整を上述の２つの容量で行なってきた。
しかし、ノイズ（Ｃ／Ｎ）特性及び電源変動（Ｐｕｓｈｉｎｇ）特性の改善を行なう為に、２つの帰還容量、接地容量だけの調整を行なうだけでは限度があり、困難であるという問題があった。即ち、図６に示すように接地容量の調整では、Ｆ３、Ｆ４方向にインピーダンスを変化させて調整を行ってきたが、その調整範囲は狭い為である。また、調整し得る素子が２つと少なかった。
【０００９】
本発明は、上記問題に鑑みて案出されたもので、その目的は、負性抵抗回路部のインピーダンスを、ノイズ（Ｃ／Ｎ）特性及び電源変動（Ｐｕｓｈｉｎｇ）特性が高い状態を維持したまま調整が容易となる電圧制御発振回路を提供することにある。
【００１０】
本発明の電圧制御発振回路によれば、ストリップ線路、およびアノードが接地されカソードに外部制御電圧が印加される可変容量ダイオードを含み、外部制御電圧によって共振周波数を制御する共振回路部と、ベースに前記ストリップ線路の一端が接続された発振用トランジスタ、該発振用トランジスタのエミッタに接続された接地容量、および前記発振用トランジスタのエミッタとベースとの間に配置された帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、前記発振用トランジスタのコレクタにエミッタ電圧を印加するとともに前記発振信号を増幅してコレクタから出力する増幅用トランジスタを含む増幅回路部とから成る電圧制御発振回路において、前記ストリップ線路は前記一端が前記可変容量ダイオードのカソードにコンデンサを介して接続されるとともに他端は接地され、前記ストリップ線路の一端と前記発振用トランジスタのベースとの間には第１のコンデンサが直列的に配置され、且つ該第１のコンデンサと前記発振用トランジスタのベースとの接続点に一端が接地された第２のコンデンサの他端が接続されていることを特徴とするものである。
【００１２】
更に、本発明の電圧制御発振回路によれば、ストリップ線路、およびアノードが接地されカソードに外部制御電圧が印加される可変容量ダイオードを含み、外部制御電圧によって共振周波数を制御する共振回路部と、ベースに前記ストリップ線路の一端が接続された発振用トランジスタ、該発振用トランジスタのエミッタに接続された接地容量、および前記発振用トランジスタのエミッタとベースとの間に配置された帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、前記発振用トランジスタのコレクタにエミッタ電圧を印加するとともに前記発振信号を増幅してコレクタから出力する増幅用トランジスタを含む増幅回路部とから成る電圧制御発振回路において、前記ストリップ線路の他端が前記可変容量ダイオードのカソードに接続され、前記ストリップ線路の一端と前記発振用トランジスタのベースとの間には第１のコンデンサが直列的に配置され、且つ該第１のコンデンサと前記発振用トランジスタのベースとの接続点に一端が接地された第２のコンデンサの他端が接続されていることを特徴とするものである。
【作用】
本発明の電圧制御発振回路によれば、ストリップ線路と可変容量ダイオードとコンデンサとを含み、外部制御電圧によって共振周波数を制御する共振回路部と、前記発振用トランジスタ、該発振用トランジスタの接地容量、帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、前記発振信号を増幅するトランジスタを含む増幅回路部とから成る電圧制御発振回路において、前記共振回路部のストリップ線路の一端と前記負性抵抗回路部との間には、第１のコンデンサが直列的に配置し、且つ該第１のコンデンサと負性抵抗回路部との接続点に、一端が接地された第２のコンデンサを配置する構成を行なうことにより、第２のコンデンサでも負性抵抗回路部のインピーダンスを調整することが可能となる。
即ち、負性抵抗回路部の接地容量、帰還容量及び第２のコンデンサの３つの容量素子により、共振回路部のインピーダンス特性に対応させた負性抵抗回路部のインピーダンス特性の微細な調整が可能となり、最適な発振条件とすることができ、その結果、電圧制御発振回路の特性であるノイズ特性及び、電源変動特性を維持、向上させることができる。
【００１３】
また、前記ストリップ線路の他端は接地されているとともに、前記ストリップ線路は、第３のコンデンサ及び可変容量ダイオードと並列接続されている回路を用いることにより、前記可変容量ダイオードを容量性で使用する電圧制御発振回路に適用できる。
【００１４】
更に、前記ストリップ線路の他端は、前記可変容量ダイオードを介して接地されている場合は、前記可変容量ダイオードを誘導性で使用する電圧制御発振回路に適用できる。
【００１５】
【発明の実施の形態】
本発明の電圧制御発振回路は、図２、図３に示すように、ストリップ線路、可変容量ダイオードを含む共振回路部Ｘと、発振用トランジスタを中心とする負性抵抗路部Ｙと、増幅用トランジスタを中心とする増幅回路部Ｚとから構成されている。尚このような電圧制御発振回路は、図１に示すように他の回路と組み合わせて高周波部品として、取り扱われる。
【００１６】
図２の共振回路部Ｘは、ストリップ線路ＳＬ２、可変容量ダイオードＤｖ、第１のコンデンサＣ３、第２のコンデンサＣ４から主に構成されている。ストリップ線路ＳＬ２の他端は接地されており、このストリップ線路ＳＬ２の一端は、第１のコンデンサＣ３を介して、負性抵抗回路部に接続されている。第１のコンデンサＣ３と負性抵抗回路部Ｙとの接続点Ａに、一端が接地された第２のコンデンサＣ４が接続されている。
また、ストリップ線路ＳＬ２の一端は、コンデンサＣ２、インダクタンス素子ＳＬ１を介して、制御端子Ｖｔに接続されている。インダクタンス素子ＳＬ１とコンデンサＣ２との接続点には、可変容量ダイオードＤｖのカソードが接続され、可変容量ダイオードＤｖのアノード側が接地されている。制御端子Ｖｔとインダクタンス素子ＳＬ１の接続点には、一端が接地されたコンデンサＣ１が接続されている。即ち、ストリップ線路ＳＬ２の他端は接地されているとともに、ストリップ線路ＳＬ２は、コンデンサＣ２及び可変容量ダイオードＤｖと並列接続されている。
【００１７】
また、このような共振回路部Ｘにおいて、可変容量ダイオードＤｖに印加される制御電圧ＶＴを制御して、共振回路部ＸのＬＣ共振回路（可変容量ダイオードＤｖ、コンデンサＣ２、ストリップ線路ＳＬ２、コンデンサＣ３、コンデンサＣ４とから構成）の容量成分を所定値に設定することで、共振周波数を制御して所定発振周波数の発振出力を得ていた。
【００１８】
負性抵抗回路部Ｙは、発振用トランジスタＴｒ１と帰還容量Ｃ５（コンデンサＣ５）、接地容量Ｃ６（コンデンサＣ６）、コンデンサＣ７、抵抗Ｒ１、Ｒ２、Ｒ３から構成され、発振用トランジスタＴｒ１のベース−エミッタ間にコンデンサＣ５が配置され、発振用トランジスタＴｒ１のエミッタと接地電位との間にコンデンサＣ６が配置されている。
増幅回路部Ｚは、増幅用トランジスタＴｒ２とコンデンサＣ８〜Ｃ１１、抵抗Ｒ４、インダクタンス素子ＳＬ３から構成され、増幅用トランジスタＴｒ２は、発振用トランジスタＴｒ１に接続されている。増幅用トランジスタＴｒ２のコレクタから、発振出力が得られる。
【００１９】
また、図３の電圧制御発振回路は、共振回路部Ｘにおいて、可変容量ダイオードＤｖのアノードが接地されており、この可変容量ダイオードＤｖのカソードとストリップ線路ＳＬ及び、コンデンサＣ３が直列に接続されている。また、可変容量ダイオードＤｖとコンデンサＣ４は並列に接続されている。尚、この共振回路部Ｘにおいては、可変容量ダイオードを誘導成分を利用して共振周波数を調整するものであり、発振出力の周波数が２．５ＧＨｚ以上の高周波帯域で使用される電圧制御発振回路に好適である。尚、インダクタンス素子ＳＬ１を単にコイル素子Ｌ１と表記している。
【００２０】
図２、図３に示した電圧制御発振回路の発振条件は、上述したように、
｜∠θ１｜＝｜∠θ２｜
｜Γ１｜・｜Γ２｜≧１
で示される条件式を満足しなければならない。即ち、共振回路部Ｘのインピーダンス特性に対して、負性抵抗回路部Ｙのインピーダンス特性を上述の条件式を満足させる必要がある。
【００２１】
本発明の電圧制御発振回路では、共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６に加え、第２のコンデンサＣ４の各容量素子を調整して、発振条件を満足させるものである。即ち、負性抵抗回路部のインピーダンス特性の微調整が可能となり、発振を最適な状態にし、電圧制御発振回路の特性であるノイズ特性及び周波数変動の改善をすることができる。
【００２２】
図６には、帰還容量であるコンデンサＣ５、接地容量であるコンデンサＣ６を調整したときの負性抵抗回路部Ｙのインピーダンス特性の変化を示している。
【００２３】
帰還容量であるコンデンサＣ５の容量を大きくした場合、発振ポイントでのインピーダンス特性は、図に示すように右上方向Ｆ１に移動する。これは、反射係数Γ２が小さくなり、位相角θは大きくなる。また逆にコンデンサＣ５の容量を大きくした場合は、発振ポイントでのインピーダンス特性は、左下方向Ｆ２に移動する。これは反射係数Γ２が大きくなり、位相角θは小さくなる。
【００２４】
接地容量であるコンデンサＣ６の容量を小さくした場合、発振ポイントでのインピーダンス特性は、図に示すように右下方向Ｆ４に移動する。これは反射係数Γ２が大きくなり、位相角θ２は大きくなる。また逆にコンデンサＣ６の容量を大きくした場合は、発振ポイントでのインピーダンス特性は、左上方向Ｆ３に移動する。これは反射係数Γが小さくなり、位相角θ２は小さくなる。
【００２５】
図４には、本発明の電圧制御発振回路に用いた第２のコンデンサＣ４を調整した時の負性抵抗回路部Ｙのインピーダンス特性を示している。
【００２６】
つまり、第２のコンデンサＣ４の容量を小さくした場合、発振ポイントでのインピーダンス特性は、右下方向Ｆ６に移動する。これは反射係数Γ２が大きくなり、位相角θ２も大きくなる傾向を示す。第２のコンデンサＣ４の容量を大きくした場合は、発振ポイントでのインピーダンス特性は、左上方向Ｆ５に移動する。これは反射係数Γが小さくなり、位相角θ２は小さくなる傾向を示す。即ち、第２のコンデンサＣ４により、発振ポイントでのインピーダンス特性の調整可変方向（Ｆ５−Ｆ６）とコンデンサＣ６の調整可変方向（Ｆ３−Ｆ４）とが同一方向であり、その方向の調整可変幅が広がることを示している。
従って、共振回路部Ｘのインピーダンス特性に対応する最適な負性抵抗回路部Ｙのインピーダンス特性が容易に、且つ精度高く得られ、その結果、電圧制御発振回路のノイズ特性及び、電源変動特性の維持、向上させることができる。
【００２７】
次に実験例に基づいて本発明の作用効果について説明する。
図２に示す回路構成である共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６に加え、第２のコンデンサＣ４の各容量素子を調整して、発振条件を満足させている実験サンプル（本発明回路）と図５に示す回路構成である共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６にて調整する実験サンプル（従来回路）を作成し、ノイズ特性及び電源変動の比較を行った。
その結果を図７、図８に示す。
【００２８】
図７は、ノイズ（Ｃ／Ｎ）特性を比較したものであり、オフセット範囲を６０ｋＨｚの条件での図面である。
【００２９】
従来回路では、特性曲線に傾きがあり、発振周波数が２．４〔ＧＨｚ〕での値は、−１００〔ｄＢc〕であり、本発明回路では、特性曲線に傾きが無く、発振周波数２．４〔ＧＨｚ〕での値は、−１１２〔ｄＢc〕であった。
【００３０】
この実験結果によれば、本発明の回路は、発振周波数におけるノイズ特性の変動が少なく、本発明回路と従来回路におけるノイズ特性の差は、１２〔ｄＢc〕あり、ノイズ特性が向上されていることが言える。
【００３１】
また、図８（ａ）及び（ｂ）は、電源変動（Ｐｕｓｈｉｎｇ）特性を比較したものであり、電源電圧が２．８〔Ｖ〕時の発振周波数と電源電圧を０．１５〔Ｖ〕上方に変化させた時の発振周波数との差（図８（ａ））と、下方に変化させた時の発振周波数との差（図８（ｂ））を表示したものであり、いずれもの場合には、本発明の電圧制御発振回路は、電源変動が少ないことが見てとれる。
【００３２】
以上の結果から、共振回路部Ｘのインピーダンス特性に応じて、負性抵抗回路部Ｙのインピーダンス特性をコンデンサＣ５、Ｃ６に加え、第２のコンデンサＣ４の各容量素子を調整して、発振条件を満足させている本発明回路の方が、従来回路に比べ、著しく優れた特性を示す。
【００３３】
【発明の効果】
上述のように、本発明の電圧制御発振回路によれば、帰還容量、接地容量に加え、第２のコンデンサで負性抵抗回路部のインピーダンスを調整することができ、この３つの容量素子により、従来に比較して、負性抵抗回路部のインピーダンス特性の調整可変幅が広がり、より微細な調整が可能となることにより、電圧制御発振回路の特性であるノイズ特性（Ｃ／Ｎ）及び、電源変動特性（Ｐｕｓｈｉｎｇ）の維持、向上を図ることができる。
【図面の簡単な説明】
【図１】電圧制御発振回路を搭載した高周波部部品の外観図である。
【図２】本発明の電圧制御発振回路の回路図である。
【図３】本発明の他の電圧制御発振回路の回路図である。
【図４】本発明の負性抵抗回路部のインピーダンス特性を示す特性図である。
【図５】従来の電圧制御発振回路の回路図である。
【図６】従来の負性抵抗回路部のインピーダンス特性を示す特性図である。
【図７】本発明の回路と従来の回路とのノイズ特性の比較した特性図である。
【図８】（ａ）（ｂ）は、それぞれ本発明の回路と従来の回路との電源変動特性を比較した特性図である。
【符号の説明】
Ｘ 共振回路部
Ｙ 負性抵抗回路部
Ｚ 増幅回路部
ＤＶ 可変容量ダイオード
ＳＬ ストリップ線路
Ｃ４ 並列共振用及び負性抵抗回路部調整用コンデンサ
Ｃ５ 負性抵抗回路部調整用コンデンサ
Ｃ６ 負性抵抗回路部調整用コンデンサ
Claims (2)
- ストリップ線路、およびアノードが接地されカソードに外部制御電圧が印加される可変容量ダイオードを含み、外部制御電圧によって共振周波数を制御する共振回路部と、
ベースに前記ストリップ線路の一端が接続された発振用トランジスタ、該発振用トランジスタのエミッタに接続された接地容量、および前記発振用トランジスタのエミッタとベースとの間に配置された帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、
前記発振用トランジスタのコレクタにエミッタ電圧を印加するとともに前記発振信号を増幅してコレクタから出力する増幅用トランジスタを含む増幅回路部とから成る電圧制御発振回路において、
前記ストリップ線路は前記一端が前記可変容量ダイオードのカソードにコンデンサを介して接続されるとともに他端は接地され、前記ストリップ線路の一端と前記発振用トランジスタのベースとの間には第１のコンデンサが直列的に配置され、且つ該第１のコンデンサと前記発振用トランジスタのベースとの接続点に一端が接地された第２のコンデンサの他端が接続されていることを特徴とする電圧制御発振回路。 - ストリップ線路、およびアノードが接地されカソードに外部制御電圧が印加される可変容量ダイオードを含み、外部制御電圧によって共振周波数を制御する共振回路部と、
ベースに前記ストリップ線路の一端が接続された発振用トランジスタ、該発振用トランジスタのエミッタに接続された接地容量、および前記発振用トランジスタのエミッタとベースとの間に配置された帰還容量を含み、前記共振回路部の共振周波数に基づいて発振条件を整えて発振信号を出力する負性抵抗回路部と、
前記発振用トランジスタのコレクタにエミッタ電圧を印加するとともに前記発振信号を増幅してコレクタから出力する増幅用トランジスタを含む増幅回路部とから成る電圧制御発振回路において、
前記ストリップ線路の他端が前記可変容量ダイオードのカソードに接続され、前記ストリップ線路の一端と前記発振用トランジスタのベースとの間には第１のコンデンサが直列的に配置され、且つ該第１のコンデンサと前記発振用トランジスタのベースとの接続点に一端が接地された第２のコンデンサの他端が接続されていることを特徴とする電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002222581A JP4261835B2 (ja) | 2002-07-31 | 2002-07-31 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002222581A JP4261835B2 (ja) | 2002-07-31 | 2002-07-31 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004064598A JP2004064598A (ja) | 2004-02-26 |
| JP4261835B2 true JP4261835B2 (ja) | 2009-04-30 |
Family
ID=31942568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002222581A Expired - Fee Related JP4261835B2 (ja) | 2002-07-31 | 2002-07-31 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4261835B2 (ja) |
-
2002
- 2002-07-31 JP JP2002222581A patent/JP4261835B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004064598A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000228602A (ja) | 共振線路 | |
| US7330083B2 (en) | Oscillator having voltage dividing circuit | |
| US7538630B2 (en) | Voltage controlled oscillator | |
| EP1154560B1 (en) | Voltage controlled oscillator for oscillating signals with high C/N ratio | |
| JP4261835B2 (ja) | 電圧制御発振回路 | |
| US20110080223A1 (en) | Voltage controlled oscillator | |
| JP3565245B2 (ja) | 電圧制御発振器 | |
| JP2000312115A (ja) | 電圧制御型高周波発振回路 | |
| JP2006141057A (ja) | 電圧制御発振回路 | |
| JP3764688B2 (ja) | 電圧制御型発振回路 | |
| US4625183A (en) | Low-cost VCO using lumped elements in microwave band | |
| US6960964B2 (en) | Oscillator | |
| US7053721B2 (en) | Oscillator having a resonant circuit and a drive circuit | |
| US20050110588A1 (en) | Oscillator | |
| JP2002171130A (ja) | 電圧制御発振回路 | |
| JPS63233601A (ja) | 電圧制御発振器 | |
| GB2383207A (en) | Oscillator module and electronic apparatus using the same | |
| KR100498989B1 (ko) | 고주파 초크 | |
| JP2003101344A (ja) | 周波数シフト型高周波電圧制御型発振回路 | |
| JP2003017936A (ja) | 電圧制御発振器 | |
| JP2002111331A (ja) | 高周波モジュール | |
| JP2003046333A (ja) | 周波数シフト型高周波電圧制御発振回路 | |
| JP2003209437A (ja) | 高いｑ値を有するインダクタ | |
| JP2001024433A (ja) | 発振器および電圧制御発振器 | |
| JP2002299955A (ja) | 電圧制御発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |