JPH07176697A

JPH07176697A - Ｌｃ素子，半導体装置及びｌｃ素子の製造方法

Info

Publication number: JPH07176697A
Application number: JP5341476A
Authority: JP
Inventors: Takeshi Ikeda; 毅池田; Tsutomu Nakanishi; 努中西; Akira Okamoto; 明岡本
Original assignee: T I F KK
Current assignee: T I F KK
Priority date: 1993-10-29
Filing date: 1993-12-10
Publication date: 1995-07-14
Anticipated expiration: 2019-12-08
Also published as: JP3597879B2

Abstract

(57)【要約】【目的】ＭＯＳ製造技術を用いることにより簡単に製
造することができ、後工程における部品の組み付け作業
を省略することができ、しかもＩＣやＬＳＩの一部とし
て形成することが可能なＬＣ素子，半導体装置及びＬＣ
素子の製造方法を提供すること。【構成】ＬＣ素子１００は、ｐ−Ｓｉ基板３０の表面
付近の隔たった位置に形成されたソース１２とドレイン
１４の間を蛇行形状の電極１０に対する電圧の印加によ
って形成されるチャネル２２によって接続することによ
り形成されている。電極１０およびチャネル２２がイン
ダクタ用導体として機能するとともに、このチャネル２
２と電極１０との間にキャパシタが分布定数的に形成さ
れ、良好な減衰特性を有する素子として機能する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子，半導体装置及びＬＣ素子の製造
方法に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ＩＣのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やＳ／
Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題点があ
った。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題点があった。

【０００９】さらに、このＬＣノイズフィルタは部品単
体として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線間に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、ＭＯＳ製造技術を用
いることにより簡単に製造することができ、後工程にお
ける部品の組み付け作業を省略することができ、しかも
ＩＣやＬＳＩの一部として形成することが可能なＬＣ素
子，半導体装置及びＬＣ素子の製造方法を提供すること
にある。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、半導体基板上に形成さ
れ、ゲートとして機能する非スパイラル形状の電極と、
前記非スパイラル形状の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板内にあって、前記
非スパイラル形状の電極に対応して形成されるチャネル
の両端付近に形成されたソースおよびドレインと、を備
え、前記非スパイラル形状の電極とこれに対応して形成
される前記チャネルのそれぞれによって形成されるイン
ダクタと、これらの間に形成されるキャパシタとが分布
定数的に存在し、少なくとも前記チャネルを信号入出力
路として用いることを特徴とする。

【００１２】請求項２のＬＣ素子は、半導体基板上に形
成され、ゲートとして機能する非スパイラル形状の電極
と、前記非スパイラル形状の電極と前記半導体基板との
間に形成された絶縁層と、前記半導体基板内にあって、
前記非スパイラル形状の電極に対応して形成されるチャ
ネルの一方端付近に形成されたソースあるいはドレイン
と、を備え、前記非スパイラル形状の電極とこれに対応
して形成される前記チャネルのそれぞれによって形成さ
れるインダクタと、これらの間に形成されるキャパシタ
とが分布定数的に存在し、前記非スパイラル形状の電極
を信号入出力路として用いることを特徴とする。

【００１３】請求項３のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記電極の形状は、蛇行形状である
ことを特徴とする。

【００１４】請求項４のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記電極の形状は、波形形状である
ことを特徴とする。

【００１５】請求項５のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記電極の形状は、曲線形状である
ことを特徴とする。

【００１６】請求項６のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記電極の形状は、直線形状である
ことを特徴とする。

【００１７】請求項７のＬＣ素子は、請求項１〜６のい
ずれかのＬＣ素子において、前記半導体基板表面であっ
て前記非スパイラル形状の電極に対応する位置に、予め
キャリアを注入することを特徴とする。

【００１８】請求項８のＬＣ素子は、請求項１〜６のい
ずれかのＬＣ素子において、前記半導体基板表面であっ
て前記チャネルが形成される位置の少なくとも一部に予
めキャリアを注入するとともに、前記非スパイラル電極
に対して前記チャネルの長さを長くあるいは短く設定す
ることにより、前記非スパイラル電極と前記チャネルと
を部分的に対応させることを特徴とする。

【００１９】請求項９のＬＣ素子は、請求項１，３〜８
のいずれかのＬＣ素子において、前記非スパイラル形状
の電極を複数に分割し、分割された複数の電極片のそれ
ぞれの一部を電気的に接続することを特徴とする。

【００２０】請求項１０のＬＣ素子は、請求項２〜８の
いずれかのＬＣ素子において、前記チャネルが形成され
る位置の一部に予めキャリアを注入しておくことによ
り、前記非スパイラル形状の電極に対応して形成される
前記チャネルを複数に分割し、分割されたそれぞれのチ
ャネルの一方端付近に前記ソースあるいは前記ドレイン
を設け、これら複数のソースあるいはドレインを電気的
に接続することを特徴とする。

【００２１】請求項１１のＬＣ素子は、請求項１，３〜
８のいずれかのＬＣ素子において、前記チャネルの両端
付近に形成された前記ソースおよび前記ドレインのそれ
ぞれに電気的に接続された第１および第２の入出力電極
と、前記非スパイラル形状の電極の一方端付近に電気的
に接続されたアース電極と、を有し、前記第１および第
２の入出力電極のいずれか一方から信号を入力し、他方
から信号を出力するとともに、前記アース電極を固定電
位の電源に接続あるいは接地することを特徴とする。

【００２２】請求項１２のＬＣ素子は、請求項２〜８の
いずれかのＬＣ素子において、前記非スパイラル形状の
電極の両端付近に電気的に接続された第１および第２の
入出力電極と、前記チャネルの一方端付近に形成された
前記ソースあるいは前記ドレインに電気的に接続された
アース電極と、を有し、前記第１および第２の入出力電
極のいずれか一方から信号を入力し、他方から信号を出
力するとともに、前記アース電極を固定電位の電源に接
続あるいは接地することを特徴とする。

【００２３】請求項１３のＬＣ素子は、請求項１，３〜
８のいずれかのＬＣ素子において、前記非スパイラル形
状の電極の両端付近に電気的に接続された第１および第
２の入出力電極と、前記チャネルの両端付近に形成され
た前記ソースおよび前記ドレインのそれぞれに電気的に
接続された第３および第４の入出力電極と、を有し、前
記非スパイラル形状の電極とこれに対応して形成される
前記チャネルとの両方を信号入出力路とするコモンモー
ド型の素子として用いられることを特徴とする。

【００２４】請求項１４のＬＣ素子は、請求項１〜１３
のいずれかのＬＣ素子において、前記非スパイラル形状
の電極に対して印加するゲート電圧を可変に設定するこ
とにより、少なくとも前記チャネルの抵抗値を可変に制
御することを特徴とする。

【００２５】請求項１５の半導体装置は、請求項１〜１
４のいずれかのＬＣ素子を基板の一部として形成し、前
記非スパイラル形状の電極およびこれに対応して形成さ
れたチャネルの少なくとも一方を信号ラインあるいは電
源ラインに挿入して一体成形したことを特徴とする。

【００２６】請求項１６のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、全表面に化学液相法に
より絶縁膜を形成し、この絶縁膜の一部をエッチングあ
るいはレーザ光照射によって除去して孔をあけ、その孔
を半田で表面に盛り上がる程度に封じることにより端子
付けを行うことを特徴とする。

【００２７】請求項１７の半導体装置は、請求項１，３
〜９，１１，１３のいずれかのＬＣ素子の前記ソースお
よび前記ドレインのいずれか一方に、前記チャネルを介
して出力される信号を増幅するバッファを接続したこと
を特徴とする。

【００２８】請求項１８の半導体装置は、請求項１，３
〜９，１１，１３のいずれかのＬＣ素子の前記ソースお
よび前記ドレインのいずれか一方に、前記チャネルを介
して出力される信号の電圧レベルを変更するレベル変換
回路を接続したことを特徴とする。

【００２９】請求項１９のＬＣ素子は、請求項１〜１３
のいずれかのＬＣ素子において、前記非スパイラル形状
の電極に過電圧を動作電源ライン側あるいはアース側に
バイパスさせる保護回路を設けたことを特徴とする。

【００３０】請求項２０のＬＣ素子の製造方法は、半導
体基板に部分的に不純物を注入することによりソースと
ドレインを形成する第１の工程と、前記半導体基板上の
全面あるいは部分的に絶縁層を形成する第２の工程と、
前記絶縁層のさらに表面に前記ソースと前記ドレインを
結ぶように非スパイラル形状の電極を形成する第３の工
程と、前記ソース，ドレインと前記非スパイラル形状の
電極のそれぞれに電気的に接続される配線層を形成する
第４の工程と、を含むことを特徴とする。

【００３１】請求項２１のＬＣ素子の製造方法は、半導
体基板に部分的に不純物を注入することによりソースあ
るいはドレインを形成する第１の工程と、前記半導体基
板上の全面あるいは部分的に絶縁層を形成する第２の工
程と、前記絶縁層のさらに表面に前記ソースあるいは前
記ドレインの近傍に一方端が位置するように非スパイラ
ル形状の電極を形成する第３の工程と、前記ソースある
いはドレインと前記非スパイラル形状の電極のそれぞれ
に電気的に接続される配線層を形成する第４の工程と、
を含むことを特徴とする。

【００３２】

【作用】請求項１のＬＣ素子では、半導体基板の一方の
面側に非スパイラル形状の電極が形成されており、この
電極と半導体基板との間には絶縁層が形成されている。
従って、非スパイラル形状の電極と絶縁層と半導体基板
とからなるＭＯＳ構造となっている。

【００３３】一般には、導体を渦巻き形状に形成するこ
とによりインダクタとして機能するが、その導体の形状
を工夫することにより、あるいは使用する周波数帯域に
よっては導体を渦巻き形状以外の形状とした場合でもイ
ンダクタとして機能するようになる。

【００３４】従って、本発明においては、ゲートとして
機能する非スパイラル形状の電極とこれに対応して形成
されるチャネルとがそれぞれインダクタとして機能する
ことになる。また、非スパイラル形状の電極とこれに対
応して形成されるチャネルとの間には絶縁層が介在して
おり、これらによってキャパシタが形成される。しか
も、このキャパシタは非スパイラル形状の電極およびチ
ャネルの全長にわたって分布定数的に形成されている。
このため、上述したチャネルの一方端に形成されたソー
スに入力された信号は、分布定数的に存在するインダク
タおよびキャパシタを介して伝搬される際に、広い帯域
にわたり良好な減衰特性が得られる。

【００３５】特に、請求項１のＬＣ素子は、半導体基板
にソースおよびドレインを形成するとともに、さらにそ
の表面に絶縁層と非スパイラル形状の電極を形成するこ
とにより製造することができ、製造が非常に容易とな
る。また、このＬＣ素子は、半導体基板上に形成される
ため、ＩＣやＬＳＩの一部として形成することも可能で
あり、このような部品の一部として形成した場合には、
後工程における部品の組み付け作業を省略することがで
きる。

【００３６】また、請求項２のＬＣ素子では、上述した
ＬＣ素子がチャネルを信号入出力路として使用していた
のに対し、非スパイラル形状の電極を信号入出力路とし
て使用したものであり、チャネルを介して信号を伝搬し
ないためソースあるいはドレインのいずれか一方が省略
されている。

【００３７】従って、チャネルと非スパイラル形状の電
極とがそれぞれインダクタとして機能するとともに、こ
れらの間に分布定数的にキャパシタが形成される点は、
上述した請求項１のＬＣ素子と同じであり、広い帯域に
わたって良好な減衰特性を有するとともに、製造容易お
よび基板の一部として形成することが可能となる。

【００３８】また、請求項３〜６のＬＣ素子は、上述し
た非スパイラル形状を具体的に蛇行形状，波形形状，曲
線形状，直線形状に特定したものである。

【００３９】すなわち、電極（および対応するチャネ
ル）を蛇行形状あるいは波形形状とした場合には、各凹
凸部の１つ１つが約１／２ターンのコイルとなってこれ
らが直列接続されるため、全体として所定のインダクタ
ンスを有することになる。特に、蛇行形状とすることに
より、隣接する電極を接近させることができるため、ス
ペースの有効利用を図ることができる。また、使用する
周波数帯域を高周波領域に限った場合には、電極を曲線
形状あるいは直線形状とした場合にも所定のインダクタ
ンスを有することになり、電極を蛇行形状等に形成した
場合と同様の動作を行わせることができる。

【００４０】また、請求項７のＬＣ素子では、非スパイ
ラル形状の電極に対応する位置に予めキャリアを注入す
ることにより、デプレション型の素子として形成したも
のである。この場合には、ＬＣ素子の特性そのものは変
えずに、非スパイラル形状の電極に電圧（ゲート電圧）
を印加しない状態でチャネルを形成し、あるいは印加す
るゲート電圧とチャネル幅等との関係を変更することが
できる。

【００４１】また、請求項８のＬＣ素子では、非スパイ
ラル形状の電極とチャネルのいずれか一方を短く形成し
ており、この場合であっても同様に、長さが異なる非ス
パイラル形状の電極とチャネルのそれぞれはインダクタ
として機能し、これらの間には絶縁層を挟んで形成され
るキャパシタが分布定数的に存在する。したがって、こ
のＬＣ素子は広い帯域にわたって良好な減衰特性を有す
るとともに、製造が容易であり基板の一部として形成す
ることが可能であるという効果がある。

【００４２】但し、半導体基板の全面を同一状態に形成
した場合には、非スパイラル形状の電極の全長に対応し
てチャネルが形成されてしまうため、このチャネルの一
部に予めキャリアを注入しておいて（あるいはエッチン
グ等により断絶層形成しておいて）チャネルを短くする
必要がある。

【００４３】また、請求項９のＬＣ素子では、非スパイ
ラル形状の電極を複数の電極片に分割するとともにこれ
らの一部を電気的に接続して使用する。この場合には、
各分割片の自己インダクタンスが小さくなり、これら各
分割片の自己インダクタンスの影響が少ない分布定数型
のＬＣ素子を形成することができる。

【００４４】また、請求項１０のＬＣ素子では、非スパ
イラル形状の電極に対応して形成されるチャネルを複数
に分割するとともに、分割されたそれぞれのチャネルの
一方端付近のソースあるいはドレインを電気的に接続し
て使用する。従って、請求項９のＬＣ素子と同様に、各
分割チャネルの自己インダクタンスが小さくなり、これ
による影響が少ない分布定数型のＬＣ素子となる。

【００４５】また、請求項１１のＬＣ素子では、非スパ
イラル形状の電極に対応して形成されるチャネルの両端
付近のソースおよびドレインに接続される第１および第
２の入出力電極を設けるとともに、第１の電極の一方端
近傍にアース電極を設けることにより、チャネルが信号
入出力路として使用される３端子型のＬＣ素子を容易に
形成することができる。

【００４６】また、請求項１２のＬＣ素子は、請求項１
１のＬＣ素子において入出力電極とアース電極とを入れ
替えたものである。すなわち、非スパイラル形状の電極
の両端付近に第１および第２の入出力電極を設けるとと
もに、チャネルの一方端に形成されたソースあるいはド
レインに接続されたアース電極を設けることにより、第
２の電極が信号入出力路として使用される３端子型のＬ
Ｃ素子を容易に成形することができる。

【００４７】また、請求項１３のＬＣ素子では、非スパ
イラル形状の電極の両端付近に第１および第２の入出力
電極を設けるとともに、この非スパイラル形状の電極に
対応するチャネルの両端付近に形成されたソースおよび
ドレインに第３および第４の入出力電極を設けることに
より、４端子コモンモード型のＬＣ素子を容易に形成す
ることができる。

【００４８】また、請求項１４のＬＣ素子では、非スパ
イラル形状の電極に印加するゲート電圧を可変に設定す
ることにより、この非スパイラル形状の電極に対応して
形成されるチャネルの幅、すなわちチャネルの抵抗値が
変化する。したがって、ゲート電圧を変えることによ
り、全体としての減衰特性、すなわち周波数特性を必要
に応じて可変に制御することができる。

【００４９】また、請求項１５の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００５０】また、請求項１６のＬＣ素子は、上述した
請求項１〜１０のいずれかのＬＣ素子を、半導体基板上
に形成した後に化学液相法により全表面に絶縁膜を形成
する。その後、この絶縁膜の一部にエッチングやレーザ
光照射により孔をあけ、この孔に半田を盛ることにより
端子付けが行われる。したがって、表面実装型のＬＣ素
子を簡単に製造することができ、表面実装型とすること
によりこのＬＣ素子の組み付け作業も容易となる。

【００５１】また、請求項１７の半導体装置では、上述
したＬＣ素子のチャネルを介して出力される信号を増幅
するバッファが接続されており、アルミニウム等の金属
材料に比べて抵抗値が大きいチャネルを介することによ
り電圧レベルが減衰した信号を、ＳＮ比が良好な元の信
号に復元することが可能となる。

【００５２】また、請求項１８の半導体装置では、上述
したバッファの変わりにレベル変換回路が接続されてい
る。このレベル変換回路を接続することにより、チャネ
ルを介して減衰した信号レベルを復元するとともに、所
定のレベルの変換あるいはレベル補正を行なうことが可
能となる。

【００５３】また、請求項１９の半導体装置では、非ス
パイラル形状の電極に保護回路が接続されており、この
非スパイラル形状の電極に対して過電圧が印加される
と、動作電源ライン側あるいはアース側にバイパス電流
が流れ、非スパイラル形状の電極と半導体基板との間の
絶縁破壊を防止することができる。

【００５４】また、請求項２０および請求項２１のＬＣ
素子の製造方法は、上述した各ＬＣ素子を半導体製造技
術を適用して製造するための方法である。すなわち、第
１の工程において半導体基板にソース，ドレインの両方
を、あるいはいずれか一方を形成し、次に第２の工程に
おいて半導体基板表面に絶縁層を、第３の工程において
非スパイラル形状の電極をそれぞれ形成する。そして、
第４の工程において入出力電極等を含む配線層が形成さ
れて上述したＬＣ素子が完成する。

【００５５】このように、上述したＬＣ素子は、一般的
な半導体製造技術（特にＭＯＳ製造技術）を応用するこ
とにより製造することができ、小型化あるいは低コスト
化が可能であるとともに、複数個同時に大量生産するこ
とも可能となる。

【００５６】

【実施例】以下、本発明を適用した一実施例のＬＣ素子
について、図面を参照しながら具体的に説明する。

【００５７】第１実施例図１は、本発明を適用した第１実施例のＬＣ素子の平面
図である。また、図２は図１のＡ−Ａ拡大断面図、図３
は図１のＢ−Ｂ拡大断面図である。

【００５８】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）３０の表面付近の隔たった位置に形成され
たソース１２とドレイン１４の間をゲートとして機能す
る蛇行形状の電極１０に対する電圧の印加によって形成
されるチャネル２２によって接続することにより形成さ
れている。

【００５９】上述したソース１２およびドレイン１４
は、ｐ−Ｓｉ基板３０を反転させたｎ⁺領域の拡散領域
として形成される。例えば、Ａｓ⁺イオンを熱拡散ある
いはイオン打ち込みにより注入することにより、不純物
濃度を高めることにより形成される。

【００６０】また、ゲートとして機能する電極１０は、
蛇行形状の一方の端部がソース１２の一部に、他方の端
部がドレイン１４の一部にオーバラップするように、ｐ
−Ｓｉ基板３０の表面に形成された絶縁層２６を挟んで
形成されている。電極１０は、例えばアルミニウム膜を
形成することによって、あるいは拡散またはイオン注入
でＰを多量にドープすることにより形成する。

【００６１】また、絶縁層２６は、ｐ−Ｓｉ基板３０の
表面において、このｐ−Ｓｉ基板３０と電極１０とを絶
縁するためのものである。ｐ−Ｓｉ基板３０の全表面
（あるいは少なくとも電極１０に対応する部分）がこの
絶縁層２６によって覆われており、さらにこの絶縁層２
６の表面に上述した電極１０が形成される。この絶縁層
２６は、例えばＰを添加したＳｉＯ₂（Ｐ−ガラス）に
よって形成されている。

【００６２】また、上述した電極１０，ソース１２，ド
レイン１４のそれぞれには、図１〜図３に示すように、
アース電極１６及び入出力電極１８，２０が接続されて
いる。すなわち、電極１０に対するアース電極１６の取
り付けは、図１に示すように、薄いゲート膜を傷付けな
いように能動領域の外側で行われる。また、ソース１２
への入出力電極１８の取り付け、及びドレイン１４への
入出力電極２０の取り付けは、図２に示すように、ソー
ス１２及びドレイン１４の一部を露出させた後に、アル
ミニウムなどの金属膜を付けることにより行われる。

【００６３】上述した構造を有する本実施例ＬＣ素子
は、ｎチャネルエンハンスメント型の構造を有している
ものとすれば、電極１０に正の電圧が印加されたときに
初めてｎ型のチャネル２２が形成されることになる。そ
して、このチャネル２２と上述した電極１０のそれぞれ
が蛇行形状のインダクタ用導体として機能するととも
に、これらチャネル２２および電極１０の間には分布定
数的にキャパシタが形成される。

【００６４】図４は、蛇行形状のインダクタの原理を示
す図である。凹凸状に屈曲した蛇行形状を有する電極１
０あるいはチャネル２２に一方向の電流を流した場合に
は、隣接する凹凸部分で向きが反対となるような磁束が
交互に発生し、あたかも１／２ターンのコイルが直列に
接続された状態になる。実際に、蛇行形状の電極と渦巻
き形状の電極とを比較すると、電極の幅および隣接する
電極の間隔を同一にしたときには、同じ面積に形成する
ことができる電極の長さは、蛇行形状の電極の方が渦巻
き形状の電極よりも長くなり、インダクタンスの値はあ
まり差がないことが確認されている。

【００６５】また、渦巻き形状の電極にした場合には、
電極の両端部の内の一方が中心部に位置し、他方が周辺
部に位置するのに対し、蛇行形状の電極では電極の両端
部が周辺部に位置するので、端子を設けたり他の回路素
子と接続する際に好都合である。

【００６６】図５（Ａ），（Ｂ）は、チャネルが形成さ
れる状態を示す断面図である。電極１０に対して、すな
わち電極１０に接続されたアース電極１６に正のゲート
電圧が印加されていない状態では、同図（Ａ）に示すよ
うにｐ−Ｓｉ基板３０の表面にはチャネル２２が現れな
い。したがって、この状態では図１に示したソース１２
とドレイン１４とが絶縁された状態にある。

【００６７】ところが、電極１０に対して正のゲート電
圧を印加すると、図５（Ｂ）に示すように、電極１０に
対応するｐ−Ｓｉ基板３０の表面付近にｎ領域からなる
チャネル２２が出現する。このチャネル２２は、電極１
０の全長にわたって形成されるため、電極１０とチャネ
ル２２との間には分布定数的にキャパシタが形成される
ことになる。

【００６８】図６は、本実施例のＬＣ素子１００の断面
構造であり、電極１０の蛇行方向に沿った断面が示され
ている。同図に示すように、電極１０に平行にチャネル
２２が形成され、このチャネル２２によってソース１２
とドレイン１４とが導通状態になる。例えば、エンハン
スメント型の場合は、電極１０にゲート電圧を印加した
状態で初めてこのチャネル２２が形成されてソース１２
とドレイン１４とが導通状態となるが、電極１０に印加
するゲート電圧を変えることによりチャネル２２の幅お
よび深さが変わるため、ソース１２とドレイン１４との
間の抵抗値を変化させることができる。

【００６９】図７は、第１実施例のＭＯＳ型ＬＣ素子の
等価回路を示す図である。同図（Ａ）に示す等価回路
は、入出力電極１８，２０のそれぞれを入出力端子に接
続すると共に、アース電極１６を接地した場合が示され
ており、３端子型ＬＣノイズフィルタとして機能するも
のである。

【００７０】この場合には、アース電極１６が接地され
ているため、入出力電極１８，２０に入出力する信号の
電圧レベルおよびｐ−Ｓｉ基板３０のサブストレート側
に印加する電圧レベルを負に保つ必要がある。このよう
にすれば、相対的に電極１０の電位が高くなり、電極１
０に対応する位置にチャネル２２が形成されるようにな
る。

【００７１】なお、後述するように、チャネル２２が形
成される位置に予めｎ型のキャリアを注入しておくデプ
レション型構造とすることにより、入出力電極１８，２
０に入出力される信号の電圧レベルが正であってもチャ
ネル２２が形成されるようにしておく。

【００７２】このような等価回路を有する本実施例のＬ
Ｃ素子１００は、信号入出力路となるチャネル２２がイ
ンダクタンスＬ１を有するインダクタ導体として機能す
るとともに、電極１０がインダクタンスＬ２を有するイ
ンダクタ導体として機能する。また、これら２つのイン
ダクタ導体間には所定のキャパシタンスＣを有するキャ
パシタが分布定数的に形成される。したがって、このＬ
Ｃ素子１００は従来の集中定数型の素子にはない優れた
減衰特性を発揮することができ、入出力電極１８，２０
のいずれか一方から入力された信号からは所定の周波数
成分のみが除去され他方から出力されるようになる。

【００７３】また、図７（Ｂ）は、アース電極１６に対
して可変のコントロール用電圧Ｖｃを印加する場合の等
価回路を示すものである。アース電極１６に印加するコ
ントロール電圧Ｖｃを変えることにより、チャネル２２
の深さが変わるためチャネル２２の移動度が変わって、
結果的にキャパシタ用導体の抵抗値を任意に変化させる
ことができる。

【００７４】これにより、チャネル２２と電極１０との
間に形成されるキャパシタンスＣも影響を受け、全体と
して減衰特性が変化することになる。換言すれば、この
コントロール用電圧Ｖｃを変化させることにより、本実
施例のＬＣ素子１００の特性をある範囲で任意に変化さ
せることができる。

【００７５】なお、上述したＬＣ素子１００は、ソース
１２とドレイン１４の間にｎチャネルを形成する場合を
説明したが、この場合は、キャリアとして電子が使用さ
れるため移動度が大きく、チャネル２２の抵抗が小さく
なる。これに対し、ｎ−Ｓｉ基板上にｐチャネルを形成
することにより、上述したＭＯＳ型ＬＣ素子１００を形
成するようにしてもよい。この場合は、キャリアとして
ホールが用いられるため、チャネル２２の抵抗が比較的
大きくなり、上述したｎチャネルの場合と比較すると異
なる特性を有することになる。

【００７６】図８は、蛇行形状の電極１０に印加するゲ
ート電圧（コントロール電圧Ｖｃ）を変化させてチャネ
ル２２の深さ等を変えた場合のチャネル抵抗Ｒを説明す
るための図である。同図（Ａ）は、実際には蛇行形状の
電極１０を直線形状と仮定した場合の平面図であり、同
図（Ｂ）は、そのＡ−Ａ断面図である。

【００７７】同図において、Ｗはゲート幅であり、Ｘは
チャネルの深さである。このように、幅Ｗのゲート１０
によってチャネル２２が形成されると、この形成された
チャネル幅は（Ｗ＋２Ｘ）となる。したがって、チャネ
ル２２のソース１２及びドレイン１４間の抵抗Ｒは、Ｒ＝ρＬ／（Ｗ＋２Ｘ）で計算することができる。ここで、ρはチャネル２２の
単位面積当たりの抵抗であり、上述した式はチャネル抵
抗Ｒがチャネルの長さＬに比例し、チャネル幅（Ｗ＋２
Ｘ）に反比例していることを示す。

【００７８】次に、本実施例のＬＣ素子１００の製造工
程について説明する。

【００７９】図９は、本実施例のＬＣ素子１００の製造
工程を示す図であり、一例としてエンハンスメント型の
ＭＯＳ型ＬＣ素子１００の場合が示されている。なお、
同図は電極１０の蛇行方向に断面をとったものである。

【００８０】（1)酸化膜の形成：まず最初に、ｐ−Ｓｉ
基板３０の表面を熱酸化することにより、二酸化シリコ
ンＳｉＯ₂を形成する（同図（Ａ））。

【００８１】（2)ソース・ドレインの窓開け：次に、ｐ
−Ｓｉ基板３０表面の酸化膜に対してフォトエッチング
を行うことにより、ソース１２及びドレイン１４に対応
する部分の窓開けを行う（同図（Ｂ））。

【００８２】（3)ソース・ドレインの形成：次に、窓開
けした部分からｎ型不純物を注入することによりソース
１２及びドレイン１４を形成する（同図（Ｃ））。例え
ば、ｎ型不純物としてＡｓ⁺が用いられ、この不純物が
熱拡散によって注入される。また、このｎ型不純物をイ
オン打ち込みにより注入する場合には、上述した（2)に
おける窓開けは不要となる。

【００８３】（4)ゲート領域の除去：次に、電極１０を
形成したい部分の酸化膜を除去することにより、ゲート
領域の開口部を形成する（同図（Ｄ））。本実施例のＬ
Ｃ素子１００の場合は、電極１０を蛇行形状に形成する
必要があるため、このゲート領域開口部の形成も蛇行形
状になるように行われる。このようにして電極１０に対
応する部分のみｐ−Ｓｉ基板３０が露出することにな
る。

【００８４】（5)ゲート酸化膜の形成：次に、このよう
にして部分的に露出したｐ−Ｓｉ基板３０に対して新し
い酸化膜、すなわち絶縁層２６の形成を行う（同図
（Ｅ））。

【００８５】（6)ゲート及び電極の形成：次に、例えば
アルミニウムを蒸着することにより、ゲートとして機能
する電極１０を形成するとともに、ソース１２に接続さ
れる入出力電極１８及びドレイン１４に接続される入出
力電極２０のそれぞれを形成する（同図（Ｆ））。

【００８６】（7)絶縁層の形成：最後に、全面にＰ−ガ
ラスを付着させた後、加熱して平滑な表面を形成する
（同図（Ｇ））。

【００８７】このようにしてＬＣ素子１００を製造する
工程は、基本的には通常のＭＯＳ−ＦＥＴを製造する工
程と類似しており、電極１０の形状等が異なるのみであ
るといえる。したがって、一般のＭＯＳ−ＦＥＴやバイ
ポーラトランジストと同一基板上に形成することが可能
であり、ＩＣやＬＳＩの一部として形成することができ
る。しかも、ＩＣやＬＩＳの一部として形成した場合に
は、後工程における部品の組み付け作業を省略すること
ができる。

【００８８】このように、本実施例のＬＣ素子１００
は、蛇行形状の電極１０とこれに対応して形成されるチ
ャネル２２とのそれぞれがインダクタを形成するととも
に、これら電極１０とチャネル２２との間には分布定数
的にキャパシタが形成される。

【００８９】したがって、電極１０の一方端に設けられ
たアース電極１６を接地あるいは固定電位に接続すると
ともに、チャネル２２を信号の入出力路として用いた場
合には、入力された信号に対して広い帯域で良好な減衰
特性を有するＬＣ素子となる。

【００９０】また、上述したようにこのＬＣ素子１００
は、一般のＭＯＳ−ＦＥＴ等の製造技術を応用して製造
することができるため、製造が容易であり小型化等にも
適している。また、半導体基板の一部としてＬＣ素子を
製造した場合には、他の部品との配線も同時に行うこと
ができ、後工程における組み付け作業等が不要となる。

【００９１】また、本実施例のＬＣ素子１００は、電極
１０に印加するゲート電圧（コントロール電圧Ｖｃ）を
変えることにより、チャネル２２の抵抗値を可変に制御
することができ、ＬＣ素子１００の特性をある範囲で調
整あるいは変更することができる。

【００９２】なお、上述した第１実施例は、蛇行形状の
電極１０に対応して形成されるチャネル２２を信号の入
出力路として用いたが、チャネル２２と電極１０の機能
を入れ替えるようにしてもよい。すなわち、図１０に示
すように、電極１０の両端に入出力電極１８，２０を接
続することによりこの電極１０を信号の入出力路として
用いるとともに、チャネル２２の一方端に形成されたソ
ース１２（あるいはドレイン１４）にアース電極１６を
接続し、このアース電極１６を接地あるいは固定電位に
接続する。

【００９３】但し、この場合にはソース１６あるいはド
レイン１４のいずれか一方にアース電極１６を接続する
ことになるため、他方を省略することができる。また、
チャネル２２はソース１２あるいはドレイン１４に対し
て電極１０側の電位が相対的に高い場合に形成されるた
め、チャネル２２の抵抗値が所望の値となるようにソー
ス１２（あるいはドレイン１４）に印加される電圧と電
極１０に入出力される信号の平均電圧レベルとを決定す
る必要がある。

【００９４】また、上述した第１実施例は、電極１０に
印加する電圧レベルをソース１２等に比べて相対的に高
くしたときにチャネル２２が形成されるエンハンスメン
ト型のＬＣ素子１００について説明したが、デプレショ
ン型とすることもできる。すなわち、図１等に示したチ
ャネル２２の領域に予めキャリア（ｎ型不純物）を注入
することによりｎチャネルを形成しておく。これによ
り、ゲート電圧をソース１２等に印加する電圧よりも相
対的に高くすることなくチャネル２２を形成することが
でき、あるいは印加するゲート電圧とチャネル幅等との
関係を変えることができる。また、注入するキャリアは
電極１０に沿った一部の領域のみに注入してもよい。こ
のようにデプレション型とすることができる点は、後述
する各実施例についても同様である。

【００９５】第２実施例次に、本発明の第２実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００９６】上述した第１実施例のＬＣ素子１００は、
蛇行形状の電極１０とこれに対応して形成されるチャネ
ル２２とがほぼ全長にわたって平行に、すなわちほぼ同
一の長さに形成されたものであるが、本実施例のＬＣ素
子２００は、図１に示した電極１０を約半分削除すると
ともに、この削除した部分に対応するｐ−Ｓｉ基板３０
の表面にキャリアを注入した点に特徴がある。

【００９７】図１１は、第２実施例のＬＣ素子２００の
平面図である。図１１に示すように、電極１０の一部を
省略した場合であっても、短くなった電極１０により一
方のインダクタが、チャネル２２により他方のインダク
タが、これら電極１０とチャネル２２とによりキャパシ
タが分布定数的に形成されるため、図１に示した第１実
施例のＬＣ素子１００と同様に良好な減衰特性を有する
ことになる。

【００９８】図１２は、本実施例のＬＣ素子２００の等
価回路を示す図である。同図に示すように、電極１０の
凹凸数が少なくなった分だけインダクタンスＬ３も小さ
くなり、これに対応して分布定数的に存在するキャパシ
タンスＣ１も小さくなる。

【００９９】また、アース電極１６に印加するゲート電
圧を変えることにより、より具体的にはアース電極１６
と入出力電極１８，２０との相対的電位差を変えること
により、電極１０に対応して形成されるチャネル２２の
抵抗値も変化し、ＬＣ素子２００の減衰特性を可変に制
御できる点は上述した第１実施例のＬＣ素子１００と同
様である。

【０１００】このように、本実施例のＬＣ素子２００
は、電極１０とこれに対応して形成されるチャネル２２
とによりインダクタとキャパシタが分布定数的に形成さ
れ、良好な減衰特性をもった素子として機能することに
なる。

【０１０１】また、ＬＣ素子２００を半導体製造技術を
利用して製造できる点や、ＬＳＩ等の一部として形成す
ることができるとともに、この場合には後工程における
配線処理を省略できる点、ゲート電圧を変えることによ
り減衰特性を変更できる点等については上述した第１実
施例のＬＣ素子１００と同じである。

【０１０２】なお、本実施例のＬＣ素子２００は、チャ
ネル２２を信号の入出力路として用いたが、電極１０を
信号の入出力路として用い、チャネル２２側を接地ある
いは固定電位に接続するようにしてもよい。特にこの場
合は、図１に示した電極１０の一部に対応するようにチ
ャネル２２を形成する必要があり、例えば同図のチャネ
ル２２の一部に対応する位置にｐ型不純物を多量に注入
しておいて、チャネル２２が部分的に形成された際にも
このｐ型不純物を多量に注入した部分でチャネル２２が
分断されるように、あるいはｐ型不純物を多量に注入し
た部分（図１０におけるチャネル２２の右側半分に相当
する部分）ではチャネル２２が全く形成されないように
する必要がある。

【０１０３】第３実施例次に、本発明の第３実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１０４】上述した第１実施例のＬＣ素子１００およ
び第２実施例のＬＣ素子２００は、３端子のノーマルモ
ード型素子として機能するものであるが、本実施例のＬ
Ｃ素子３００は、４端子のコモンモード型素子として機
能するよう形成されている点に特徴がある。

【０１０５】図１３は、第２実施例のＬＣ素子の平面図
である。同図に示すように、第３実施例のＬＣ素子３０
０は、蛇行形状の電極１０の両端に入出力電極３６，３
８が接続されており、この点が図１に示したＬＣ素子１
００と異なっている。

【０１０６】図１４は、第３実施例のＬＣ素子の等価回
路を示す図である。同図に示すように、２つの入出力電
極１８，２０の間にソース１２およびドレイン１４を介
して形成されたチャネル２２がインダクタンスＬ１を有
するインダクタとして機能するとともに、２つの入出力
電極３６，３８間に形成された電極１０がインダクタン
スＬ２を有するインダクタとして機能する。しかも、こ
れらチャネル２２と電極１０とがそれぞれ信号の入出力
路として使用されるとともに、これらの間には第１実施
例のＬＣ素子１００と同様にキャパシタンスＣを有する
キャパシタが分布定数的に形成される。

【０１０７】このように、本実施例のＬＣ素子３００
は、電極１０に対応して形成されるチャネル２２のみな
らずこの電極１０の両端にも２つの入出力電極３６，３
８を設けることにより、良好な減衰特性をもった４端子
コモンモード型素子として機能することができる。ま
た、入出力電極１８，２０と入出力電極３６，３８との
相対的電位差を変えることにより、チャネル２２の抵抗
値を変えることができ、ＬＣ素子３００の減衰特性をあ
る範囲で可変に制御することができる。

【０１０８】また、このＬＣ素子２００をＭＯＳ製造技
術を利用して製造することができる点、ＬＳＩ等の一部
として形成することができるとともにこの場合には後工
程における配線処理を省略することができる点等につい
ては上述した第１実施例のＭＯＳ型ＬＣ素子１００等と
同じである。

【０１０９】第４実施例次に、本発明の第４実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１１０】上述した各実施例のＬＣ素子１００，２０
０，３００のそれぞれは、蛇行形状の電極１０を１本の
導体で形成していたが、本実施例のＬＣ素子４００はこ
の電極１０を複数の（例えば３本の）分割電極片１０−
１，１０−２，１０−３に分割した点に特徴がある。

【０１１１】図１５は、第４実施例のＬＣ素子の平面図
である。同図に示すように、第４実施例のＬＣ素子４０
０は、図１に示したＬＣ素子１００に用いられている蛇
行形状の電極１０を３本の分割電極片１０−１，１０−
２，１０−３に置き換えた構造を有している。全体とし
て蛇行形状を有するこれらの分割電極片１０−１〜１０
−３のそれぞれにはアース電極１６が接続されており、
３つのアース電極１６を接地することにより、各分割電
極片１０−１〜１０−３のそれぞれによって形成される
インダクタの一部が接地される。あるいは３つのアース
電極１６を固定電位の電源に接続することにより、各分
割電極片１０−１〜１０−３のそれぞれによって形成さ
れるインダクタの一部がこの固定電位となる。

【０１１２】なお、電極１０を３分割してあるので各分
割電極片間には隙間ができることになり、このままでは
チャネル２２が分断されるおそれがある。そのため、本
実施例では、この各分割電極片間の隙間部分に対応する
ｐ−Ｓｉ基板３０の表面にｎ型不純物を注入した２つの
拡散領域１３，１５が設けられており、これらの拡散領
域１３，１５の存在により、３つの分割電極片１０−１
〜１０−３の全長にわたって平行に１本の長いチャネル
２２が形成されるようになっている。

【０１１３】図１６は、第４実施例の型ＬＣ素子４００
の等価回路を示す図である。同図に示すように、３本の
分割電極片１０−１〜１０−３に対応して形成されるチ
ャネル２２の全体がインダクタンスＬ１を有するインダ
クタとして機能するとともに、各分割電極片１０−１〜
１０−３のそれぞれがインダクタンスＬ３，Ｌ４，Ｌ５
を有するインダクタとして機能する。そして、チャネル
２２と各分割電極片１０−１〜１０−３とがキャパシタ
ンスＣ２，Ｃ３，Ｃ４を有するキャパシタとして機能
し、しかもこれらのキャパシタが分布定数的に形成され
る。

【０１１４】本実施例のＬＣ素子４００は、各分割電極
片１０−１，１０−２，１０−３の自己インダクタンス
Ｌ３，Ｌ４，Ｌ５が小さくなる。したがって、これらの
自己インダクタンスによるＬＣ素子４００全体の特性へ
の影響は小さくなり、チャネル２２が有するインダクタ
ンスＬ１と分布定数的に形成されるキャパシタンスＣ
２，Ｃ３，Ｃ４とによってＬＣ素子４００全体の特性が
ほぼ決定されることになる。

【０１１５】また、アース電極１６と入出力電極１８，
２０との相対的電位差を変えることによりＬＣ素子４０
０全体の特性を可変に制御できる点は上述した各実施例
と同様である。

【０１１６】なお、図１５に平面構造を示した本実施例
のＬＣ素子４００は、チャネル２２を信号の入出力路と
して用いるとともに蛇行形状の電極１０を３分割した
が、これとは反対に蛇行形状の電極１０側を複数に分割
するようにしてもよい。この場合には、電極１０に電圧
が印加された状態でチャネル２２側を電気的に複数に分
割する必要があるため、蛇行形状を有するチャネル２２
の一部に予めｐ型不純物を多量に注入しておいて、電極
１０に電圧が印加されてもチャネル２２が部分的に分断
されるようにすればよい。

【０１１７】第５実施例次に、本発明の第５実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１１８】上述した各実施例のＬＣ素子１００等は、
蛇行形状の電極１０あるいは複数の分割電極片１０−１
〜１０−３を有していた、本実施例のＬＣ素子５００
は、これらの電極１０等を削除するとともに、ｐ−Ｓｉ
基板３０の表面に蛇行形状となるようにキャリアを注入
することによりチャネルを形成した点に特徴がある。

【０１１９】図１７は、第５実施例のＬＣ素子５００の
平面図である。同図に示すように、本実施例のＬＣ素子
５００は、ｐ−Ｓｉ基板３０の表面付近の隔たった位置
に形成されたソース１２とドレイン１４の間に蛇行形状
にキャリア（ｎ型不純物）を注入してチャネル２２を形
成している。

【０１２０】このキャリアの注入は、例えばｐ−Ｓｉ基
板３０の表面（蛇行形状の部分）にイオン打ち込み法に
よってＡｓ⁺イオンを打ち込むことにより行われる。従
って、本実施例のＬＣ素子５００においては、ゲートと
して機能する電極１０がないにもかかわらずチャネル２
２が形成されており、このチャネル２２がインダクタと
して機能する。また、このチャネル２２はある有限の大
きさを有してｐ−Ｓｉ基板３０上に形成されているため
浮遊容量を有している。

【０１２１】図１８は、第５実施例のＬＣ素子５００の
等価回路を示す図である。同図に示すように、予めキャ
リアを注入して形成されたチャネル２２がインダクタン
スＬ１を有するインダクタとして機能するとともに、こ
のインダクタが有する浮遊容量Ｃ５が分布定数的に形成
されている。

【０１２２】このように、本実施例のＬＣ素子５００
は、インダクタンスＬ１と浮遊容量Ｃ５とが分布定数的
に存在するため、原理的には上述した各実施例の型ＬＣ
素子１００等と同様の特性を有しており、良好な減衰特
性を持った素子として機能することができる。

【０１２３】また、このＬＣ素子５００は、ｐ−Ｓｉ基
板３０上にイオン打ち込み法等によりキャリアを注入す
ることにより製造することができ、これは上述した第４
実施例までの各実施例と同様にＭＯＳの製造技術を利用
して製造することができる。しかも、本実施例のＬＣ素
子５００はＬＳＩ等の一部として形成することができる
とともにこの場合には後工程における配線を省略するこ
とができる点等については上述した第１実施例等と同じ
である。

【０１２４】第６実施例次に、本発明の第６実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１２５】一般に、導電体は渦巻き形状とすることに
より所定のインダクタンスを有するインダクタ導体とし
て機能する。また、上述したように電極１０やチャネル
２２を蛇行形状とした場合であっても所定のインダクタ
ンスを有するインダクタ導体として機能する。ところ
が、入力される信号の周波数帯域を高周波に限った場合
には、渦巻き形状や蛇行形状以外の形状、極端な場合に
は直線形状であってもインダクタンス成分を有するイン
ダクタ導体として機能する。本実施例のＬＣ素子は、こ
のような点に着目して、電極１０等を蛇行形状以外の形
状に形成した点に特徴がある。

【０１２６】図１９〜２１のそれぞれは、ゲートとして
機能する電極１０およびそれに対応して形成されるチャ
ネル２２のそれぞれを直線形状とした本実施例のＬＣ素
子の平面図である。

【０１２７】図１９（Ａ）は上述した図１に対応してお
り、ゲートとして機能する電極１０の全長にわたってチ
ャネル２２が形成された３端子型のＬＣ素子が示されて
いる。同図に示したＬＣ素子は、エンハンスメント型あ
るいはデプレション型のいずれであってもよい。

【０１２８】また、同図（Ｂ）は図１１に対応してお
り、チャネル２２の一部に対向するように電極１０が設
けられており、電極１０に対向しないチャネル２２の他
の部分には予めキャリアが注入されている。あるいはチ
ャネル２２の全長にわたって予めキャリアを注入したデ
プレション型としてもよい。

【０１２９】また、図２０（Ａ）は図１３に対応してお
り、直線形状の電極１０の両端に入出力電極３６，３８
を形成してコモンモード型とした場合が示されている。
図２０（Ｂ）は図１５に対応しており、分割された３本
の分割電極片１０−１，１０−２，１０−３が設けられ
た場合が示されている。

【０１３０】また、図２１は図１７に対応しており、ゲ
ートとして機能する電極１０を削除するとともに浮遊容
量を利用してＬＣ素子を構成した場合が示されている。

【０１３１】図２２は、電極１０とチャネル２２を曲線
形状あるいは波形形状とした場合のＬＣ素子の平面図で
ある。同図（Ａ）は曲率半径の大きな曲線形状の場合が
示されている。ソース１２とドレイン１４とを直線で結
んだ位置に他の部品等を配置しなければならない場合に
は同図（Ａ）に示すように電極１０およびチャネル２２
を曲線形状とすればよい。

【０１３２】同図（Ｂ）は波形形状の場合が示されてい
る。このＬＣ素子は、図１等に示した蛇行形状ほどでは
ないが、電極１０等を直線形状あるいは曲率半径の大き
な曲線形状とした場合に比べると大きなインダクタ成分
を有することになる。

【０１３３】図２３は、電極１０とチャネル２２を１周
に満たない周回形状とした場合のＬＣ素子の平面図であ
り、図２４は電極１０とチャネル２２を１周に満たない
周回形状とするとともにその端部に若干の折り返し部分
を設けたＬＣ素子の平面図である。これらの図に示すよ
うに、電極１０およびチャネル２２をほぼ周回形状に形
成することにより、小さなインダクタンスを有するＬＣ
素子を形成することができる。また、図２４に示すよう
に、電極１０およびチャネル２２の一方端（あるいは両
端でもよい）を部分的に折り返すことにより電極１０等
が発生する磁束を部分的に打ち消してインダクタンスを
減らし、ＬＣ素子全体のインダクタンス、すなわち周波
数特性を調整することができる。

【０１３４】なお、上述した図２２〜図２４のそれぞれ
は、説明を簡単にするために、図１９（Ａ）に対応する
ＬＣ素子のみが示されているが、図１９（Ｂ），図２０
（Ａ），（Ｂ），図２１のそれぞれに対応するタイプに
ついても同様に考えることができる。

【０１３５】このように、図１９〜図２４に示したＬＣ
素子は、電極１０等を蛇行形状以外の形状としたもので
あり、上述した第１実施例〜第５実施例と同様に、良好
な減衰特性をもったノイズフィルタとして機能すること
ができる。また、電極１０を有するものについては、入
出力電極１８，２０に対する電極１０の相対的電位を変
えることによりチャネル２２の抵抗値も変わり、ＬＣ素
子全体の特性を可変に制御することができる点も、上述
した各実施例と同じである。

【０１３６】このように、高周波帯域の信号に限った場
合には、電極１０とチャネル２２（あるいはチャネル２
２のみ）を渦巻き形状以外の任意形状とすることができ
ることから、半導体基板上の空き領域を有効に使ってＬ
Ｃ素子を形成することができる。

【０１３７】その他の実施例次に、本発明のその他の実施例に係るＬＣ素子につい
て、図面を参照しながら具体的に説明する。

【０１３８】図２５は、化学液相法を用いて端子付けを
行う場合の概略を示す図であり、図８と同じ位置の断面
構造が示されている。

【０１３９】このような断面構造を有する半導体基板を
１個のＬＣ素子ごとに切り離した後に、個別に切り離さ
れたチップ（素子）の全表面に化学液相法により絶縁膜
としてシリコン酸化膜４０を形成する。その後、エッチ
ングにより電極１０あるいは入出力電極１８，２０上の
シリコン酸化膜４０を除去して孔をあけ、その孔を半田
４２で表面に盛り上がる程度に封じることにより、突出
した半田４２をプリント配線基板のランドと直接接触さ
せることができる。したがって、表面実装する場合には
好都合となる。

【０１４０】なお、素子表面の保護膜に合成樹脂等の他
の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光
線を利用してもよい。また、図２５に示した例では半田
４２の鉛直方向の高さに違いが生じるため、例えば電極
１０の一方端に設けられたアース電極１６の端面を入出
力電極１８，２０の端面と同じ高さにするとともに、こ
れらの各端面上に上述した半田４２を盛るようにしても
よい。この場合には、突出した半田４２の高さもほぼ同
一となるため、表面実装に際してさらに好都合である。

【０１４１】図２６は、上述した各実施例のＬＣ素子を
実際のＬＳＩ等の一部として形成する場合の説明図であ
る。同図に示すように、半導体チップ４４上の各種信号
あるいは電源のライン４６に上述した各実施例のＬＣ素
子１００等を挿入する形で組み込む。特に、上述した各
実施例のＬＣ素子は、半導体チップ４４上に各種回路を
形成する工程において同時に製造することができるた
め、後工程における配線処理等が不要になるといった利
点がある。

【０１４２】次に、上述した各実施例のＬＣ素子を実際
の回路の一部として使用する場合の一例について説明す
る。なお、以下に説明する各図面においては、第１実施
例のＬＣ素子１００を用いた各種回路を示してあるが、
同様に第２実施例以下の各実施例のＬＣ素子を用いる場
合であってもよい。

【０１４３】一般に、上述した各実施例のＬＣ素子にお
いてインダクタを形成するチャネル２２は高抵抗を有
し、しかもこのチャネル２２の全長が長いため、２つの
入出力電極１８，２０間で信号レベルの減衰が生じる。
そのため、実際に各実施例のＬＣ素子を回路の一部とし
て使用する場合には、出力側に高入力インピーダンスの
バッファを接続することにより実用的な構成となる。

【０１４４】図２７は、出力側にバッファを接続した例
を示す図である。同図（Ａ）は、バッファとしてＭＯＳ
−ＦＥＴと抵抗からなるソースホロワ回路５０を用いた
場合を示している。このソースホロワ回路５０を構成す
るＭＯＳ−ＦＥＴは上述した各実施例のＬＣ素子と同じ
ＭＯＳ構造を有しているため、このソースホロワ回路５
０を含めた全体をＬＣ素子として一体的に形成すること
ができる。

【０１４５】また、同図（Ｂ）は、バッファとして２つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路５２を用いた場合を示している。各実施例のＬＣ
素子とバイポーラトランジスタでは構造は若干異なるも
のの同一の半導体基板上に形成することが可能であるた
め、このエミッタホロワ回路５２を含めた全体をＬＣ素
子として一体的に形成することができる。

【０１４６】このように出力側にバッファを設けること
により、ＬＣ素子１００等のインダクタ部分（チャネル
２２）によって減衰した信号レベルが増幅によって復元
されて、ＳＮ比が良好な出力信号を得ることが可能にな
る。

【０１４７】図２８は、出力側にレベル変換回路を接続
した例を示す図である。同図（Ａ）は、レベル変換回路
として２つのエミッタホロワ回路５４，５６を直列に接
続した場合を示している。同図（Ｂ）は、レベル変換回
路として２つのソースホロワ回路５８，６０を直列に接
続した場合を示している。

【０１４８】このように、出力側にレベル変換回路を接
続することにより、ＬＣ素子１００等のインダクタ部分
によって減衰した信号レベルが増幅されるとともに、所
定のレベル変換あるいはレベル補正を容易に行うことが
できる。

【０１４９】なお、これらのレベル変換回路をＬＣ素子
と同一の基板に一体的に形成することができる点は、上
述したバッファの場合と同じである。

【０１５０】図２９は、上述した各実施例のＬＣ素子に
入力保護回路を追加した場合の構成の一例を示す図であ
る。ＭＯＳ構造を有する各実施例のＬＣ素子は、電極１
０の一方端に設けられたアース電極１６等に静電気によ
って発生する高電圧が印加されると、電極１０とｐ−Ｓ
ｉ基板３０との間に介在する絶縁層２６が破壊される。
したがって、この静電気による絶縁層２６の破壊を防止
するために保護回路が必要となる。

【０１５１】同図に示す保護回路は、ともに複数のダイ
オードと抵抗とにより構成されており、電極１０に高電
圧が印加されると、動作電源ライン側あるいは筐体アー
ス側に電流がバイパスされるようになっている。特に同
図（Ａ）の回路では数１００Ｖ、同図（Ｂ）の回路では
１０００〜２０００Ｖの静電耐量があり、使用環境等に
応じて使用する保護回路を適宜選択することができる。

【０１５２】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１５３】例えば、上述した各実施例においては、Ｌ
Ｃ素子１００等をＬＳＩ等の一部として形成できる点を
効果としてあげたが、必ずしもＬＳＩ等の一部として形
成する必要はなく、半導体基板上にＬＣ素子１００等を
形成した後にアース電極１６及び入出力電極１８，２０
のそれぞれに端子付けを行って、あるいは図２５に示し
たような化学液相法を利用して端子付けを行って、単体
の素子として形成するようにしてもよい。この場合に
は、同一の半導体基板上に複数個のＬＣ素子１００を同
時に形成し、その後半導体基板を切り離して各ＬＣ素子
に端子付けを行うようにすれば、容易に大量生産が可能
となる。

【０１５４】また、上述した各実施例においては、電極
１０の一方の端部にアース電極１６を設けるようにした
が、必ずしも最端部に設ける必要はなく、周波数特性を
検討した後に必要に応じてその取り付け位置をずらすよ
うにしてもよい。

【０１５５】また、上述した第１実施例〜第５実施例の
各ＬＣ素子は、電極１０の両端近傍であって隔たった位
置にソース１２およびドレイン１４を配置するようにし
たが、電極１０の形状を工夫してソース１２とドレイン
１４とを接近した位置に配置するようにしてもよい。

【０１５６】例えば図３０に示すように、ソース１２と
ドレイン１４とを隣接するように配置するとともに、図
１に示したＬＣ素子１００の電極１０の一方端をドレイ
ン１４に達するまで延長する。あるいは、図３１に示す
ように、ソース１２とドレイン１４とを隣接するように
配置するとともに、図１に示したＬＣ素子１００の電極
１０を蛇行形状を維持したまま折り返す。

【０１５７】このように、電極１０の形状を工夫するこ
とにより、ソース１２とドレイン１４の位置が接近し、
アース電極１６および入出力電極１８，２０をほぼ同一
位置に形成することができる。したがって、端子付けに
際しての配線を容易に行うことができ、製造工程の簡略
化が可能となる。

【０１５８】また、上述した各実施例のＬＣ素子は、ｐ
−Ｓｉ基板３０を利用して形成したが、同様にｎ型半導
体基板（ｎ−Ｓｉ基板）を利用して形成するようにして
もよい。また、半導体基板はゲルマニウム等のシリコン
以外の材料、あるいは非晶質材料であるアモルファスシ
リコン等を用いるようにしてもよい。

【０１５９】

【発明の効果】上述したように請求項１の発明によれ
ば、非スパイラル形状の電極に対応して形成されるチャ
ネルの一方端に入力された信号は、分布定数的に存在す
るインダクタおよびキャパシタを介して伝搬される際
に、広い帯域にわたり良好な減衰特性が得られる。ま
た、このＬＣ素子は、半導体基板にソースおよびドレイ
ンを形成するとともに、さらにその表面に絶縁層と非ス
パイラル形状の電極を形成することにより製造すること
ができ、製造が非常に容易となる。また、このＬＣ素子
は、半導体基板上に形成されるため、ＩＣやＬＳＩの一
部として形成することも可能であり、このような部品の
一部として形成した場合には、後工程における部品の組
み付け作業を省略することができる。

【０１６０】また、請求項２の発明によれば、信号入出
力路としてチャネルを使用する代わりに上述した非スパ
イラル形状の電極を用いており、上述した請求項１のＬ
Ｃ素子と同様に、広い帯域にわたって良好な減衰特性を
有するとともに、製造容易および基板の一部として形成
することが可能となる。

【０１６１】また、請求項３〜６の発明によれば、電極
の形状を具体的に蛇行形状，波形形状，曲線形状，直線
形状に特定している。特に、蛇行形状とすることによ
り、隣接する電極を接近させることができるため、スペ
ースの有効利用を図ることができる。また、使用する周
波数帯域が高周波領域の場合には、電極を曲線形状ある
いは直線形状とすることもできる。

【０１６２】また、請求項７の発明によれば、非スパイ
ラル形状の電極に対応する位置に予めキャリアを注入す
ることによりデプレション型の素子として形成してお
り、ＬＣ素子の特性そのものは変えずに、非スパイラル
形状の電極に電圧（ゲート電圧）を印加しない状態でチ
ャネルを形成し、あるいは印加するゲート電圧とチャネ
ル幅等との関係を変更することができる。

【０１６３】また、請求項８の発明によれば、非スパイ
ラル形状の電極とチャネルのいずれか一方を短く形成し
ており、この場合であっても同様に、長さが異なる非ス
パイラル形状の電極とチャネルのそれぞれはインダクタ
として機能するとともにこれらの間には分布定数的にキ
ャパシタが形成される。したがって、このＬＣ素子は広
い帯域にわたって良好な減衰特性を有するとともに、製
造が容易であり基板の一部として形成することが可能で
あるという効果がある。

【０１６４】また、請求項９又は１０の発明によれば、
非スパイラル形状の電極を複数に分割し、あるいはチャ
ネルを複数に分割しており、各分割片の自己インダクタ
ンスの影響が少ない分布定数型のＬＣ素子を形成するこ
とができる。

【０１６５】また、請求項１１の発明によれば、非スパ
イラル形状の電極に対応して形成されるチャネルの両端
付近のソースおよびドレインに接続される第１および第
２の入出力電極を設けるとともに、第１の電極の一方端
近傍にアース電極を設けることにより、チャネルが信号
入出力路として使用される３端子型のＬＣ素子を容易に
形成することができる。

【０１６６】また、請求項１２の発明によれば、非スパ
イラル形状の電極の両端付近に第１および第２の入出力
電極を設けるとともに、チャネルの一方端に形成された
ソースあるいはドレインに接続されたアース電極を設け
ることにより、第２の電極が信号入出力路として使用さ
れる３端子型のＬＣ素子を容易に成形することができ
る。

【０１６７】また、請求項１３の発明によれば、非スパ
イラル形状の電極の両端付近に第１および第２の入出力
電極を設けるとともに、この非スパイラル形状の電極に
対応するチャネルの両端付近に形成されたソースおよび
ドレインに第３および第４の入出力電極を設けることに
より、４端子コモンモード型のＬＣ素子を容易に形成す
ることができる。

【０１６８】また、請求項１４の発明によれば、非スパ
イラル形状の電極に印加するゲート電圧を可変に設定す
ることにより、このチャネルの抵抗値を変化させること
ができ、全体としての減衰特性、すなわち周波数特性を
必要に応じて可変に制御することができる。

【０１６９】また、請求項１５の発明によれば、上述し
た各請求項のＬＣ素子を基板の一部に、信号ラインある
いは電源ラインに挿入するように形成しており、半導体
基板上の他の部品と一体的に製造することができ、製造
が容易になるとともに後工程における部品の組み付け作
業が不要となる。

【０１７０】また、請求項１６の発明によれば、上述し
たＬＣ素子を半導体基板上に形成した後に化学液相法に
より全表面に絶縁膜を形成し、その後この絶縁膜の一部
に孔をあけ、この孔に半田を盛ることにより端子付けが
行われており、表面実装型のＬＣ素子を簡単に製造する
ことができ、表面実装型とすることによりこのＬＣ素子
の組み付け作業も容易となる。

【０１７１】また、請求項１７の発明によれば、ＬＣ素
子のチャネルを介して出力される信号をバッファを介す
ることにより増幅しており、チャネルを介することによ
り電圧レベルが減衰した信号を、ＳＮ比が良好な元の信
号に復元することが可能となる。

【０１７２】また、請求項１８の発明によれば、ＬＣ素
子の出力側にレベル変換回路が接続されており、チャネ
ルを介して減衰した信号レベルを復元するとともに、所
定のレベルの変換あるいはレベル補正を行なうことが可
能となる。

【０１７３】また、請求項１９の発明によれば、非スパ
イラル形状の電極に保護回路が接続されており、この非
スパイラル形状の電極に対して過電圧が印加されると動
作電源ライン側あるいはアース側にバイパス電流が流
れ、非スパイラル形状の電極と半導体基板との間の絶縁
破壊を防止することができる。

【０１７４】また、請求項２０および請求項２１の発明
によれば、上述したＬＣ素子を一般的な半導体製造技術
（特にＭＯＳ製造技術）を応用することにより製造する
ことができ、小型化あるいは低コスト化が可能であると
ともに、複数個同時に大量生産することも可能となる。

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】図１のＢ−Ｂ線拡大断面図である。

【図４】蛇行形状のインダクタの原理を示す図である。

【図５】チャネルが形成される状態を示す図である。

【図６】第１実施例のＬＣ素子の断面構造を示す図であ
る。

【図７】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図８】チャネルの抵抗値を説明するための図である。

【図９】第１実施例のＬＣ素子の製造工程を示す図であ
る。

【図１０】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図１１】第２実施例のＬＣ素子の平面図である。

【図１２】第２実施例のＬＣ素子の等価回路を示す図で
ある。

【図１３】第３実施例のＬＣ素子の平面図である。

【図１４】第３実施例のＬＣ素子の等価回路を示す図で
ある。

【図１５】第４実施例のＬＣ素子の平面図である。

【図１６】第４実施例のＬＣ素子の等価回路を示す図で
ある。

【図１７】第５実施例のＬＣ素子の平面図である。

【図１８】第５実施例のＬＣ素子の平面図である。

【図１９】電極を直線形状としたＬＣ素子の平面図であ
る。

【図２０】電極を直線形状としたＬＣ素子の平面図であ
る。

【図２１】電極を直線形状としたＬＣ素子の平面図であ
る。

【図２２】電極を曲線形状あるいは波形形状としたＬＣ
素子の平面図である。

【図２３】電極を１周未満の周回形状としたＬＣ素子の
平面図である。

【図２４】電極を１周未満の周回形状としたＬＣ素子の
平面図である。

【図２５】化学液相法を用いて端子付けを行う場合の概
略を示す図である。

【図２６】各実施例のＬＣ素子をＬＳＩ等の一部として
形成する場合の説明図である。

【図２７】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図２８】各実施例のＬＣ素子の出力側にレベル変換回
路を接続した例を示す図である。

【図２９】各実施例のＬＣ素子の入力側に保護回路を接
続した例を示す図である。

【図３０】電極の形状を工夫した変形例を示す図であ
る。

【図３１】電極の形状を工夫した変形例を示す図であ
る。

【符号の説明】

１０電極１２ソース１４ドレイン１６アース電極１８，２０入出力電極２２チャネル２６絶縁層３０ｐ型シリコン（ｐ−Ｓｉ）基板

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成され、ゲートとして
機能する非スパイラル形状の電極と、前記非スパイラル形状の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板内にあって、前記非スパイラル形状の電
極に対応して形成されるチャネルの両端付近に形成され
たソースおよびドレインと、を備え、前記非スパイラル形状の電極とこれに対応して
形成される前記チャネルのそれぞれによって形成される
インダクタと、これらの間に形成されるキャパシタとが
分布定数的に存在し、少なくとも前記チャネルを信号入
出力路として用いることを特徴とするＬＣ素子。
【請求項２】半導体基板上に形成され、ゲートとして
機能する非スパイラル形状の電極と、前記非スパイラル形状の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板内にあって、前記非スパイラル形状の電
極に対応して形成されるチャネルの一方端付近に形成さ
れたソースあるいはドレインと、を備え、前記非スパイラル形状の電極とこれに対応して
形成される前記チャネルのそれぞれによって形成される
インダクタと、これらの間に形成されるキャパシタとが
分布定数的に存在し、前記非スパイラル形状の電極を信
号入出力路として用いることを特徴とするＬＣ素子。
【請求項３】請求項１又は２において、前記電極の形状は、蛇行形状であることを特徴とするＬ
Ｃ素子。
【請求項４】請求項１又は２において、前記電極の形状は、波形形状であることを特徴とするＬ
Ｃ素子。
【請求項５】請求項１又は２において、前記電極の形状は、曲線形状であることを特徴とするＬ
Ｃ素子。
【請求項６】請求項１又は２において、前記電極の形状は、直線形状であることを特徴とするＬ
Ｃ素子。
【請求項７】請求項１〜６のいずれかにおいて、前記半導体基板表面であって前記非スパイラル形状の電
極に対応する位置に、予めキャリアを注入することを特
徴とするＬＣ素子。
【請求項８】請求項１〜６のいずれかにおいて、前記半導体基板表面であって前記チャネルが形成される
位置の少なくとも一部に予めキャリアを注入するととも
に、前記非スパイラル電極に対して前記チャネルの長さ
を長くあるいは短く設定することにより、前記非スパイ
ラル電極と前記チャネルとを部分的に対応させることを
特徴とするＬＣ素子。
【請求項９】請求項１，３〜８のいずれかにおいて、前記非スパイラル形状の電極を複数に分割し、分割され
た複数の電極片のそれぞれの一部を電気的に接続するこ
とを特徴とするＬＣ素子。
【請求項１０】請求項２〜８のいずれかにおいて、前記チャネルが形成される位置の一部に予めキャリアを
注入しておくことにより、前記非スパイラル形状の電極
に対応して形成される前記チャネルを複数に分割し、分
割されたそれぞれのチャネルの一方端付近に前記ソース
あるいは前記ドレインを設け、これら複数のソースある
いはドレインを電気的に接続することを特徴とするＬＣ
素子。
【請求項１１】請求項１，３〜８のいずれかにおい
て、前記チャネルの両端付近に形成された前記ソースおよび
前記ドレインのそれぞれに電気的に接続された第１およ
び第２の入出力電極と、前記非スパイラル形状の電極の一方端付近に電気的に接
続されたアース電極と、を有し、前記第１および第２の入出力電極のいずれか一
方から信号を入力し、他方から信号を出力するととも
に、前記アース電極を固定電位の電源に接続あるいは接
地することを特徴とするＬＣ素子。
【請求項１２】請求項２〜８のいずれかにおいて、前記非スパイラル形状の電極の両端付近に電気的に接続
された第１および第２の入出力電極と、前記チャネルの一方端付近に形成された前記ソースある
いは前記ドレインに電気的に接続されたアース電極と、を有し、前記第１および第２の入出力電極のいずれか一
方から信号を入力し、他方から信号を出力するととも
に、前記アース電極を固定電位の電源に接続あるいは接
地することを特徴とするＬＣ素子。
【請求項１３】請求項１，３〜８のいずれかにおい
て、前記非スパイラル形状の電極の両端付近に電気的に接続
された第１および第２の入出力電極と、前記チャネルの両端付近に形成された前記ソースおよび
前記ドレインのそれぞれに電気的に接続された第３およ
び第４の入出力電極と、を有し、前記非スパイラル形状の電極とこれに対応して
形成される前記チャネルとの両方を信号入出力路とする
コモンモード型の素子として用いられることを特徴とす
るＬＣ素子。
【請求項１４】請求項１〜１３のいずれかにおいて、前記非スパイラル形状の電極に対して印加するゲート電
圧を可変に設定することにより、少なくとも前記チャネ
ルの抵抗値を可変に制御することを特徴とするＬＣ素
子。
【請求項１５】請求項１〜１４のいずれかのＬＣ素子
を基板の一部として形成し、前記非スパイラル形状の電
極およびこれに対応して形成されたチャネルの少なくと
も一方を信号ラインあるいは電源ラインに挿入して一体
成形したことを特徴とする半導体装置。
【請求項１６】請求項１〜１０のいずれかにおいて、全表面に化学液相法により絶縁膜を形成し、この絶縁膜
の一部をエッチングあるいはレーザ光照射によって除去
して孔をあけ、その孔を半田で表面に盛り上がる程度に
封じることにより端子付けを行うことを特徴とするＬＣ
素子。
【請求項１７】請求項１，３〜９，１１，１３のいず
れかのＬＣ素子の前記ソースおよび前記ドレインのいず
れか一方に、前記チャネルを介して出力される信号を増
幅するバッファを接続したことを特徴とする半導体装
置。
【請求項１８】請求項１，３〜９，１１，１３のいず
れかのＬＣ素子の前記ソースおよび前記ドレインのいず
れか一方に、前記チャネルを介して出力される信号の電
圧レベルを変更するレベル変換回路を接続したことを特
徴とする半導体装置。
【請求項１９】請求項１〜１３のいずれかにおいて、前記非スパイラル形状の電極に過電圧を動作電源ライン
側あるいはアース側にバイパスさせる保護回路を設けた
ことを特徴とするＬＣ素子。
【請求項２０】半導体基板に部分的に不純物を注入す
ることによりソースとドレインを形成する第１の工程
と、前記半導体基板上の全面あるいは部分的に絶縁層を形成
する第２の工程と、前記絶縁層のさらに表面に前記ソースと前記ドレインを
結ぶように非スパイラル形状の電極を形成する第３の工
程と、前記ソース，ドレインと前記非スパイラル形状の電極の
それぞれに電気的に接続される配線層を形成する第４の
工程と、を含むことを特徴とするＬＣ素子の製造方法。
【請求項２１】半導体基板に部分的に不純物を注入す
ることによりソースあるいはドレインを形成する第１の
工程と、前記半導体基板上の全面あるいは部分的に絶縁層を形成
する第２の工程と、前記絶縁層のさらに表面に前記ソースあるいは前記ドレ
インの近傍に一方端が位置するように非スパイラル形状
の電極を形成する第３の工程と、前記ソースあるいはドレインと前記非スパイラル形状の
電極のそれぞれに電気的に接続される配線層を形成する
第４の工程と、を含むことを特徴とするＬＣ素子の製造方法。