JPS63276264A - モノリシツク化マイクロ波集積回路 - Google Patents
モノリシツク化マイクロ波集積回路Info
- Publication number
- JPS63276264A JPS63276264A JP11291087A JP11291087A JPS63276264A JP S63276264 A JPS63276264 A JP S63276264A JP 11291087 A JP11291087 A JP 11291087A JP 11291087 A JP11291087 A JP 11291087A JP S63276264 A JPS63276264 A JP S63276264A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- depletion layer
- meander
- bias circuit
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 101500021172 Aplysia californica Myomodulin-C Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はσＨＦＨＦ上の超高周波帯で動作するモノリ
シック化マイクロ波集積回路ｃ以下ＭＭＩ Ｃと略す）
に関するものである。
シック化マイクロ波集積回路ｃ以下ＭＭＩ Ｃと略す）
に関するものである。
図において％ＩｌｌはＭＭＩＣ中に形成された能動回路
部である砒化ガリクム電界効果トランジスタＣ以下Ｆｌ
！ＩＴという） 、１２１け前記ＩＦＫＴ…のドレイン
端子、１ｍ１ｌｊ前記ドレイン端子１２：に直流バイア
スを印加するためのバイアス回路で、マイクロ波阻止用
のインダクタ＋５１とキャパシタ１６１とよりなり、イ
ンダクタ１６１のインダクタンス値子ニア）へのマイク
ロ波信号の漏洩を防止する。なお％Ｉ４１ｔ’ｆ前記バ
イアス回路１！ＩＩと前記ＩＦ ］！！ ？ ＋１１と
の間に設けられたマイクロ波回路部である。
部である砒化ガリクム電界効果トランジスタＣ以下Ｆｌ
！ＩＴという） 、１２１け前記ＩＦＫＴ…のドレイン
端子、１ｍ１ｌｊ前記ドレイン端子１２：に直流バイア
スを印加するためのバイアス回路で、マイクロ波阻止用
のインダクタ＋５１とキャパシタ１６１とよりなり、イ
ンダクタ１６１のインダクタンス値子ニア）へのマイク
ロ波信号の漏洩を防止する。なお％Ｉ４１ｔ’ｆ前記バ
イアス回路１！ＩＩと前記ＩＦ ］！！ ？ ＋１１と
の間に設けられたマイクロ波回路部である。
また、第５図は第１図のバイアス回路＋３１ ？ ＭＭ
ＸＣ上に実現した場合の構造ケ示す表面パターンの平面
図である。
ＸＣ上に実現した場合の構造ケ示す表面パターンの平面
図である。
第４図と同一符号は同一部分を示す。図において、１８
Ｈ−ｊ金属ブリッジ、１９１ ｒｉ平行平板型キャパシ
タの上地電極、１１０１ ｔ’ｊ下地電極、Ｕυは！−
間絶絶縁膜ある。
Ｈ−ｊ金属ブリッジ、１９１ ｒｉ平行平板型キャパシ
タの上地電極、１１０１ ｔ’ｊ下地電極、Ｕυは！−
間絶絶縁膜ある。
即ち、この構成では半絶縁性砒化ガリクム基板上に形成
したループ状のインダクタ１６１と平行ている。
したループ状のインダクタ１６１と平行ている。
ここで、キャパシタ１６１は接地電極となる上地電極（
９１とバイアス電源端子（７′Ｉに接続される下地電極
（ＩＯ）および、上地電極（９１と下地電極（ｌＯ）に
挾まれた眉間絶縁膜＋ｌυよりなるＭ工Ｍ （Ｍｅｔａ
／−工ｎｅｕｌａ、ｔｏｒ−Ｍｅｔａ／ ）構造となっ
ている。
９１とバイアス電源端子（７′Ｉに接続される下地電極
（ＩＯ）および、上地電極（９１と下地電極（ｌＯ）に
挾まれた眉間絶縁膜＋ｌυよりなるＭ工Ｍ （Ｍｅｔａ
／−工ｎｅｕｌａ、ｔｏｒ−Ｍｅｔａ／ ）構造となっ
ている。
と記のような従来のＭＭＭＣでは寸法の大きなマイクロ
波阻止用のインダクタ１６１とキャパシタ１６）とを各
々別個に構成しているために、ＭＭ工Ｃチップに占める
バイアス回路１３１の占宵面檜が著しく大きくなり、こ
れがチップ面積縮小の阻害要因ともなりこのため、ＩＣ
の低価格化が困難になるなどの問題点があった。
波阻止用のインダクタ１６１とキャパシタ１６）とを各
々別個に構成しているために、ＭＭ工Ｃチップに占める
バイアス回路１３１の占宵面檜が著しく大きくなり、こ
れがチップ面積縮小の阻害要因ともなりこのため、ＩＣ
の低価格化が困難になるなどの問題点があった。
この発明はかかる問題点をｌ１ｙ１！決する九めになさ
れたもので、バイアス回路の面積を縮小できその結果と
して、ＭＭＩＣの高集積化、チップ価格の低減を達成で
きるＭＭＩＣを得ることを目的とする。
れたもので、バイアス回路の面積を縮小できその結果と
して、ＭＭＩＣの高集積化、チップ価格の低減を達成で
きるＭＭＩＣを得ることを目的とする。
以下、この発明の一実施９１Ｊ ｋ図につｈて説明する
。第１図はこの発明のＭＭＩＣのバイアス回路の一実施
例を示す表面パターンの平面図である。この図において
、α２１ｈ通常のメサエッチング法又は選択イオン注入
法などによって形成した一点Ｍ線内で示すｎ型半導体層
崗とオーミック接置するメアンダ形状のオーミック電極
（Ｉ２１でその両端の端子＋１４ 、 ａｍは各々バイ
アス電源端子およびマイクロ波回路部１４１に接続され
る上記メアンダ形状のオーミック電極ｔ１２１のパター
ン間に配置し、上記オーミック電極ａ４と対向してショ
ットキ金属よりなるショットキ電極ａ６が形成されてい
る。また、ストライプ状各ショットキ電極（ＩＯｒｉ電
極パツｙａ？ｌにまとめられ接地これるため、上記オー
ミック電極ｔＩ２とショットキ電極ａ・との交差部では
、オーミック電極＋１２１同士が住いに金属ブリッジＯ
１で接続されている。
。第１図はこの発明のＭＭＩＣのバイアス回路の一実施
例を示す表面パターンの平面図である。この図において
、α２１ｈ通常のメサエッチング法又は選択イオン注入
法などによって形成した一点Ｍ線内で示すｎ型半導体層
崗とオーミック接置するメアンダ形状のオーミック電極
（Ｉ２１でその両端の端子＋１４ 、 ａｍは各々バイ
アス電源端子およびマイクロ波回路部１４１に接続され
る上記メアンダ形状のオーミック電極ｔ１２１のパター
ン間に配置し、上記オーミック電極ａ４と対向してショ
ットキ金属よりなるショットキ電極ａ６が形成されてい
る。また、ストライプ状各ショットキ電極（ＩＯｒｉ電
極パツｙａ？ｌにまとめられ接地これるため、上記オー
ミック電極ｔＩ２とショットキ電極ａ・との交差部では
、オーミック電極＋１２１同士が住いに金属ブリッジＯ
１で接続されている。
第２図は第１図におけるＡ −Ａ’面での；折面拡大図
を示す。通常、第１図における端子０４に：け正電圧”
／ＤＤが印加されるため、オーミック電極Ｑ２１と、接
地されているショットキ電極＋ｓ６１間には、第２図中
四で示す空乏層が生じその結果、ここに両電極間対向長
に対応した空乏層８歇が形成される。
を示す。通常、第１図における端子０４に：け正電圧”
／ＤＤが印加されるため、オーミック電極Ｑ２１と、接
地されているショットキ電極＋ｓ６１間には、第２図中
四で示す空乏層が生じその結果、ここに両電極間対向長
に対応した空乏層８歇が形成される。
インダクタと
木構造ではメアンダ型電極によン１記空乏層容置による
キャパシタとを一体化して形成しているため、バイアス
回路の面積の縮小が可能となる。
キャパシタとを一体化して形成しているため、バイアス
回路の面積の縮小が可能となる。
この場合、メアンダ形状のオーミック電極（ｌり全体は
第８図の等価回路図に示すように近似的ヨットキ電極長
、ショットキ電極とオーミック゛電極間隔ｎ型半導体層
の不純物濃度ＮＤ によって、また、インダクタンス値
り、はメアンダ形状のオーミック電極ｕ力の線幅などの
形状によって各々決定することが可能で、０％およびＬ
ｌを所望の１直に設定することにより、端子ｌＪ（へ）
より電源回路１）Ｉｌｌ １にみた動作周波数帯域にお
ける電力反射係数をほとんどｌに設計することが出来る
。
第８図の等価回路図に示すように近似的ヨットキ電極長
、ショットキ電極とオーミック゛電極間隔ｎ型半導体層
の不純物濃度ＮＤ によって、また、インダクタンス値
り、はメアンダ形状のオーミック電極ｕ力の線幅などの
形状によって各々決定することが可能で、０％およびＬ
ｌを所望の１直に設定することにより、端子ｌＪ（へ）
より電源回路１）Ｉｌｌ １にみた動作周波数帯域にお
ける電力反射係数をほとんどｌに設計することが出来る
。
すなわち、バイアス回路全マイクロ波阻止回路として使
用することが出来る。
用することが出来る。
なお、上記実施例ではＦｌｌｔＴのドレイン′峨王印加
用のバイアス回路について説明したが、ゲート電圧印加
用あるいはダイオ−ｒなどの他のＭＭＩＣの能動回路用
のバイアス回路部として用いても同様の効果を奏するこ
とはいうまでもない。
用のバイアス回路について説明したが、ゲート電圧印加
用あるいはダイオ−ｒなどの他のＭＭＩＣの能動回路用
のバイアス回路部として用いても同様の効果を奏するこ
とはいうまでもない。
なお、上記実施例では、ショットキバリヤ接合による接
合容置をキャパシタとして用いる場合について説明した
が、ｐｎ接合による接合容ｔを用いてもよいことけ勿論
である。
合容置をキャパシタとして用いる場合について説明した
が、ｐｎ接合による接合容ｔを用いてもよいことけ勿論
である。
この発明は以上説明したとおり、メアンダ形状の集中定
数型インダクタと空乏層容喰によるキャパシタとを一体
化して形成することにより、バイアス回路を構成したの
で、ＩＣチップケ集積化できるとともにそのチップ価格
を安価にできるという効果がある。
数型インダクタと空乏層容喰によるキャパシタとを一体
化して形成することにより、バイアス回路を構成したの
で、ＩＣチップケ集積化できるとともにそのチップ価格
を安価にできるという効果がある。
第１図は、この発明のＭＭＩＣのバイアス回路の一実施
例を示すパターン図、第８図は第１図におけるＡ −Ａ
’面での断面図、第３図はこの発明によるバイアス回路
部の等価回路図、第４図は従来のＭＭＩＣの等価回路図
、第５図は従来のバイアス回路の構成を示す平面図であ
る。 図において（３１はバイアス回路、ｆｌｓｌ ｉｊイン
ダクタ、１６１けキャパシタ、 ａｍはメアンダ形状の
オーミック電極、ｆ１３Ｉ／′ｉｎ型半導体基板、（１
０はショットキ電極である。 なお、各図中、同一符号は同一または相当部分を示す。
例を示すパターン図、第８図は第１図におけるＡ −Ａ
’面での断面図、第３図はこの発明によるバイアス回路
部の等価回路図、第４図は従来のＭＭＩＣの等価回路図
、第５図は従来のバイアス回路の構成を示す平面図であ
る。 図において（３１はバイアス回路、ｆｌｓｌ ｉｊイン
ダクタ、１６１けキャパシタ、 ａｍはメアンダ形状の
オーミック電極、ｆ１３Ｉ／′ｉｎ型半導体基板、（１
０はショットキ電極である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- インダクタとキャパシタとからなるバイアス回路を備え
たモノリシック化マイクロ波集積回路において、ｎ型半
導体基板上に形成したメアンダ形状のオーミック電極よ
りなるインダクタと前記インダクタパターンと対向して
形成したショットキ電極によつて、前記バイアス回路を
構成したことを特徴とするモノリシック化マイクロ波集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291087A JPS63276264A (ja) | 1987-05-08 | 1987-05-08 | モノリシツク化マイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291087A JPS63276264A (ja) | 1987-05-08 | 1987-05-08 | モノリシツク化マイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63276264A true JPS63276264A (ja) | 1988-11-14 |
Family
ID=14598550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11291087A Pending JPS63276264A (ja) | 1987-05-08 | 1987-05-08 | モノリシツク化マイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63276264A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557138A (en) * | 1993-11-01 | 1996-09-17 | Ikeda; Takeshi | LC element and semiconductor device |
| EP0694967A3 (en) * | 1994-07-29 | 1998-01-21 | Motorola, Inc. | Microwave integrated circuit passive element structure and method for reducing signal propagation losses |
-
1987
- 1987-05-08 JP JP11291087A patent/JPS63276264A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557138A (en) * | 1993-11-01 | 1996-09-17 | Ikeda; Takeshi | LC element and semiconductor device |
| EP0694967A3 (en) * | 1994-07-29 | 1998-01-21 | Motorola, Inc. | Microwave integrated circuit passive element structure and method for reducing signal propagation losses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025296A (en) | Center tapped FET | |
| JP3487639B2 (ja) | 半導体装置 | |
| US4107720A (en) | Overlay metallization multi-channel high frequency field effect transistor | |
| US4016643A (en) | Overlay metallization field effect transistor | |
| JPS63276264A (ja) | モノリシツク化マイクロ波集積回路 | |
| JPS6348856A (ja) | モノリシツク化マイクロ波集積回路 | |
| JP3185441B2 (ja) | 高周波高出力電界効果トランジスタ | |
| JP2003007727A (ja) | 化合物半導体装置 | |
| US5633517A (en) | Semiconductor device constituting multi-stage power amplifier | |
| US5889297A (en) | High frequency semiconductor device with slots | |
| US4786881A (en) | Amplifier with integrated feedback network | |
| JPH0888313A (ja) | 樹脂封止型半導体装置 | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JPH054281Y2 (ja) | ||
| JPS5892270A (ja) | ＧａＡｓマイクロ波モノリシツク集積回路装置 | |
| JPS61104673A (ja) | 超高周波用電界効果トランジスタ装置 | |
| JP3383203B2 (ja) | マイクロ波回路用パッケージ | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| JP3443367B2 (ja) | 半導体装置 | |
| JPH02105701A (ja) | マイクロ波集積回路用バイアス回路 | |
| JPH04252038A (ja) | 半導体装置 | |
| JPH01173761A (ja) | 高周波用トランジスタ | |
| JPH01223758A (ja) | モノリシックマイクロ波集積回路 | |
| JPH0817291B2 (ja) | マイクロ波回路 | |
| JPS6350106A (ja) | 高周波半導体装置 |