JP3807096B2 - アクティブマトリクス基板及びこれを備えた電気光学パネル - Google Patents
アクティブマトリクス基板及びこれを備えた電気光学パネル Download PDFInfo
- Publication number
- JP3807096B2 JP3807096B2 JP13394398A JP13394398A JP3807096B2 JP 3807096 B2 JP3807096 B2 JP 3807096B2 JP 13394398 A JP13394398 A JP 13394398A JP 13394398 A JP13394398 A JP 13394398A JP 3807096 B2 JP3807096 B2 JP 3807096B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- interlayer insulating
- insulating film
- protective pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ガラス基板等の基板上に各種配線、駆動用の薄膜トランジスタ（以下、ＴＦＴと称する）等が形成されてなる液晶パネル等の電気光学パネル用のアクティブマトリクス基板の技術分野に属し、特に、製造中や製造後にこれらの各種配線、ＴＦＴ等における静電破壊を防止する機能を有するアクティブマトリクス基板の技術分野に属する。本発明は更に、これを備えた電気光学パネルの技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴアクティブマトリクス駆動型の液晶パネルやＥＬ（エレクトロルミネッセンス）パネルなどの電気光学パネルを構成するアクティブマトリクス基板は、ガラス基板や石英基板上に、各種配線、ＴＦＴ、絶縁膜等が形成されてなる。この場合、アクティブマトリクス基板の製造中には、静電気が発生する。高電圧の静電気が発生すると、例えば液晶パネル用のＴＦＴアクティブマトリクス基板の場合であれば、ゲート配線（走査線）、ソース配線（データ線）、ＴＦＴ、配線や素子間の層間絶縁膜等が静電破壊される場合がある。ここで、ある配線に電荷Ｑの帯電があった場合には、その電圧はＶ＝Ｑ／Ｃ（但し、Ｃ：容量）であるので、その配線の容量Ｃを増加すれば電圧は低下する。また相互に電気的に短絡された配線間では、このような静電気が発生しても電圧は当然にかからない。従って、静電破壊対策としては、静電破壊がおこる可能性のある配線部同士を電気的に短絡させる、配線の容量Ｃを増やすことで静電気発生時の電圧Ｖを下げる、基板に発生した電荷が配線部に帯電しにくい構造にする、といった手段が考えられる。
【０００３】
そこで従来は、ドライバ内蔵型でないＴＦＴアクティブマトリクス基板の場合には、このような製造中等における静電破壊を防止するために、特開昭５８−１１６５７３号公報、特開昭６３−１０６７８８号公報等に開示されているように、俗にショートリング或いはガードリングと称される高電圧がかかる可能性のある配線間を短絡（ショート）或いは適当な抵抗で接続すると共に該配線の容量を増加させる導電性のパターン配線が提案されている。またあるいは配線とは電気的に接続せずに、発生した静電気が配線・素子に帯電する量を低減させるための大容量・大面積のダミーパターンを基板中に形成しておくことで静電破壊防止をはかる導電性の保護パターン配線が設けられることもある。本願明細書では、これらを総称して単に“保護パターン”と呼ぶことにする。
【０００４】
しかしながら、実際の製造中に静電破壊を防ぐためには、なるべく早い製造段階で、このような保護パターンを設けねばならないという基本的要請があり、更に、このような保護パターンが配線間を短絡している場合には製造途中の電気的検査の段階や、一般には遅くとも製造後には液晶パネルが正常に動作するように、このような保護パターンを切断除去せねばならないという基本的要請もある。例えば、逆スタガ型のＴＦＴを各画素に備えたＴＦＴアクティブマトリクス基板の場合には、保護パターンは、製造初期に形成される比較的下層に位置する走査線（ゲート配線）を構成する金属又は半導体からなる膜から形成され、当該ＴＦＴアクティブマトリクス基板を駆動用回路に接続する前に、好ましくは駆動素子及び各種配線の電気的検査を行う前に切断除去される。
【０００５】
このような二つの基本的要請に沿うように提案された形式の保護パターンとして、特開平２−２４２２９号公報、特開平７−１８１５１６号公報、特開平７−１７５０８６号公報等に開示されているような方式がある。すなわち、実装端子よりも外側の基板の縁に沿って、全てのデータ線及び走査線を実装端子を介して短絡するように構成されている。そして、基板上より個別のアクティブマトリクス基板を、スクライブラインと称される切り離し線に沿って切り離す（本願明細書では、単に“基板切断”と呼ぶことにする）時、或いは切り離した後におけるパネル端面の研磨処理（本願明細書では、単に“パネル面取り”と呼ぶことにする）時に、各配線は、この保護パターンから切り離される。このように保護パターンの切断除去を、各配線が保護パターンにより切り離される時まで遅らせることができるので、後半の組立工程における静電破壊を防止できる。更に、第１の形式の応用として、特開平４−３０１６１９号公報、特開平８−１０１３９７号公報等に開示されているように、大基板上に設けられた相隣接するＴＦＴアクティブマトリクス基板間の一本の基板切断ラインによりカットすることで、保護パターンの短絡が無くなるように基板切断ラインを跨いでジグザグに配線された保護パターンもある。
【０００６】
しかしながら、上記のような方式をドライバ内蔵型の液晶パネル等用のＴＦＴアクティブマトリクス基板に適用しようと考えると、ドライバ部分を構成する多数のＴＦＴや配線等が、走査線（ゲート配線）と同じ金属又は半導体からなる膜等、データ線（ソース配線）と同じＡｌ（アルミニウム）などの金属膜等、層間絶縁膜などから、画像表示領域の周囲に形成される。このため、例えば、走査線と同じ金属又は半導体からなる膜等や、データ線と同じ金属膜等から、前述したような第１の保護パターンを基板のドライバ部分より縁側にかけて形成することは事実上不可能である。即ち、前述の第１の形式のいずれによっても、２次元的に見て基板の中央側にある画像表示領域に設けられた走査線やデータ線に接続されており、しかも走査線駆動回路やデータ線駆動回路などの周辺領域に設けられたドライバ部分を越えて基板の縁に至るような保護パターン用の配線を引き回すことは出来ないのである。また、本方式は製造途中において保護パターンが切断・除去されるため、それ以降の製造工程での静電破壊には無力であるという問題を有している。
【０００７】
こういった課題を解決するための手段として、特開昭６３−０８５５８６号公報、特開平２−０６１６１８号公報、特開平６−２７３７８３号公報、特開平８−１７９３６０号公報等に開示されているように、データ線及び走査線を介して電圧を掛けた際に、画素の点灯が可能である程度若しくは当該データ線、走査線、ＴＦＴ等の電気的検査が可能である程度に高抵抗の材料、例えば、Ｓｉ（シリコン）、ＩＴＯ（インジウム・ティン・オキサイド）など高抵抗材料から構成されていたり、主に低抵抗材料から構成されていてもデータ線、走査線等との間に別途高抵抗材料もしくは高抵抗の非線型素子が挟まれた形で構成される形式が提案されている。この第２の形式の保護パターンによれば、製造途中の電気的検査工程の後まで保護パターンを切断除去しないで済むため静電破壊が製造工程の前に起こることを防止できたり、更に、最終的に製品にまで保護パターンを残すことにより、その切断除去工程を省略することが可能となると共に製品段階における静電破壊を防止することが可能となる。特に、特開昭６３−０８５５８６号公報等には、アクティブマトリクス基板において、高抵抗材料としてシリコンを用いて保護パターンを形成し、保護パターンの線幅によりその抵抗値を調節する技術が開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記配線間を一定の抵抗で接続するような保護パターンをシリコン膜にて形成する場合、該保護パターンを検査時、あるいは最終的に製品として完成後も切断・除去しなくとも検査あるいは本来の動作に支障が無いようにし、なおかつ十分な静電破壊防止機能を持たせるためには配線間に付与される抵抗値は狭い範囲で定められ、シリコン膜の比抵抗・膜厚が一定である限り、その形状・線幅は極めて自由度が低い。
【０００９】
また、該保護パターンは前記配線との重なり部分の電気容量が大きくなると、前記配線の前記駆動信号遅延の原因となり、アクティブマトリクス基板の動作に支障をきたすため、このような観点からも保護パターン形状は著しく制約を受け、静電破壊防止機能も不十分なものにならざるを得ない。
【００１０】
本発明は上述した問題点に鑑みなされたものであり、各種配線、ＴＦＴ等における静電破壊を防止可能な液晶パネル等の電気光学パネル用のアクティブマトリクス基板及びこれを備えた電気光学パネルを提供することを課題とする。
【００１１】
【課題を解決するための手段】
本願発明のアクティブマトリクス基板は、複数のデータ線と複数の走査線の交差に応じて設けられた薄膜トランジスタと、該薄膜トランジスタに接続される画素電極とを有するアクティブマトリクス基板であって、前記画素電極が形成されてなる画像表示領域内において、前記複数の走査線に沿って配列された複数の第１保護パターン部と、前記画像表示領域外において、該画像表示領域の周囲に沿って配列され、前記第１保護パターン部を相互に接続する第２保護パターン部と、が形成されてなり、前記第１保護パターン部及び前記第２保護パターン部は前記半導体膜にイオン注入された静電破壊防止用の保護パターンであることを特徴とする。
【００１２】
請求項１に記載のアクティブマトリクス基板によれば、ポリシリコン膜等の半導体膜から形成された第１保護パターン部は、画像表示領域内において複数の走査線に沿って基板上に配列されている。同じく半導体膜から形成された第２保護パターン部は、表示領域外周に沿って配置され、第1保護パターン部と相互に接続される。これら第１及び第２保護パターン部を含む保護パターンの比抵抗は半導体膜に対しイオン注入された不純物の濃度により規定されるため、線幅・形状を変化させることなく、抵抗値を調整可能である。
【００１３】
また、保護パターンは半導体膜にイオン注入された不純物の濃度により抵抗が規定されてなることを特徴とする。
【００１４】
また、正スタガ型で構成された場合、これらの半導体膜より構成された保護パターンとデータ線の間には第１層間絶縁膜並びに第２層間絶縁膜の両方が介在するためその間の容量は相対的に小さく、データ線との交差部面積を相対的に大きくしても当該寄生容量によりデータ線の駆動が実用上遅くなることは殆ど無いため、表示領域内を含めた大面積の保護パターンを形成することが可能となる。このため、基板上で発生した静電気は保護パターンにより帯電しやすく、また保護パターンの電気容量もより大きくなるため、帯電時の電圧上昇が相対的に小さくなるなど、より大きな静電破壊防止機能を備える。
【００１５】
以上の結果、ＴＦＴを構成する各種薄膜や、データ線、走査線、層間絶縁膜等が静電破壊により不良化する確率を低減できる。更に、保護パターン自体の抵抗は、イオン注入される不純物の濃度により規定されているので、線幅により抵抗を規定する場合と比較して容易に所望の抵抗が得られる。これらに加えて、イオン注入工程は、正スタガ型のＴＦＴの製造工程として用いられるので、しかも、このイオン注入工程は静電破壊の可能性の低い製造初期に行われるので、当該保護パターンに対するイオン注入も、このＴＦＴに対するイオン注入工程と同じ段階で行えば十分である。
【００１６】
更にまた、第１保護パターン部を画像表示領域内に設けても、基本的にポリシリコン等からなる半導体層は光を透過するため、当該アクティブマトリクス基板の透過率をほとんど低下させない。同時に、当該アクティブマトリクス基板における通常動作時の電圧状態では、走査線と第１保護パターン部との間に介在する第１層間絶縁膜を破って電流が流れることは殆どない。従って、第１保護パターン部を含む当該保護パターンは、アクティブマトリクス基板の完成後にも残しておけるので、製造中に切断除去する必要はない。即ち、保護パターンの切断除去工程を省くことが出来、更に、完成後における各種配線やＴＦＴにおける静電破壊の防止にも役立つ。
【００１７】
以上のように請求項１に記載のアクティブマトリクス基板によれば、半導体層とデータ線の間に介在する絶縁膜厚並びにイオン注入という正スタガ型のＴＦＴの製造に係る固有の性質を最大限に利用することにより、製造中及び製造後における静電破壊を極めて効率的に防止することが出来る。そして、保護パターンの形成工程を比較的容易に行うことが出来、しかも保護パターンの存在が電気的検査の障害となったり通常動作時における画像劣化の原因となることもないので大変有利である。
【００１８】
また、本発明のアクティブマトリクス基板は、前記第１もしくは第２保護パターン部と前記走査線との間に第１層間絶縁膜が設けられ、前記走査線と前記データ線との間に第２層間絶縁膜が設けられ、前記第１もしくは第２保護パターン部は、少なくとも一方は前記走査線に溜まった静電気による絶縁破壊が前記第２層間絶縁膜に発生するよりも先に前記第１層間絶縁膜に起こるように前記第１層間絶縁膜を介して前記走査線に重なるか或いは近接配置された静電気通路部を更に含み且つ第１層間絶縁膜は第２層間絶縁膜より薄いことを特徴とする。
【００１９】
本発明のアクティブマトリクス基板によれば、第１保護パターン部に含まれる静電気通路部は、第１層間絶縁膜を介して走査線に重なるか或いは近接配置されており、この静電気通路部において走査線に溜まった静電気による絶縁破壊がデータ線に対してよりも先に起こる。また、第１保護パターン部と走査線との間に介在する第１層間絶縁膜は、正スタガ型のＴＦＴにおけるゲート絶縁膜に他ならないので一般にその膜厚は1000オングストローム以下であり、一般に3000オングストローム以上の膜厚を有する第２層間膜より薄いのが通常である。このため、第１層間膜を第２層間膜より薄くするために構造を変更したり、新たな工程を付与する必要は一般的には無く、単純に第１保護パターン部を第１層間絶縁膜を介して走査線と重なるように配置したり近接配置するだけで、上述のように走査線に溜まった静電気がデータ線よりも第１保護パターン部に流れ込み易い構成は容易に得られる。このように、第１層間絶縁膜と第２層間絶縁膜の膜厚の差及び成膜順を利用することにより、製造中及び製造後における静電破壊を確実に防止する構成が容易に得られる。
【００２０】
本発明のアクティブマトリクス基板は、前記静電気通路部は、少なくとも部分的に前記静電気通路を除く前記保護パターンの他の部分よりも前記不純物の濃度が低く高抵抗に形成されていることを特徴とする。
【００２１】
本発明のアクティブマトリクス基板によれば、静電気通路部は、少なくとも部分的に保護パターンの他の部分よりも不純物の濃度が低く高抵抗に形成されているので、静電破壊が生じた際にも、保護パターンと走査線が導通したことによって不良化するのを防ぐことができ、更に、走査線と第１保護パターン部の間におけるカップリング容量を低減することも出来る。しかも、このように静電気通路部を高抵抗にすることは、イオン注入工程により比較的容易に行える。
【００２２】
本発明のアクティブマトリクス基板は、前記第１保護パターン部は前記走査線に溜まった静電気が流れ込むように前記走査線に接続されると共に前記保護パターンの他の部分よりも前記不純物の濃度が低く高抵抗に形成されている静電気通路部を含むことを特徴とする。
【００２３】
本発明のアクティブマトリクス基板によれば、該保護パターン部に含まれる静電気通路部は、第１層間膜に開口されたコンタクトホールを通じて走査線に接続されており、走査線に帯電した電荷が保護パターンへ流れ込む。しかも、この静電気通路部は、少なくとも部分的に保護パターンの他の部分よりも不純物の濃度が低く高抵抗に形成されているので、走査線信号の遅延が少なく、本来の動作に支障はない。
【００２４】
本発明のアクティブマトリクス基板は、前記保護パターンは、前記基板の縁に沿って配置された第３保護パターン部を更に含み、該第３保護パターン部に前記第１及び第２保護パターン部が接続されていることを特徴とする。
【００２５】
本発明のアクティブマトリクス基板によれば、第３保護パターン部は、アクティブマトリクス基板の縁に沿って配置されており、該第３保護パターン部には第１及び第２保護パターン部が接続されているので、基板の縁に沿った領域を利用して設けられる第３保護パターン部の容量に応じて、保護パターンの電気容量が増大し、静電破壊防止の機能が向上する。しかも、大型基板の上に複数のアクティブマトリクス基板を形成する場合に、相隣接するアクティブマトリクス基板間で第３保護パターンを接続するように構成すれば、この容量増大により静電破壊防止機能も一段と向上する。この第３保護パターンは第１保護パターンや第２保護パターンと同様に半導体膜で形成されていてもよいし、走査線、データ線あるいは画素電極を形成されている導体膜で形成されてもよい。
【００２６】
本発明のアクティブマトリクス基板は、前記第２保護パターンは、前記複数の走査線並びにデータ線との、いずれか一方、もしくは両方を前記配線との交差部付近において、層間絶縁膜に開口されたコンタクトホールを介して接続されていることを特徴とする。
【００２７】
本発明のアクティブマトリクス基板によれば、該保護パターン部は走査線と接続される場合は第１層間膜に開口されたコンタクトホールを通じ、又データ線と接続される場合は第１層間膜並びに第２層間膜に開口されたコンタクトホールを通じて、走査線ならびにデータ線の少なくともいずれか一方に接続されており、接続された該配線に帯電した電荷は第２保護パターンへ流れ込む構造になっている。これにより、データ線に静電気が帯電した事による層間絶縁膜あるいはアクティブマトリクス素子の静電破壊を防止可能であり、しかも第２保護パターンは少なくとも部分的に不純物の濃度が低く高抵抗に形成されているため、配線間の抵抗を本来のアクティブマトリクス基板の動作に支障が無い程度に形成されており、本来の動作に支障はない。
【００２８】
本発明のアクティブマトリクス基板は、前記第１保護パターンは、前記複数のデータ線と前記画像表示領域内において、前記第１層間絶縁膜ならびに前記第２層間絶縁膜に開口されたコンタクトホールを介して接続されていることを特徴とする。
【００２９】
本発明のアクティブマトリクス基板によれば、該保護パターン部は第１層間膜並びに第２層間膜に開口されたコンタクトホールを通じて、前記複数のデータ線に接続されており、接続された前記データ線に帯電した電荷は第１保護パターンへ流れ込む構造になっている。これにより、前記データ線に静電気が帯電した事による層間絶縁膜あるいはアクティブマトリクス素子の静電破壊を防止可能であり、しかも該第１保護パターンは少なくとも部分的に不純物の濃度が低く高抵抗に形成されているため、配線間の抵抗を本来のアクティブマトリクス基板の動作に支障が無い程度に形成されており、本来の動作に支障はない。
【００３０】
参考例においては、上述した請求項５から７に記載のアクティブマトリクス基板において、前記複数の走査線及びデータ線に走査信号及びデータ信号を夫々供給するためのドライバ回路並びに該ドライバ回路へ信号を供給するための実装端子部を前記画像表示領域の周囲に更に備えており、前記第３保護パターン部は、該ドライバ回路を迂回するように配置され、且つ該実装端子も接続するように形成されている部分を含む事を特徴とする。
【００３１】
上記参考例によれば、ドライバ回路は画像表示領域の周囲に設けられ、さらに該ドライバ回路を駆動するための各種信号・電源を供給するための駆動ＩＣ等を接続するための実装端子部を備えている。そして、前記第１保護パターンあるいは前記第２保護パターンに接続され、該ドライバ回路を迂回して基板の縁側まで接続された第３保護パターン部が形成され、該第３保護パターンによって前記実装端子部も接続されている。
【００３２】
従って、ドライバ回路と基板の縁との間の基板上スペースを利用して、第３保護パターンの容量を増加でき、これによる保護パターン全体の容量増加により、静電破壊防止機能が一層高められる。
【００３３】
請求項９に記載のアクティブマトリクス基板は、上述した請求項５から８のアクティブマトリクス基板において、当該アクティブマトリクス基板の基板切断時又は切断後の切断端面研磨処理時に前記第３保護パターンによる相互接続状態が解消されるように、前記第３保護パターン部は、該基板切断時又はパネル面取り時に切り離される位置に少なくとも部分的に形成されていることを特徴とする。
【００３４】
請求項９のアクティブマトリクス基板によれば、第３保護パターン部は、基板切断時又はパネル面取り時に少なくとも部分的に切り離される。すると、第３保護パターンによる複数の走査線及びデータ線の相互接続状態が解消される。従って、仮に第３保護パターンを切り離さなかった場合に、製造後の電気的検査や電気光学パネルに製品化された後の点灯動作などが、第３保護パターンによる短絡又は所定の抵抗での接続に起因して正常に行われない程度に、第３保護パターンの抵抗を低く設定しても、基板切断時又はパネル面取り処理時には第３保護パターンが切り離されるので何等問題は生じない。即ち、製造中における保護パターンの抵抗をこの程度にまで低めることにより、製造中における静電破壊防止機能を一層高めることが出来る。しかも、この第３保護パターンの切り離しは、基板切断工程や切断端面研磨処理工程により、工程数を増加させることなく比較的容易に行うことが出来る。
【００３５】
請求項１０に記載のアクティブマトリクス基板は、上述した請求項９に記載のアクティブマトリクス基板において、前記第３保護パターン部は、前記基板切断時に当該アクティブマトリクス基板から切り離される当該アクティブマトリクス基板に隣接する他のアクティブマトリクス基板との間の一本の基板切断ラインに沿ってジグザグに延びる部分を含むことを特徴とする。
【００３６】
請求項１０のアクティブマトリクス基板によれば、第３保護パターン部は、相隣接したアクティブマトリクス基板間における１本の基板切断ラインに沿ってジグザグに延びる部分を含むので、相隣接するアクティブマトリクス基板については、一本の基板切断ラインに沿った基板切断処理のみで第３保護パターン部の切り離しが一時に行える。このように基板切断工程により工程数を増加させることなく比較的容易に第３保護パターン部の切断除去を行うことが出来る。
【００３７】
請求項１１に記載の電気光学パネルは、上述した請求項１から１０のいずれか一項に記載のアクティブマトリクス基板と、該アクティブマトリクス基板に対向配置された対向基板とを備えたことを特徴とする。
【００３８】
請求項１１に記載の電気光学パネルによれば、製造中及び製造後における静電破壊による不良品率が格段に低い。更に、電気的検査が精度良く行われており信頼性も高く、また保護パターンの存在により電気光学パネルの本来の機能が害されていることも殆ど又は全く無く、しかも低コスト化が図られている。
【００３９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４１】
（アクティブマトリクス基板の第１の実施の形態）
先ず、本発明のアクティブマトリクス基板の一実施の形態として、液晶パネル用のアクティブマトリクス基板の構成について図１から図４を参照して説明する。図１の平面図は、本実施の形態のアクティブマトリクス基板１が、一枚の大型ガラス基板上にマトリクス状に複数形成された状態を示している。この状態にあるアクティブマトリクス基板１に対して、図中点線で示された基板切断ラインに沿って切り離す基板切断工程が施され、更に必要に応じてパネル面取り工程が施されて、個々のアクティブマトリクス基板とされる。図２は、図１の画像表示領域内にある各画素部における画素電極、ＴＦＴ、各種配線等の構成を拡大して示した拡大図である。また、図３は、図２のＡ−Ａ’断面図であり、図４（Ａ）は、保護パターンの一例における図２のＢ−Ｂ’断面図であり、図４（Ｂ）は保護パターンの他の例における図２のＢ−Ｂ’断面図である。
【００４２】
図１において、アクティブマトリクス基板１は、ガラス基板、石英基板等からなる基板１０を備えており、基板１０上において中央側に位置する画像表示領域１１に、液晶駆動用の画素電極及びＴＦＴを夫々含む複数の画素部（図２参照）がマトリクス状に形成されている。アクティブマトリクス基板１は、複数の画素部におけるＴＦＴのゲートに接続された複数の走査線（ゲート配線）１２と各ＴＦＴのソースに接続された複数のデータ線（ソース配線）１３とを備える。走査線１２及びデータ線１３は、図中点線で示した基板切断ラインに沿って設けられたＴＡＢ（テープ・オートメイテッド・ボンディング）用のパッドなどの複数の実装端子１９に夫々接続されている。
【００４３】
本実施の形態では、アクティブマトリクス基板１は更に、画像表示領域１１内において複数の走査線１２に沿って基板１０上に配列された複数の第1保護パターン部１６ａ、複数の第1保護パターン部１６ａを画像表示領域１１の周囲において相互に接続する第２保護パターン部１６ｂ及び基板１０の縁に沿って設けられており複数の実装端子を相互に接続すると共に連絡配線１６ｄを介して第１及び第２保護パターン部に接続された第３保護パターン部１６ｃを含む保護パターン１６を備えて構成されている。保護パターン１６ａ，ｂは、画素部におけるＴＦＴを構成する半導体膜の一例たるポリシリコン膜から構成されている。一方、保護パターン部１６c,dは同じくポリシリコン膜から構成されても良いし、例えば走査線１２と同一の膜から構成され、第１層間膜に開口されたコンタクトホールを通じて保護パターン１６ａ，ｂに電気的に接続されても良い。
【００４４】
図２に示すように、画像表示領域１１には、ＴＦＴ３０及び画素電極２６を含む画素部がマトリクス状に形成されている。ＴＦＴ３０は、走査線１２（ゲート電極配線）にゲート絶縁膜を介して対向配置されチャネル形成用領域として機能するポリシリコン膜３１を含む。
【００４５】
図３に示すように、ＴＦＴ３０は、半導体膜の一例としてのポリシリコン膜３１、ゲート絶縁膜３３を含む第1層間絶縁膜４１、低抵抗ポリシリコン等のゲート電極膜を含む走査線１２（ゲート電極配線）、第２層間絶縁膜４２及びＡｌ等の金属膜などのソース電極膜を含むデータ線１３が、この順に基板１０上に積層されており、正スタガ型の画素駆動用のＴＦＴ３０として構成されている。また、ＴＦＴ３０のドレインには、コンタクトホールを介してＡｌ等の金属膜などの中継膜２５を中継して画素電極２６が接続されている。画素電極２６は、例えば、ＩＴＯ（インディウム・ティン・オキサイド）膜から構成されている。
【００４６】
ここで、正スタガ型のＴＦＴ３０の具体的な製造工程について説明を加える。即ち、先ずポリシリコン膜３１は、例えば、基板１０上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００オングストロームの厚さに結晶化させることにより形成する。この際、ｎチャネル型のＴＦＴ３０の場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物（ドーパント）をソース・ドレイン電極のコンタクト部にイオン注入する。また、ｐチャネル型のＴＦＴ３０の場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物（ドーパント）をソース・ドレイン電極のコンタクト部にイオン注入する。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を持つｎチャネル型のＴＦＴとする場合、ｐ型のポリシリコン膜３１に、ソース領域及びドレイン領域のうちチャネル側に夫々隣接する一部にＰなどのＶ族元素の不純物を低濃度にイオン注入して低濃度ドープ領域を形成する。同じくＰなどのＶ族元素の不純物を高濃度にイオン注入して高濃度ドープ領域を形成する。また、ｐチャネル型のＴＦＴ３０とする場合、ｎ型のポリシリコン膜３１に、ＢなどのIII族元素の不純物をイオン注入してソース領域及びドレイン領域を形成する。このようにＬＤＤ構造とした場合、オフ電流を低減でき、動作信頼性を向上できる利点が得られる。尚、ＴＦＴ３０は、ＬＤＤ構造における低濃度ドープ領域をノンドープ領域としたオフセット構造のＴＦＴとしてもよいし、ゲート電極をマスクとして高濃度の不純物をイオン注入することにより自己整合的に高濃度なソース及びドレイン領域を形成するセルフアライン型のＴＦＴとしてもよい。
【００４７】
以上のように、正スタガ型のＴＦＴ３０は、第２層間絶縁膜４２の形成前におけるイオン注入工程を用いて形成される。
【００４８】
図２及び図４（Ａ）又は（Ｂ）に示すように、第1保護パターン部１６ａは、走査線１２に沿って基板１０上に配列されている。第１保護パターン部１６ａを含む保護パターン１６は、ポリシリコン膜に対しイオン注入された不純物の濃度により抵抗が規定されている。即ち、イオン注入される不純物の濃度が高い程、低抵抗とされ、逆にこの濃度が低い程、高抵抗とされる。保護パターン１６は特に、第１保護パターン部１６ａから走査線１２の下に角状態に突き出した静電気通路部１６ｅを有することにより、走査線１２に溜まった静電気がデータ線１３よりも流れ込み易いように構成されている。
【００４９】
図４（Ａ）に示す例では、第１保護パターン部１６ａは、その静電気通路部１６ｅにおいて第１層間絶縁膜４１を介して走査線１２と重なるように配置されている。ここで特に、第１保護パターン部１６ａと走査線１２との間に介在する第１層間絶縁膜４１は、正スタガ型のＴＦＴ３０におけるゲート絶縁膜に他ならないので一般に薄い。即ち、第１層間絶縁膜４１は、例えば３００〜１０００オングストローム程度に形成されており、データ線１３と走査線１２との間に介在する、例えば３０００オングストローム程度の膜厚を有する第２層間絶縁膜４２よりも薄く形成されている。従って、このように単純に第１保護パターン部１６ａを第１層間絶縁膜４１を介して走査線１２と重なるように配置するだけで、走査線１２に溜まった静電気がデータ線１３よりも第１保護パターン部１６ａに流れ込み易い構成は容易に得られる。このため、走査線１２（ゲート電極膜）に静電気が溜まって、走査線１２及びデータ線１３間に高電圧が生じても、両者間や両者に接続されたＴＦＴ３０で静電破壊が起こるよりも前に、走査線１２及び第１保護パターン部１６ａ間で、第１層間絶縁膜４１及び静電気通路部１６ｅを介して静電破壊が起きる。
【００５０】
以上の結果、本実施の形態によれば、ＴＦＴ３０を構成する各種薄膜や、データ線１３、走査線１２、層間絶縁膜４１〜４３等が静電破壊により不良化することを防止できる。
【００５１】
更に、保護パターン１６自体の抵抗は、イオン注入される不純物の濃度により規定されているので、線幅により抵抗を規定する場合と比較して容易に所望の抵抗が得られる。従って、保護パターン１６自体や第１保護パターン部１６ａと走査線１２間の第１層間絶縁膜４１の部分が静電破壊の際に不良化しない程度に静電気通路部１６eを部分的に高抵抗にする一方、保護パターン１６ｃをポリシリコン膜から構成する場合でも十分に低抵抗に設定する事が可能になる。
【００５２】
これらに加えて、イオン注入工程は、前述のように正スタガ型のＴＦＴ３０の製造工程として用いられるので、しかも、このイオン注入工程は静電破壊の可能性の低い製造初期、即ち、ゲート電極配線（走査線１２）の形成後であり、第２層間絶縁膜４２やソース電極配線（データ線１３）の形成前に行われるので、当該保護パターン１６に対するイオン注入も、このＴＦＴ３０に対するイオン注入工程と同じ段階で行えば十分である。このようにすれば、製造上極めて有利である。
【００５３】
他方、イオン注入前にも、比較的高抵抗ではあるが、ポリシリコン膜から保護パターン１６は既に形成されているため、静電破壊防止の機能も多少なりとも発揮される。
【００５４】
更に、データ線１３が画像表示領域１１内に設けられた第１保護パターン部１６ａと重なった箇所（交差する箇所）においては、データ線１３と第１保護パターン部１６ａとの間には第１層間絶縁膜４１及び第２層間絶縁膜４２が介在して比較的遠く離れているため、第１保護パターン部１６ａとの間で生じるデータ線１３の寄生容量は僅かに過ぎず、当該寄生容量によりデータ線１３の駆動が実用上遅くなることは殆ど無い。
【００５５】
更にまた、第１保護パターン部１６ａを画像表示領域１１内に設けても、基本的にポリシリコン膜は透明であり、透過率が大幅に低減することはない。同時に、第１保護パターン部１６ａは、走査線１２からの高電圧の静電気が静電破壊（絶縁破壊）により流れ込むことはあっても、当該アクティブマトリクス基板１における通常動作時の電圧状態では、走査線１２と第１保護パターン部１６ａとの間に介在する第１層間絶縁膜４１を破って電流が流れることは殆どない。従って、第１保護パターン部１６ａ、第２保護パターン１６ｂは、アクティブマトリクス基板１の完成後にも残しておけるので、製造中に切断除去する必要はない。一方、本来の動作を行なうためには除去が必要なより低抵抗の第３保護パターン１６ｃは基板切断時に自動的に切断される。即ち、保護パターン１６の切断除去工程を新たに設ける必要はなく、更に、完成後における各種配線やＴＦＴ３０における静電破壊の防止にも役立つ。
【００５６】
尚、図３及び図４（Ａ）に示した例において、第１層間絶縁膜４１の膜厚等の条件によっては（例えば、第１層間絶縁膜４１がより薄い場合などには）、静電気通路部１６ｅを、走査線１２の下ではなく走査線１２に近接配置しても同様の作用が得られる。
【００５７】
他方、図４（Ｂ）に示す例では、静電気通路部１６ｅ’は、走査線１２’に溜まった静電気が流れ込むように、第１層間絶縁膜４１に開孔されたコンタクトホールを介して走査線１２’に接続されると共に保護パターン１６の他の部分よりも不純物の濃度が低く高抵抗に形成されている。このように構成すれば、走査線１２’に高電圧の静電気が生じた際にも、静電気通路部１６ｅ’を介して高電流が第１保護パターン部１６ａに流れ込むようにでき、なお且つパネル本来の動作に必要な駆動信号の遅延を最低限に抑える事が可能である。
【００５８】
本実施の形態では特に、図１に示したように第３保護パターン部１６ｃは、基板１０の縁に沿って配置されており、第３保護パターン部１６ｃには連絡配線１６ｄを介して第１保護パターン部１６ａ及び第２保護パターン部１６ｂが接続されているので、基板１０の縁に沿った領域を利用して設けられる第３保護パターン部１６ｃの容量に応じて、保護パターン１６の静電気に対する容量が増大する。このため、保護パターン１６による静電破壊防止の機能が向上する。しかも、本実施の形態では、大型基板上に複数のアクティブマトリクス基板１を形成すると共に相隣接するアクティブマトリクス基板１間で第３保護パターン１６ｃを接続するように構成しているので、保護パターン１６の容量は非常に増大し、この容量増大により各保護パターン１６における静電破壊防止機能も一段と向上する。
【００５９】
本実施の形態では特に、図１に示したように、複数の実装端子１９は、基板１０の縁に沿って設けられており、相対的に高濃度のイオン注入がなされた、すなわちより低抵抗の第３保護パターン部１６ｃにより、相互に接続されている。従って、実装端子１９に直接接続された走査線１２やデータ線１３を、実装端子１９を介して第３保護パターン部１６ｃにより短絡又は所低の抵抗で接続できる。このように第３保護パターン部１６ｃを含む保護パターン１６を形成した以降は、静電荷に対する容量が増加し（従って、電圧Ｖ＝Ｑ／Ｃが低下し）且つ複数の走査線１２及びデータ線１３間が短絡或いは所定抵抗で接続されるので、走査線１２、データ線１３、画素部のＴＦＴ３０や画素電極２６、層間絶縁膜４１〜４３等における静電破壊を防止できる。しかも、保護パターン１６が形成されるのは、前述のように比較的製造初期であるので、静電破壊の防止機能をより信頼性の高いものにできる。
【００６０】
本実施の形態では、画像表示領域１１内に配置される第１保護パターン部１６ａ及び各画素部におけるＴＦＴ３０は、図２に示した構成を有するが、走査線１２に溜まった静電気がデータ線１３よりも流れ込み易いようにする第１保護パターン部１６ａの構成はこれに限られない。
【００６１】
即ち図５に示すように、例えば、ＴＦＴ３０’のチャネル形成用領域として機能するポリシリコン膜３１’を、オフ特性改善のためにダブルゲート構造とし、第１保護パターン部１６ａ’をこのポリシリコン層３１’の食み出し形状に沿った形状を有するように構成してもよい。このように構成しても、上述の場合と同様の効果が得られる。
【００６２】
また、本実施の形態では、アクティブマトリクス基板１は、ドライバ内蔵型でない形式とされているが、ドライバ内蔵型のアクティブマトリクス基板として構成してもよい。
【００６３】
即ち図６に示すように、走査線１２に走査信号を供給する走査線駆動回路１４及びデータ線１３にデータ信号を供給するデータ線駆動回路１５を基板１０上における画像表示領域の周囲に備えるようにしてもよい。このように構成しても、複数の走査線１２に沿って複数の第１保護パターン部１６ａを設け、該複数の第１保護パターン部１６ａを画像表示領域の周囲において第２保護パターン部１６ｂで相互に接続することにより、上述の場合と同様の静電破壊防止機能が得られる。この場合、第１保護パターン部１６ａ及び第２保護パターン部１６ｂに接続された連絡配線１６ｄは、走査線駆動回路１４及びデータ線駆動回路１６に各種信号を入力するための複数の実装端子１９’からの引き出し配線１６ｄ’と共に図１に示した第３保護パターン部１６ｃの如き大容量部へ接続され、保護パターン全体としての容量が確保される。尚、ここでは、アクティブマトリクス基板１を組み込んで完成させた液晶パネルの通常動作時にデータ信号を直接供給する回路の他に、データ線１３をデータ信号供給前に所定電位まで昇圧させるためのプリチャージ信号を供給するプリチャージ回路、アナログ画像信号をサンプリングしてデータ線１３に供給するサンプリング回路、回路や配線の電気的検査の際にデータ線１３に所定の電気信号を供給するための検査回路など、データ線に電気信号を供給する動作に関連する回路をデータ線駆動回路１５として総称することにする。
【００６４】
本実施の形態では特に、図１に示したようにアクティブマトリクス基板１の基板切断時又はパネル面取り時に切り離されると保護パターン１６による走査線１２及びデータ線１３の相互短絡状態が解消されるように、相対的に低抵抗の第３保護パターン部１６ｃは、基板切断時又はパネル面取り時に切り離される位置に少なくとも部分的に形成されている。従って、当該アクティブマトリクス基板１の基板切断時又はパネル面取り時には、保護パターン１６による走査線１２及びデータ線１３の相互短絡状態が解消される。従って、仮に第３保護パターン１６ｃを切り離さなかった場合に、製造後の電気的検査や電気光学パネルに製品化された後の点灯動作などが、保護パターン１６による短絡又は所定の抵抗での接続に起因して正常に行われない程度に、保護パターン１６の抵抗を低く設定しても、実際には、第３保護パターン１６ｃが切り離されるので何等問題は生じない。即ち、製造中における保護パターン１６の抵抗をこの程度にまで低めることにより、製造中における静電破壊防止機能を一層高めることが出来る。しかも、この第３保護パターン１６ｃの切り離しは、基板切断工程やパネル面取り工程により、工程数を増加させることなく比較的容易に行うことが出来る。
【００６５】
尚、本実施の形態では、図１に示したように、点線で示された基板切断ラインに沿って切り離すように構成されているため、相隣接するアクティブマトリクス基板１の間に２本の基板切断ラインが必要とされている。しかしながら、相隣接するアクティブマトリクス基板１の間に、１本の基板切断ラインで足りるように構成してもよい。
【００６６】
即ち図７に示すように、第３保護パターン部１６ｃ’を、基板切断時にアクティブマトリクス基板１’から切り離される隣接アクティブマトリクス基板１’との間の一本の基板切断ライン（図中点線で示す）に沿ってジグザグに延びる部分を含むように構成してもよい。このように構成すれば、相隣接するアクティブマトリクス基板１’の間では、一本の基板切断ラインに沿った基板切断処理のみで、走査線１２及びデータ線１３を相互接続する第３保護パターン部１６ｃ’の切り離し（切断除去）を一時に行える。このように、基板切断工程により工程数を増加させることなく比較的容易に保護パターンの切断除去を行うことが出来るので有利である。尚、基板切断後には、例えば、実装端子１９や図示しない検査用端子を介して走査線１２やデータ線１３に電気信号を供給することにより、走査線１２やデータ線１３、画素部のＴＦＴ３０等における電気的検査が行われる。
【００６７】
（アクティブマトリクス基板の第２の実施の形態）
次に、アクティブマトリクス基板の第２の実施の形態について図８を参照して説明する。図８は、画像表示領域内において、第１保護パターン部とデータ線が交差する箇所における断面図（データ線１３の長手方向から見た断面図）である。尚、図８において、第１の実施の形態における図３と同じ構成要素については同じ参照符号を付しその説明は省略する。
【００６８】
第２の実施の形態のアクティブマトリクス基板の平面形状は、図１に示した第１の実施の形態の場合と同様である。
【００６９】
第２の実施の形態においては、図８に示すように、画像表示領域１１内において複数のデータ線１３に交わるように（図１参照）基板１０上に配列された複数の第1保護パターン部１６ａ”は、データ線１３と交わる箇所において第１層間絶縁膜４１及び第２層間絶縁膜４２に夫々開孔された複数のコンタクトホール４１ａ’及び４２ａ’を介して当該データ線１３と接続されている。そして、このようにデータ線１３と接続された第１保護パターン部１６ａ”の高抵抗部１６ｇは、保護パターンの他の部分よりも不純物の濃度が低く高抵抗に形成されている。
【００７０】
従って、データ線１３に静電気が発生しても、走査線１２及びデータ線１３間等で静電破壊が起こるよりも前に、当該静電気はコンタクトホール４１ａ’及び４２ａ’を介して第１保護パターン部１６ａ”へと流れる。このため、ＴＦＴ３０を構成する各種薄膜や、データ線１３、走査線１２、層間絶縁膜４１〜４３等が静電破壊により不良化することを防止できる。
【００７１】
更に、保護パターン自体の抵抗は、イオン注入される不純物の濃度により調整可能であり、線幅により抵抗を規定する場合と比較して容易に所望の抵抗が得られる。従って、点灯時や電気的検査ときに不良化しない程度にデータ線間の抵抗を高められるように、データ線１３に接続された高抵抗部１６ｇを高抵抗にしつつ、データ線１３からの静電気がコンタクトホール４１ａ’及び４２ａ’を介して第１保護パターン部１６ａ”に確実に流れ込む程度の抵抗に調節できる。
【００７２】
更に、第１保護パターン部１６ａ”には、コンタクトホール４１ａ’及び４２ａ’を介してデータ線１３からの高電圧の静電気が流れ込むことはあっても、当該アクティブマトリクス基板における通常動作時の電圧状態では、高抵抗部１６ｇの存在により実効電流は殆ど流れない。従って、当該保護パターンを、アクティブマトリクス基板の完成後にも残しておくようにする。このように、第２の実施の形態によれば、保護パターンの切断除去工程を省くことが出来、更に、完成後における各種配線やＴＦＴにおける静電破壊の防止にも役立つ。
【００７３】
尚、本実施の形態においても、第１の実施の形態の場合と同様に各種の変形が可能である。
【００７４】
（液晶パネルの実施の形態）
次に、本発明の電気光学パネルの一例としての液晶パネルの実施の形態について図９及び図１０を参照して説明する。尚、図９は、液晶パネルの対向基板の側から見た平面図であり、図１２は、そのＨ−Ｈ’断面図である。
【００７５】
図９及び図１０に示すように、液晶パネルは、基板１０上に各種配線や素子等が形成されてなる上述した本発明のアクティブマトリクス基板と、基板１０に対向配置されたガラス基板等からなる対向基板２０と、基板１０と対向基板２０とを画像表示領域１１の輪郭に沿って相接着するシール材５２と、シール材５２により基板１０と対向基板２０との間に封入された液晶５０と備えて構成されている。
【００７６】
シール材５２の外側の領域には、走査線駆動回路１４、データ線駆動回路１５及び実装端子１９並びにこれらを接続するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも一個所において、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材（銀点）１０６が設けられている。
【００７７】
図１０において、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
【００７８】
このように構成された液晶パネルは、上述した本発明のアクティブマトリクス基板を備えているので、製造中及び製造後における静電破壊による不良品率が格段に低い。しかも、電気的検査が精度良く行われており信頼性も高い。
以上、液晶パネルに本発明を適用した場合を例として本発明の実施の形態を説明したが、本発明は、ＥＬパネル等その他の電気光学パネルにも同様に応用することができる。
【００７９】
【発明の効果】
本発明のアクティブマトリクス基板によれば、画像表示領域内に走査線に沿って設けた第１保護パターン部や基板の縁に設けた第３保護パターン部を含む保護パターンに、基板に発生した静電気が流れるので、製造中及び製造後に各種配線や画素部のＴＦＴ等における静電破壊を防止することが出来る。しかも、半導体膜からなりイオン注入により抵抗の調整が可能な保護パターンを用いて、静電気により保護パターン自体が不良を起こすことを防止し得、更に、製造後における静電破壊の防止をも行える。
【００８０】
また、本発明の電気光学パネルは、静電破壊による不良品率が格段に低く、電気的検査を精度良く行うことも可能であり、保護パターンの存在によりアクティブマトリクス基板の本来の機能が害されていることも殆ど又は全く無く、しかも低コスト化が図られている。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のアクティブマトリクス基板の構成を示す平面図である。
【図２】図１のアクティブマトリクス基板の画素部を拡大して示す平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】画素部の一例における図２のＢ−Ｂ’断面図（図４（Ａ））及び画素部の他の例における図２のＢ−Ｂ’断面図（図４（Ｂ））である。
【図５】図１のアクティブマトリクス基板の画素部の変形例を拡大して示す平面図である。
【図６】第１の実施の形態の変形例のアクティブマトリクス基板の構成を示す平面図である。
【図７】第１の実施の形態の他の変形例のアクティブマトリクス基板の構成を示す平面図である。
【図８】本発明の第２の実施の形態のアクティブマトリクス基板におけるデータ線と保護パターンとが接続される交差部における断面図である。
【図９】本発明の液晶パネルの実施の形態の平面図である。
【図１０】図９のＨ−Ｈ’断面図である。
【符号の説明】
１…アクティブマトリクス基板
１０…基板
１１…画像表示領域
１２…走査線
１３…データ線
１４…走査線駆動回路
１５…データ線駆動回路
１６…保護パターン
１９…実装端子
２０…対向基板
２６…画素電極
３０…画素部のＴＦＴ
３１…ポリシリコン膜
４１…第１層間絶縁膜
４１ａ…コンタクトホール
４２…第２層間絶縁膜
４２ａ…コンタクトホール
４３…第３層間絶縁膜
５０…液晶
【発明の属する技術分野】
本発明は、ガラス基板等の基板上に各種配線、駆動用の薄膜トランジスタ（以下、ＴＦＴと称する）等が形成されてなる液晶パネル等の電気光学パネル用のアクティブマトリクス基板の技術分野に属し、特に、製造中や製造後にこれらの各種配線、ＴＦＴ等における静電破壊を防止する機能を有するアクティブマトリクス基板の技術分野に属する。本発明は更に、これを備えた電気光学パネルの技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴアクティブマトリクス駆動型の液晶パネルやＥＬ（エレクトロルミネッセンス）パネルなどの電気光学パネルを構成するアクティブマトリクス基板は、ガラス基板や石英基板上に、各種配線、ＴＦＴ、絶縁膜等が形成されてなる。この場合、アクティブマトリクス基板の製造中には、静電気が発生する。高電圧の静電気が発生すると、例えば液晶パネル用のＴＦＴアクティブマトリクス基板の場合であれば、ゲート配線（走査線）、ソース配線（データ線）、ＴＦＴ、配線や素子間の層間絶縁膜等が静電破壊される場合がある。ここで、ある配線に電荷Ｑの帯電があった場合には、その電圧はＶ＝Ｑ／Ｃ（但し、Ｃ：容量）であるので、その配線の容量Ｃを増加すれば電圧は低下する。また相互に電気的に短絡された配線間では、このような静電気が発生しても電圧は当然にかからない。従って、静電破壊対策としては、静電破壊がおこる可能性のある配線部同士を電気的に短絡させる、配線の容量Ｃを増やすことで静電気発生時の電圧Ｖを下げる、基板に発生した電荷が配線部に帯電しにくい構造にする、といった手段が考えられる。
【０００３】
そこで従来は、ドライバ内蔵型でないＴＦＴアクティブマトリクス基板の場合には、このような製造中等における静電破壊を防止するために、特開昭５８−１１６５７３号公報、特開昭６３−１０６７８８号公報等に開示されているように、俗にショートリング或いはガードリングと称される高電圧がかかる可能性のある配線間を短絡（ショート）或いは適当な抵抗で接続すると共に該配線の容量を増加させる導電性のパターン配線が提案されている。またあるいは配線とは電気的に接続せずに、発生した静電気が配線・素子に帯電する量を低減させるための大容量・大面積のダミーパターンを基板中に形成しておくことで静電破壊防止をはかる導電性の保護パターン配線が設けられることもある。本願明細書では、これらを総称して単に“保護パターン”と呼ぶことにする。
【０００４】
しかしながら、実際の製造中に静電破壊を防ぐためには、なるべく早い製造段階で、このような保護パターンを設けねばならないという基本的要請があり、更に、このような保護パターンが配線間を短絡している場合には製造途中の電気的検査の段階や、一般には遅くとも製造後には液晶パネルが正常に動作するように、このような保護パターンを切断除去せねばならないという基本的要請もある。例えば、逆スタガ型のＴＦＴを各画素に備えたＴＦＴアクティブマトリクス基板の場合には、保護パターンは、製造初期に形成される比較的下層に位置する走査線（ゲート配線）を構成する金属又は半導体からなる膜から形成され、当該ＴＦＴアクティブマトリクス基板を駆動用回路に接続する前に、好ましくは駆動素子及び各種配線の電気的検査を行う前に切断除去される。
【０００５】
このような二つの基本的要請に沿うように提案された形式の保護パターンとして、特開平２−２４２２９号公報、特開平７−１８１５１６号公報、特開平７−１７５０８６号公報等に開示されているような方式がある。すなわち、実装端子よりも外側の基板の縁に沿って、全てのデータ線及び走査線を実装端子を介して短絡するように構成されている。そして、基板上より個別のアクティブマトリクス基板を、スクライブラインと称される切り離し線に沿って切り離す（本願明細書では、単に“基板切断”と呼ぶことにする）時、或いは切り離した後におけるパネル端面の研磨処理（本願明細書では、単に“パネル面取り”と呼ぶことにする）時に、各配線は、この保護パターンから切り離される。このように保護パターンの切断除去を、各配線が保護パターンにより切り離される時まで遅らせることができるので、後半の組立工程における静電破壊を防止できる。更に、第１の形式の応用として、特開平４−３０１６１９号公報、特開平８−１０１３９７号公報等に開示されているように、大基板上に設けられた相隣接するＴＦＴアクティブマトリクス基板間の一本の基板切断ラインによりカットすることで、保護パターンの短絡が無くなるように基板切断ラインを跨いでジグザグに配線された保護パターンもある。
【０００６】
しかしながら、上記のような方式をドライバ内蔵型の液晶パネル等用のＴＦＴアクティブマトリクス基板に適用しようと考えると、ドライバ部分を構成する多数のＴＦＴや配線等が、走査線（ゲート配線）と同じ金属又は半導体からなる膜等、データ線（ソース配線）と同じＡｌ（アルミニウム）などの金属膜等、層間絶縁膜などから、画像表示領域の周囲に形成される。このため、例えば、走査線と同じ金属又は半導体からなる膜等や、データ線と同じ金属膜等から、前述したような第１の保護パターンを基板のドライバ部分より縁側にかけて形成することは事実上不可能である。即ち、前述の第１の形式のいずれによっても、２次元的に見て基板の中央側にある画像表示領域に設けられた走査線やデータ線に接続されており、しかも走査線駆動回路やデータ線駆動回路などの周辺領域に設けられたドライバ部分を越えて基板の縁に至るような保護パターン用の配線を引き回すことは出来ないのである。また、本方式は製造途中において保護パターンが切断・除去されるため、それ以降の製造工程での静電破壊には無力であるという問題を有している。
【０００７】
こういった課題を解決するための手段として、特開昭６３−０８５５８６号公報、特開平２−０６１６１８号公報、特開平６−２７３７８３号公報、特開平８−１７９３６０号公報等に開示されているように、データ線及び走査線を介して電圧を掛けた際に、画素の点灯が可能である程度若しくは当該データ線、走査線、ＴＦＴ等の電気的検査が可能である程度に高抵抗の材料、例えば、Ｓｉ（シリコン）、ＩＴＯ（インジウム・ティン・オキサイド）など高抵抗材料から構成されていたり、主に低抵抗材料から構成されていてもデータ線、走査線等との間に別途高抵抗材料もしくは高抵抗の非線型素子が挟まれた形で構成される形式が提案されている。この第２の形式の保護パターンによれば、製造途中の電気的検査工程の後まで保護パターンを切断除去しないで済むため静電破壊が製造工程の前に起こることを防止できたり、更に、最終的に製品にまで保護パターンを残すことにより、その切断除去工程を省略することが可能となると共に製品段階における静電破壊を防止することが可能となる。特に、特開昭６３−０８５５８６号公報等には、アクティブマトリクス基板において、高抵抗材料としてシリコンを用いて保護パターンを形成し、保護パターンの線幅によりその抵抗値を調節する技術が開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記配線間を一定の抵抗で接続するような保護パターンをシリコン膜にて形成する場合、該保護パターンを検査時、あるいは最終的に製品として完成後も切断・除去しなくとも検査あるいは本来の動作に支障が無いようにし、なおかつ十分な静電破壊防止機能を持たせるためには配線間に付与される抵抗値は狭い範囲で定められ、シリコン膜の比抵抗・膜厚が一定である限り、その形状・線幅は極めて自由度が低い。
【０００９】
また、該保護パターンは前記配線との重なり部分の電気容量が大きくなると、前記配線の前記駆動信号遅延の原因となり、アクティブマトリクス基板の動作に支障をきたすため、このような観点からも保護パターン形状は著しく制約を受け、静電破壊防止機能も不十分なものにならざるを得ない。
【００１０】
本発明は上述した問題点に鑑みなされたものであり、各種配線、ＴＦＴ等における静電破壊を防止可能な液晶パネル等の電気光学パネル用のアクティブマトリクス基板及びこれを備えた電気光学パネルを提供することを課題とする。
【００１１】
【課題を解決するための手段】
本願発明のアクティブマトリクス基板は、複数のデータ線と複数の走査線の交差に応じて設けられた薄膜トランジスタと、該薄膜トランジスタに接続される画素電極とを有するアクティブマトリクス基板であって、前記画素電極が形成されてなる画像表示領域内において、前記複数の走査線に沿って配列された複数の第１保護パターン部と、前記画像表示領域外において、該画像表示領域の周囲に沿って配列され、前記第１保護パターン部を相互に接続する第２保護パターン部と、が形成されてなり、前記第１保護パターン部及び前記第２保護パターン部は前記半導体膜にイオン注入された静電破壊防止用の保護パターンであることを特徴とする。
【００１２】
請求項１に記載のアクティブマトリクス基板によれば、ポリシリコン膜等の半導体膜から形成された第１保護パターン部は、画像表示領域内において複数の走査線に沿って基板上に配列されている。同じく半導体膜から形成された第２保護パターン部は、表示領域外周に沿って配置され、第1保護パターン部と相互に接続される。これら第１及び第２保護パターン部を含む保護パターンの比抵抗は半導体膜に対しイオン注入された不純物の濃度により規定されるため、線幅・形状を変化させることなく、抵抗値を調整可能である。
【００１３】
また、保護パターンは半導体膜にイオン注入された不純物の濃度により抵抗が規定されてなることを特徴とする。
【００１４】
また、正スタガ型で構成された場合、これらの半導体膜より構成された保護パターンとデータ線の間には第１層間絶縁膜並びに第２層間絶縁膜の両方が介在するためその間の容量は相対的に小さく、データ線との交差部面積を相対的に大きくしても当該寄生容量によりデータ線の駆動が実用上遅くなることは殆ど無いため、表示領域内を含めた大面積の保護パターンを形成することが可能となる。このため、基板上で発生した静電気は保護パターンにより帯電しやすく、また保護パターンの電気容量もより大きくなるため、帯電時の電圧上昇が相対的に小さくなるなど、より大きな静電破壊防止機能を備える。
【００１５】
以上の結果、ＴＦＴを構成する各種薄膜や、データ線、走査線、層間絶縁膜等が静電破壊により不良化する確率を低減できる。更に、保護パターン自体の抵抗は、イオン注入される不純物の濃度により規定されているので、線幅により抵抗を規定する場合と比較して容易に所望の抵抗が得られる。これらに加えて、イオン注入工程は、正スタガ型のＴＦＴの製造工程として用いられるので、しかも、このイオン注入工程は静電破壊の可能性の低い製造初期に行われるので、当該保護パターンに対するイオン注入も、このＴＦＴに対するイオン注入工程と同じ段階で行えば十分である。
【００１６】
更にまた、第１保護パターン部を画像表示領域内に設けても、基本的にポリシリコン等からなる半導体層は光を透過するため、当該アクティブマトリクス基板の透過率をほとんど低下させない。同時に、当該アクティブマトリクス基板における通常動作時の電圧状態では、走査線と第１保護パターン部との間に介在する第１層間絶縁膜を破って電流が流れることは殆どない。従って、第１保護パターン部を含む当該保護パターンは、アクティブマトリクス基板の完成後にも残しておけるので、製造中に切断除去する必要はない。即ち、保護パターンの切断除去工程を省くことが出来、更に、完成後における各種配線やＴＦＴにおける静電破壊の防止にも役立つ。
【００１７】
以上のように請求項１に記載のアクティブマトリクス基板によれば、半導体層とデータ線の間に介在する絶縁膜厚並びにイオン注入という正スタガ型のＴＦＴの製造に係る固有の性質を最大限に利用することにより、製造中及び製造後における静電破壊を極めて効率的に防止することが出来る。そして、保護パターンの形成工程を比較的容易に行うことが出来、しかも保護パターンの存在が電気的検査の障害となったり通常動作時における画像劣化の原因となることもないので大変有利である。
【００１８】
また、本発明のアクティブマトリクス基板は、前記第１もしくは第２保護パターン部と前記走査線との間に第１層間絶縁膜が設けられ、前記走査線と前記データ線との間に第２層間絶縁膜が設けられ、前記第１もしくは第２保護パターン部は、少なくとも一方は前記走査線に溜まった静電気による絶縁破壊が前記第２層間絶縁膜に発生するよりも先に前記第１層間絶縁膜に起こるように前記第１層間絶縁膜を介して前記走査線に重なるか或いは近接配置された静電気通路部を更に含み且つ第１層間絶縁膜は第２層間絶縁膜より薄いことを特徴とする。
【００１９】
本発明のアクティブマトリクス基板によれば、第１保護パターン部に含まれる静電気通路部は、第１層間絶縁膜を介して走査線に重なるか或いは近接配置されており、この静電気通路部において走査線に溜まった静電気による絶縁破壊がデータ線に対してよりも先に起こる。また、第１保護パターン部と走査線との間に介在する第１層間絶縁膜は、正スタガ型のＴＦＴにおけるゲート絶縁膜に他ならないので一般にその膜厚は1000オングストローム以下であり、一般に3000オングストローム以上の膜厚を有する第２層間膜より薄いのが通常である。このため、第１層間膜を第２層間膜より薄くするために構造を変更したり、新たな工程を付与する必要は一般的には無く、単純に第１保護パターン部を第１層間絶縁膜を介して走査線と重なるように配置したり近接配置するだけで、上述のように走査線に溜まった静電気がデータ線よりも第１保護パターン部に流れ込み易い構成は容易に得られる。このように、第１層間絶縁膜と第２層間絶縁膜の膜厚の差及び成膜順を利用することにより、製造中及び製造後における静電破壊を確実に防止する構成が容易に得られる。
【００２０】
本発明のアクティブマトリクス基板は、前記静電気通路部は、少なくとも部分的に前記静電気通路を除く前記保護パターンの他の部分よりも前記不純物の濃度が低く高抵抗に形成されていることを特徴とする。
【００２１】
本発明のアクティブマトリクス基板によれば、静電気通路部は、少なくとも部分的に保護パターンの他の部分よりも不純物の濃度が低く高抵抗に形成されているので、静電破壊が生じた際にも、保護パターンと走査線が導通したことによって不良化するのを防ぐことができ、更に、走査線と第１保護パターン部の間におけるカップリング容量を低減することも出来る。しかも、このように静電気通路部を高抵抗にすることは、イオン注入工程により比較的容易に行える。
【００２２】
本発明のアクティブマトリクス基板は、前記第１保護パターン部は前記走査線に溜まった静電気が流れ込むように前記走査線に接続されると共に前記保護パターンの他の部分よりも前記不純物の濃度が低く高抵抗に形成されている静電気通路部を含むことを特徴とする。
【００２３】
本発明のアクティブマトリクス基板によれば、該保護パターン部に含まれる静電気通路部は、第１層間膜に開口されたコンタクトホールを通じて走査線に接続されており、走査線に帯電した電荷が保護パターンへ流れ込む。しかも、この静電気通路部は、少なくとも部分的に保護パターンの他の部分よりも不純物の濃度が低く高抵抗に形成されているので、走査線信号の遅延が少なく、本来の動作に支障はない。
【００２４】
本発明のアクティブマトリクス基板は、前記保護パターンは、前記基板の縁に沿って配置された第３保護パターン部を更に含み、該第３保護パターン部に前記第１及び第２保護パターン部が接続されていることを特徴とする。
【００２５】
本発明のアクティブマトリクス基板によれば、第３保護パターン部は、アクティブマトリクス基板の縁に沿って配置されており、該第３保護パターン部には第１及び第２保護パターン部が接続されているので、基板の縁に沿った領域を利用して設けられる第３保護パターン部の容量に応じて、保護パターンの電気容量が増大し、静電破壊防止の機能が向上する。しかも、大型基板の上に複数のアクティブマトリクス基板を形成する場合に、相隣接するアクティブマトリクス基板間で第３保護パターンを接続するように構成すれば、この容量増大により静電破壊防止機能も一段と向上する。この第３保護パターンは第１保護パターンや第２保護パターンと同様に半導体膜で形成されていてもよいし、走査線、データ線あるいは画素電極を形成されている導体膜で形成されてもよい。
【００２６】
本発明のアクティブマトリクス基板は、前記第２保護パターンは、前記複数の走査線並びにデータ線との、いずれか一方、もしくは両方を前記配線との交差部付近において、層間絶縁膜に開口されたコンタクトホールを介して接続されていることを特徴とする。
【００２７】
本発明のアクティブマトリクス基板によれば、該保護パターン部は走査線と接続される場合は第１層間膜に開口されたコンタクトホールを通じ、又データ線と接続される場合は第１層間膜並びに第２層間膜に開口されたコンタクトホールを通じて、走査線ならびにデータ線の少なくともいずれか一方に接続されており、接続された該配線に帯電した電荷は第２保護パターンへ流れ込む構造になっている。これにより、データ線に静電気が帯電した事による層間絶縁膜あるいはアクティブマトリクス素子の静電破壊を防止可能であり、しかも第２保護パターンは少なくとも部分的に不純物の濃度が低く高抵抗に形成されているため、配線間の抵抗を本来のアクティブマトリクス基板の動作に支障が無い程度に形成されており、本来の動作に支障はない。
【００２８】
本発明のアクティブマトリクス基板は、前記第１保護パターンは、前記複数のデータ線と前記画像表示領域内において、前記第１層間絶縁膜ならびに前記第２層間絶縁膜に開口されたコンタクトホールを介して接続されていることを特徴とする。
【００２９】
本発明のアクティブマトリクス基板によれば、該保護パターン部は第１層間膜並びに第２層間膜に開口されたコンタクトホールを通じて、前記複数のデータ線に接続されており、接続された前記データ線に帯電した電荷は第１保護パターンへ流れ込む構造になっている。これにより、前記データ線に静電気が帯電した事による層間絶縁膜あるいはアクティブマトリクス素子の静電破壊を防止可能であり、しかも該第１保護パターンは少なくとも部分的に不純物の濃度が低く高抵抗に形成されているため、配線間の抵抗を本来のアクティブマトリクス基板の動作に支障が無い程度に形成されており、本来の動作に支障はない。
【００３０】
参考例においては、上述した請求項５から７に記載のアクティブマトリクス基板において、前記複数の走査線及びデータ線に走査信号及びデータ信号を夫々供給するためのドライバ回路並びに該ドライバ回路へ信号を供給するための実装端子部を前記画像表示領域の周囲に更に備えており、前記第３保護パターン部は、該ドライバ回路を迂回するように配置され、且つ該実装端子も接続するように形成されている部分を含む事を特徴とする。
【００３１】
上記参考例によれば、ドライバ回路は画像表示領域の周囲に設けられ、さらに該ドライバ回路を駆動するための各種信号・電源を供給するための駆動ＩＣ等を接続するための実装端子部を備えている。そして、前記第１保護パターンあるいは前記第２保護パターンに接続され、該ドライバ回路を迂回して基板の縁側まで接続された第３保護パターン部が形成され、該第３保護パターンによって前記実装端子部も接続されている。
【００３２】
従って、ドライバ回路と基板の縁との間の基板上スペースを利用して、第３保護パターンの容量を増加でき、これによる保護パターン全体の容量増加により、静電破壊防止機能が一層高められる。
【００３３】
請求項９に記載のアクティブマトリクス基板は、上述した請求項５から８のアクティブマトリクス基板において、当該アクティブマトリクス基板の基板切断時又は切断後の切断端面研磨処理時に前記第３保護パターンによる相互接続状態が解消されるように、前記第３保護パターン部は、該基板切断時又はパネル面取り時に切り離される位置に少なくとも部分的に形成されていることを特徴とする。
【００３４】
請求項９のアクティブマトリクス基板によれば、第３保護パターン部は、基板切断時又はパネル面取り時に少なくとも部分的に切り離される。すると、第３保護パターンによる複数の走査線及びデータ線の相互接続状態が解消される。従って、仮に第３保護パターンを切り離さなかった場合に、製造後の電気的検査や電気光学パネルに製品化された後の点灯動作などが、第３保護パターンによる短絡又は所定の抵抗での接続に起因して正常に行われない程度に、第３保護パターンの抵抗を低く設定しても、基板切断時又はパネル面取り処理時には第３保護パターンが切り離されるので何等問題は生じない。即ち、製造中における保護パターンの抵抗をこの程度にまで低めることにより、製造中における静電破壊防止機能を一層高めることが出来る。しかも、この第３保護パターンの切り離しは、基板切断工程や切断端面研磨処理工程により、工程数を増加させることなく比較的容易に行うことが出来る。
【００３５】
請求項１０に記載のアクティブマトリクス基板は、上述した請求項９に記載のアクティブマトリクス基板において、前記第３保護パターン部は、前記基板切断時に当該アクティブマトリクス基板から切り離される当該アクティブマトリクス基板に隣接する他のアクティブマトリクス基板との間の一本の基板切断ラインに沿ってジグザグに延びる部分を含むことを特徴とする。
【００３６】
請求項１０のアクティブマトリクス基板によれば、第３保護パターン部は、相隣接したアクティブマトリクス基板間における１本の基板切断ラインに沿ってジグザグに延びる部分を含むので、相隣接するアクティブマトリクス基板については、一本の基板切断ラインに沿った基板切断処理のみで第３保護パターン部の切り離しが一時に行える。このように基板切断工程により工程数を増加させることなく比較的容易に第３保護パターン部の切断除去を行うことが出来る。
【００３７】
請求項１１に記載の電気光学パネルは、上述した請求項１から１０のいずれか一項に記載のアクティブマトリクス基板と、該アクティブマトリクス基板に対向配置された対向基板とを備えたことを特徴とする。
【００３８】
請求項１１に記載の電気光学パネルによれば、製造中及び製造後における静電破壊による不良品率が格段に低い。更に、電気的検査が精度良く行われており信頼性も高く、また保護パターンの存在により電気光学パネルの本来の機能が害されていることも殆ど又は全く無く、しかも低コスト化が図られている。
【００３９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４１】
（アクティブマトリクス基板の第１の実施の形態）
先ず、本発明のアクティブマトリクス基板の一実施の形態として、液晶パネル用のアクティブマトリクス基板の構成について図１から図４を参照して説明する。図１の平面図は、本実施の形態のアクティブマトリクス基板１が、一枚の大型ガラス基板上にマトリクス状に複数形成された状態を示している。この状態にあるアクティブマトリクス基板１に対して、図中点線で示された基板切断ラインに沿って切り離す基板切断工程が施され、更に必要に応じてパネル面取り工程が施されて、個々のアクティブマトリクス基板とされる。図２は、図１の画像表示領域内にある各画素部における画素電極、ＴＦＴ、各種配線等の構成を拡大して示した拡大図である。また、図３は、図２のＡ−Ａ’断面図であり、図４（Ａ）は、保護パターンの一例における図２のＢ−Ｂ’断面図であり、図４（Ｂ）は保護パターンの他の例における図２のＢ−Ｂ’断面図である。
【００４２】
図１において、アクティブマトリクス基板１は、ガラス基板、石英基板等からなる基板１０を備えており、基板１０上において中央側に位置する画像表示領域１１に、液晶駆動用の画素電極及びＴＦＴを夫々含む複数の画素部（図２参照）がマトリクス状に形成されている。アクティブマトリクス基板１は、複数の画素部におけるＴＦＴのゲートに接続された複数の走査線（ゲート配線）１２と各ＴＦＴのソースに接続された複数のデータ線（ソース配線）１３とを備える。走査線１２及びデータ線１３は、図中点線で示した基板切断ラインに沿って設けられたＴＡＢ（テープ・オートメイテッド・ボンディング）用のパッドなどの複数の実装端子１９に夫々接続されている。
【００４３】
本実施の形態では、アクティブマトリクス基板１は更に、画像表示領域１１内において複数の走査線１２に沿って基板１０上に配列された複数の第1保護パターン部１６ａ、複数の第1保護パターン部１６ａを画像表示領域１１の周囲において相互に接続する第２保護パターン部１６ｂ及び基板１０の縁に沿って設けられており複数の実装端子を相互に接続すると共に連絡配線１６ｄを介して第１及び第２保護パターン部に接続された第３保護パターン部１６ｃを含む保護パターン１６を備えて構成されている。保護パターン１６ａ，ｂは、画素部におけるＴＦＴを構成する半導体膜の一例たるポリシリコン膜から構成されている。一方、保護パターン部１６c,dは同じくポリシリコン膜から構成されても良いし、例えば走査線１２と同一の膜から構成され、第１層間膜に開口されたコンタクトホールを通じて保護パターン１６ａ，ｂに電気的に接続されても良い。
【００４４】
図２に示すように、画像表示領域１１には、ＴＦＴ３０及び画素電極２６を含む画素部がマトリクス状に形成されている。ＴＦＴ３０は、走査線１２（ゲート電極配線）にゲート絶縁膜を介して対向配置されチャネル形成用領域として機能するポリシリコン膜３１を含む。
【００４５】
図３に示すように、ＴＦＴ３０は、半導体膜の一例としてのポリシリコン膜３１、ゲート絶縁膜３３を含む第1層間絶縁膜４１、低抵抗ポリシリコン等のゲート電極膜を含む走査線１２（ゲート電極配線）、第２層間絶縁膜４２及びＡｌ等の金属膜などのソース電極膜を含むデータ線１３が、この順に基板１０上に積層されており、正スタガ型の画素駆動用のＴＦＴ３０として構成されている。また、ＴＦＴ３０のドレインには、コンタクトホールを介してＡｌ等の金属膜などの中継膜２５を中継して画素電極２６が接続されている。画素電極２６は、例えば、ＩＴＯ（インディウム・ティン・オキサイド）膜から構成されている。
【００４６】
ここで、正スタガ型のＴＦＴ３０の具体的な製造工程について説明を加える。即ち、先ずポリシリコン膜３１は、例えば、基板１０上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００オングストロームの厚さに結晶化させることにより形成する。この際、ｎチャネル型のＴＦＴ３０の場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物（ドーパント）をソース・ドレイン電極のコンタクト部にイオン注入する。また、ｐチャネル型のＴＦＴ３０の場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物（ドーパント）をソース・ドレイン電極のコンタクト部にイオン注入する。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を持つｎチャネル型のＴＦＴとする場合、ｐ型のポリシリコン膜３１に、ソース領域及びドレイン領域のうちチャネル側に夫々隣接する一部にＰなどのＶ族元素の不純物を低濃度にイオン注入して低濃度ドープ領域を形成する。同じくＰなどのＶ族元素の不純物を高濃度にイオン注入して高濃度ドープ領域を形成する。また、ｐチャネル型のＴＦＴ３０とする場合、ｎ型のポリシリコン膜３１に、ＢなどのIII族元素の不純物をイオン注入してソース領域及びドレイン領域を形成する。このようにＬＤＤ構造とした場合、オフ電流を低減でき、動作信頼性を向上できる利点が得られる。尚、ＴＦＴ３０は、ＬＤＤ構造における低濃度ドープ領域をノンドープ領域としたオフセット構造のＴＦＴとしてもよいし、ゲート電極をマスクとして高濃度の不純物をイオン注入することにより自己整合的に高濃度なソース及びドレイン領域を形成するセルフアライン型のＴＦＴとしてもよい。
【００４７】
以上のように、正スタガ型のＴＦＴ３０は、第２層間絶縁膜４２の形成前におけるイオン注入工程を用いて形成される。
【００４８】
図２及び図４（Ａ）又は（Ｂ）に示すように、第1保護パターン部１６ａは、走査線１２に沿って基板１０上に配列されている。第１保護パターン部１６ａを含む保護パターン１６は、ポリシリコン膜に対しイオン注入された不純物の濃度により抵抗が規定されている。即ち、イオン注入される不純物の濃度が高い程、低抵抗とされ、逆にこの濃度が低い程、高抵抗とされる。保護パターン１６は特に、第１保護パターン部１６ａから走査線１２の下に角状態に突き出した静電気通路部１６ｅを有することにより、走査線１２に溜まった静電気がデータ線１３よりも流れ込み易いように構成されている。
【００４９】
図４（Ａ）に示す例では、第１保護パターン部１６ａは、その静電気通路部１６ｅにおいて第１層間絶縁膜４１を介して走査線１２と重なるように配置されている。ここで特に、第１保護パターン部１６ａと走査線１２との間に介在する第１層間絶縁膜４１は、正スタガ型のＴＦＴ３０におけるゲート絶縁膜に他ならないので一般に薄い。即ち、第１層間絶縁膜４１は、例えば３００〜１０００オングストローム程度に形成されており、データ線１３と走査線１２との間に介在する、例えば３０００オングストローム程度の膜厚を有する第２層間絶縁膜４２よりも薄く形成されている。従って、このように単純に第１保護パターン部１６ａを第１層間絶縁膜４１を介して走査線１２と重なるように配置するだけで、走査線１２に溜まった静電気がデータ線１３よりも第１保護パターン部１６ａに流れ込み易い構成は容易に得られる。このため、走査線１２（ゲート電極膜）に静電気が溜まって、走査線１２及びデータ線１３間に高電圧が生じても、両者間や両者に接続されたＴＦＴ３０で静電破壊が起こるよりも前に、走査線１２及び第１保護パターン部１６ａ間で、第１層間絶縁膜４１及び静電気通路部１６ｅを介して静電破壊が起きる。
【００５０】
以上の結果、本実施の形態によれば、ＴＦＴ３０を構成する各種薄膜や、データ線１３、走査線１２、層間絶縁膜４１〜４３等が静電破壊により不良化することを防止できる。
【００５１】
更に、保護パターン１６自体の抵抗は、イオン注入される不純物の濃度により規定されているので、線幅により抵抗を規定する場合と比較して容易に所望の抵抗が得られる。従って、保護パターン１６自体や第１保護パターン部１６ａと走査線１２間の第１層間絶縁膜４１の部分が静電破壊の際に不良化しない程度に静電気通路部１６eを部分的に高抵抗にする一方、保護パターン１６ｃをポリシリコン膜から構成する場合でも十分に低抵抗に設定する事が可能になる。
【００５２】
これらに加えて、イオン注入工程は、前述のように正スタガ型のＴＦＴ３０の製造工程として用いられるので、しかも、このイオン注入工程は静電破壊の可能性の低い製造初期、即ち、ゲート電極配線（走査線１２）の形成後であり、第２層間絶縁膜４２やソース電極配線（データ線１３）の形成前に行われるので、当該保護パターン１６に対するイオン注入も、このＴＦＴ３０に対するイオン注入工程と同じ段階で行えば十分である。このようにすれば、製造上極めて有利である。
【００５３】
他方、イオン注入前にも、比較的高抵抗ではあるが、ポリシリコン膜から保護パターン１６は既に形成されているため、静電破壊防止の機能も多少なりとも発揮される。
【００５４】
更に、データ線１３が画像表示領域１１内に設けられた第１保護パターン部１６ａと重なった箇所（交差する箇所）においては、データ線１３と第１保護パターン部１６ａとの間には第１層間絶縁膜４１及び第２層間絶縁膜４２が介在して比較的遠く離れているため、第１保護パターン部１６ａとの間で生じるデータ線１３の寄生容量は僅かに過ぎず、当該寄生容量によりデータ線１３の駆動が実用上遅くなることは殆ど無い。
【００５５】
更にまた、第１保護パターン部１６ａを画像表示領域１１内に設けても、基本的にポリシリコン膜は透明であり、透過率が大幅に低減することはない。同時に、第１保護パターン部１６ａは、走査線１２からの高電圧の静電気が静電破壊（絶縁破壊）により流れ込むことはあっても、当該アクティブマトリクス基板１における通常動作時の電圧状態では、走査線１２と第１保護パターン部１６ａとの間に介在する第１層間絶縁膜４１を破って電流が流れることは殆どない。従って、第１保護パターン部１６ａ、第２保護パターン１６ｂは、アクティブマトリクス基板１の完成後にも残しておけるので、製造中に切断除去する必要はない。一方、本来の動作を行なうためには除去が必要なより低抵抗の第３保護パターン１６ｃは基板切断時に自動的に切断される。即ち、保護パターン１６の切断除去工程を新たに設ける必要はなく、更に、完成後における各種配線やＴＦＴ３０における静電破壊の防止にも役立つ。
【００５６】
尚、図３及び図４（Ａ）に示した例において、第１層間絶縁膜４１の膜厚等の条件によっては（例えば、第１層間絶縁膜４１がより薄い場合などには）、静電気通路部１６ｅを、走査線１２の下ではなく走査線１２に近接配置しても同様の作用が得られる。
【００５７】
他方、図４（Ｂ）に示す例では、静電気通路部１６ｅ’は、走査線１２’に溜まった静電気が流れ込むように、第１層間絶縁膜４１に開孔されたコンタクトホールを介して走査線１２’に接続されると共に保護パターン１６の他の部分よりも不純物の濃度が低く高抵抗に形成されている。このように構成すれば、走査線１２’に高電圧の静電気が生じた際にも、静電気通路部１６ｅ’を介して高電流が第１保護パターン部１６ａに流れ込むようにでき、なお且つパネル本来の動作に必要な駆動信号の遅延を最低限に抑える事が可能である。
【００５８】
本実施の形態では特に、図１に示したように第３保護パターン部１６ｃは、基板１０の縁に沿って配置されており、第３保護パターン部１６ｃには連絡配線１６ｄを介して第１保護パターン部１６ａ及び第２保護パターン部１６ｂが接続されているので、基板１０の縁に沿った領域を利用して設けられる第３保護パターン部１６ｃの容量に応じて、保護パターン１６の静電気に対する容量が増大する。このため、保護パターン１６による静電破壊防止の機能が向上する。しかも、本実施の形態では、大型基板上に複数のアクティブマトリクス基板１を形成すると共に相隣接するアクティブマトリクス基板１間で第３保護パターン１６ｃを接続するように構成しているので、保護パターン１６の容量は非常に増大し、この容量増大により各保護パターン１６における静電破壊防止機能も一段と向上する。
【００５９】
本実施の形態では特に、図１に示したように、複数の実装端子１９は、基板１０の縁に沿って設けられており、相対的に高濃度のイオン注入がなされた、すなわちより低抵抗の第３保護パターン部１６ｃにより、相互に接続されている。従って、実装端子１９に直接接続された走査線１２やデータ線１３を、実装端子１９を介して第３保護パターン部１６ｃにより短絡又は所低の抵抗で接続できる。このように第３保護パターン部１６ｃを含む保護パターン１６を形成した以降は、静電荷に対する容量が増加し（従って、電圧Ｖ＝Ｑ／Ｃが低下し）且つ複数の走査線１２及びデータ線１３間が短絡或いは所定抵抗で接続されるので、走査線１２、データ線１３、画素部のＴＦＴ３０や画素電極２６、層間絶縁膜４１〜４３等における静電破壊を防止できる。しかも、保護パターン１６が形成されるのは、前述のように比較的製造初期であるので、静電破壊の防止機能をより信頼性の高いものにできる。
【００６０】
本実施の形態では、画像表示領域１１内に配置される第１保護パターン部１６ａ及び各画素部におけるＴＦＴ３０は、図２に示した構成を有するが、走査線１２に溜まった静電気がデータ線１３よりも流れ込み易いようにする第１保護パターン部１６ａの構成はこれに限られない。
【００６１】
即ち図５に示すように、例えば、ＴＦＴ３０’のチャネル形成用領域として機能するポリシリコン膜３１’を、オフ特性改善のためにダブルゲート構造とし、第１保護パターン部１６ａ’をこのポリシリコン層３１’の食み出し形状に沿った形状を有するように構成してもよい。このように構成しても、上述の場合と同様の効果が得られる。
【００６２】
また、本実施の形態では、アクティブマトリクス基板１は、ドライバ内蔵型でない形式とされているが、ドライバ内蔵型のアクティブマトリクス基板として構成してもよい。
【００６３】
即ち図６に示すように、走査線１２に走査信号を供給する走査線駆動回路１４及びデータ線１３にデータ信号を供給するデータ線駆動回路１５を基板１０上における画像表示領域の周囲に備えるようにしてもよい。このように構成しても、複数の走査線１２に沿って複数の第１保護パターン部１６ａを設け、該複数の第１保護パターン部１６ａを画像表示領域の周囲において第２保護パターン部１６ｂで相互に接続することにより、上述の場合と同様の静電破壊防止機能が得られる。この場合、第１保護パターン部１６ａ及び第２保護パターン部１６ｂに接続された連絡配線１６ｄは、走査線駆動回路１４及びデータ線駆動回路１６に各種信号を入力するための複数の実装端子１９’からの引き出し配線１６ｄ’と共に図１に示した第３保護パターン部１６ｃの如き大容量部へ接続され、保護パターン全体としての容量が確保される。尚、ここでは、アクティブマトリクス基板１を組み込んで完成させた液晶パネルの通常動作時にデータ信号を直接供給する回路の他に、データ線１３をデータ信号供給前に所定電位まで昇圧させるためのプリチャージ信号を供給するプリチャージ回路、アナログ画像信号をサンプリングしてデータ線１３に供給するサンプリング回路、回路や配線の電気的検査の際にデータ線１３に所定の電気信号を供給するための検査回路など、データ線に電気信号を供給する動作に関連する回路をデータ線駆動回路１５として総称することにする。
【００６４】
本実施の形態では特に、図１に示したようにアクティブマトリクス基板１の基板切断時又はパネル面取り時に切り離されると保護パターン１６による走査線１２及びデータ線１３の相互短絡状態が解消されるように、相対的に低抵抗の第３保護パターン部１６ｃは、基板切断時又はパネル面取り時に切り離される位置に少なくとも部分的に形成されている。従って、当該アクティブマトリクス基板１の基板切断時又はパネル面取り時には、保護パターン１６による走査線１２及びデータ線１３の相互短絡状態が解消される。従って、仮に第３保護パターン１６ｃを切り離さなかった場合に、製造後の電気的検査や電気光学パネルに製品化された後の点灯動作などが、保護パターン１６による短絡又は所定の抵抗での接続に起因して正常に行われない程度に、保護パターン１６の抵抗を低く設定しても、実際には、第３保護パターン１６ｃが切り離されるので何等問題は生じない。即ち、製造中における保護パターン１６の抵抗をこの程度にまで低めることにより、製造中における静電破壊防止機能を一層高めることが出来る。しかも、この第３保護パターン１６ｃの切り離しは、基板切断工程やパネル面取り工程により、工程数を増加させることなく比較的容易に行うことが出来る。
【００６５】
尚、本実施の形態では、図１に示したように、点線で示された基板切断ラインに沿って切り離すように構成されているため、相隣接するアクティブマトリクス基板１の間に２本の基板切断ラインが必要とされている。しかしながら、相隣接するアクティブマトリクス基板１の間に、１本の基板切断ラインで足りるように構成してもよい。
【００６６】
即ち図７に示すように、第３保護パターン部１６ｃ’を、基板切断時にアクティブマトリクス基板１’から切り離される隣接アクティブマトリクス基板１’との間の一本の基板切断ライン（図中点線で示す）に沿ってジグザグに延びる部分を含むように構成してもよい。このように構成すれば、相隣接するアクティブマトリクス基板１’の間では、一本の基板切断ラインに沿った基板切断処理のみで、走査線１２及びデータ線１３を相互接続する第３保護パターン部１６ｃ’の切り離し（切断除去）を一時に行える。このように、基板切断工程により工程数を増加させることなく比較的容易に保護パターンの切断除去を行うことが出来るので有利である。尚、基板切断後には、例えば、実装端子１９や図示しない検査用端子を介して走査線１２やデータ線１３に電気信号を供給することにより、走査線１２やデータ線１３、画素部のＴＦＴ３０等における電気的検査が行われる。
【００６７】
（アクティブマトリクス基板の第２の実施の形態）
次に、アクティブマトリクス基板の第２の実施の形態について図８を参照して説明する。図８は、画像表示領域内において、第１保護パターン部とデータ線が交差する箇所における断面図（データ線１３の長手方向から見た断面図）である。尚、図８において、第１の実施の形態における図３と同じ構成要素については同じ参照符号を付しその説明は省略する。
【００６８】
第２の実施の形態のアクティブマトリクス基板の平面形状は、図１に示した第１の実施の形態の場合と同様である。
【００６９】
第２の実施の形態においては、図８に示すように、画像表示領域１１内において複数のデータ線１３に交わるように（図１参照）基板１０上に配列された複数の第1保護パターン部１６ａ”は、データ線１３と交わる箇所において第１層間絶縁膜４１及び第２層間絶縁膜４２に夫々開孔された複数のコンタクトホール４１ａ’及び４２ａ’を介して当該データ線１３と接続されている。そして、このようにデータ線１３と接続された第１保護パターン部１６ａ”の高抵抗部１６ｇは、保護パターンの他の部分よりも不純物の濃度が低く高抵抗に形成されている。
【００７０】
従って、データ線１３に静電気が発生しても、走査線１２及びデータ線１３間等で静電破壊が起こるよりも前に、当該静電気はコンタクトホール４１ａ’及び４２ａ’を介して第１保護パターン部１６ａ”へと流れる。このため、ＴＦＴ３０を構成する各種薄膜や、データ線１３、走査線１２、層間絶縁膜４１〜４３等が静電破壊により不良化することを防止できる。
【００７１】
更に、保護パターン自体の抵抗は、イオン注入される不純物の濃度により調整可能であり、線幅により抵抗を規定する場合と比較して容易に所望の抵抗が得られる。従って、点灯時や電気的検査ときに不良化しない程度にデータ線間の抵抗を高められるように、データ線１３に接続された高抵抗部１６ｇを高抵抗にしつつ、データ線１３からの静電気がコンタクトホール４１ａ’及び４２ａ’を介して第１保護パターン部１６ａ”に確実に流れ込む程度の抵抗に調節できる。
【００７２】
更に、第１保護パターン部１６ａ”には、コンタクトホール４１ａ’及び４２ａ’を介してデータ線１３からの高電圧の静電気が流れ込むことはあっても、当該アクティブマトリクス基板における通常動作時の電圧状態では、高抵抗部１６ｇの存在により実効電流は殆ど流れない。従って、当該保護パターンを、アクティブマトリクス基板の完成後にも残しておくようにする。このように、第２の実施の形態によれば、保護パターンの切断除去工程を省くことが出来、更に、完成後における各種配線やＴＦＴにおける静電破壊の防止にも役立つ。
【００７３】
尚、本実施の形態においても、第１の実施の形態の場合と同様に各種の変形が可能である。
【００７４】
（液晶パネルの実施の形態）
次に、本発明の電気光学パネルの一例としての液晶パネルの実施の形態について図９及び図１０を参照して説明する。尚、図９は、液晶パネルの対向基板の側から見た平面図であり、図１２は、そのＨ−Ｈ’断面図である。
【００７５】
図９及び図１０に示すように、液晶パネルは、基板１０上に各種配線や素子等が形成されてなる上述した本発明のアクティブマトリクス基板と、基板１０に対向配置されたガラス基板等からなる対向基板２０と、基板１０と対向基板２０とを画像表示領域１１の輪郭に沿って相接着するシール材５２と、シール材５２により基板１０と対向基板２０との間に封入された液晶５０と備えて構成されている。
【００７６】
シール材５２の外側の領域には、走査線駆動回路１４、データ線駆動回路１５及び実装端子１９並びにこれらを接続するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも一個所において、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材（銀点）１０６が設けられている。
【００７７】
図１０において、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
【００７８】
このように構成された液晶パネルは、上述した本発明のアクティブマトリクス基板を備えているので、製造中及び製造後における静電破壊による不良品率が格段に低い。しかも、電気的検査が精度良く行われており信頼性も高い。
以上、液晶パネルに本発明を適用した場合を例として本発明の実施の形態を説明したが、本発明は、ＥＬパネル等その他の電気光学パネルにも同様に応用することができる。
【００７９】
【発明の効果】
本発明のアクティブマトリクス基板によれば、画像表示領域内に走査線に沿って設けた第１保護パターン部や基板の縁に設けた第３保護パターン部を含む保護パターンに、基板に発生した静電気が流れるので、製造中及び製造後に各種配線や画素部のＴＦＴ等における静電破壊を防止することが出来る。しかも、半導体膜からなりイオン注入により抵抗の調整が可能な保護パターンを用いて、静電気により保護パターン自体が不良を起こすことを防止し得、更に、製造後における静電破壊の防止をも行える。
【００８０】
また、本発明の電気光学パネルは、静電破壊による不良品率が格段に低く、電気的検査を精度良く行うことも可能であり、保護パターンの存在によりアクティブマトリクス基板の本来の機能が害されていることも殆ど又は全く無く、しかも低コスト化が図られている。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のアクティブマトリクス基板の構成を示す平面図である。
【図２】図１のアクティブマトリクス基板の画素部を拡大して示す平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】画素部の一例における図２のＢ−Ｂ’断面図（図４（Ａ））及び画素部の他の例における図２のＢ−Ｂ’断面図（図４（Ｂ））である。
【図５】図１のアクティブマトリクス基板の画素部の変形例を拡大して示す平面図である。
【図６】第１の実施の形態の変形例のアクティブマトリクス基板の構成を示す平面図である。
【図７】第１の実施の形態の他の変形例のアクティブマトリクス基板の構成を示す平面図である。
【図８】本発明の第２の実施の形態のアクティブマトリクス基板におけるデータ線と保護パターンとが接続される交差部における断面図である。
【図９】本発明の液晶パネルの実施の形態の平面図である。
【図１０】図９のＨ−Ｈ’断面図である。
【符号の説明】
１…アクティブマトリクス基板
１０…基板
１１…画像表示領域
１２…走査線
１３…データ線
１４…走査線駆動回路
１５…データ線駆動回路
１６…保護パターン
１９…実装端子
２０…対向基板
２６…画素電極
３０…画素部のＴＦＴ
３１…ポリシリコン膜
４１…第１層間絶縁膜
４１ａ…コンタクトホール
４２…第２層間絶縁膜
４２ａ…コンタクトホール
４３…第３層間絶縁膜
５０…液晶
Claims (8)
- 複数のデータ線と複数の走査線の交差に応じて設けられた薄膜トランジスタと、該薄膜トランジスタに接続される画素電極とを有するアクティブマトリクス基板であって、
前記画素電極が形成されてなる画像表示領域内において、前記複数の走査線に沿って配列された複数の第１保護パターン部と、
前記画像表示領域外において、該画像表示領域の周囲に沿って配列され、前記第１保護パターン部を相互に接続する第２保護パターン部と、が形成されてなり、
前記第１保護パターン部及び前記第２保護パターン部は前記半導体膜にイオン注入された静電破壊防止用の保護パターンであることを特徴とするアクティブマトリクス基板。 - 前記保護パターンは前記半導体膜にイオン注入された不純物の濃度により抵抗が規定されてなることを特徴とする請求項１記載のアクティブマトリクス基板。
- 前記第１もしくは第２保護パターン部と前記走査線との間に第１層間絶縁膜が設けられ、
前記走査線と前記データ線との間に第２層間絶縁膜が設けられ、
前記第１もしくは第２保護パターン部は、少なくとも一方は前記走査線に溜まった静電気による絶縁破壊が前記第２層間絶縁膜に発生するよりも先に前記第１層間絶縁膜に起こるように前記第１層間絶縁膜を介して前記走査線に重なるか或いは近接配置された静電気通路部を更に含み且つ第１層間絶縁膜は第２層間絶縁膜より薄いことを特徴とする請求項１に記載のアクティブマトリクス基板。 - 前記静電気通路部は、少なくとも部分的に前記静電気通路を除く前記保護パターンの他の部分よりも前記不純物の濃度が低く高抵抗に形成されていることを特徴とする請求項３に記載のアクティブマトリクス基板。
- 前記第１保護パターン部は前記走査線に溜まった静電気が流れ込むように前記画像表示領域中において前記走査線に接続されると共に少なくとも部分的に前記保護パターンの他の部分よりも前記不純物の濃度が低く高抵抗に形成されている静電気通路部を含むことを特徴とする請求項１に記載のアクティブマトリクス基板。
- 前記第２保護パターン部が前記第１層間絶縁膜に夫々開孔された複数のコンタクトホールを介して前記複数の走査線並びにデータ線の少なくとも一方を相互に接続するように形成され、
前記保護パターンは、前記複数の走査線及びデータ線間に所定の抵抗を夫々付与するように、少なくとも相隣接するコンタクトホール間夫々において前記イオン注入工程により前記不純物の濃度が適当に規定された部分を含むことを特徴とする請求項１から５に記載のアクティブマトリクス基板。 - 前記第１保護パターン部が前記第１層間絶縁膜ならびに前記第２層間絶縁膜に夫々開孔された複数のコンタクトホールを介して前記表示領域内において前記複数のデータ線を相互に接続するように形成され、
前記保護パターンは、前記複数のデータ線間に所定の抵抗を夫々付与するように、少なくとも相隣接するコンタクトホール間夫々において前記イオン注入工程により前記不純物の濃度が適当に規定された部分を含むことを特徴とする請求項１から６に記載のアクティブマトリクス基板。 - 請求項１から７のいずれか一項に記載のアクティブマトリクス基板と、該アクティブマトリクス基板に対向配置された対向基板とを備えたことを特徴とする電気光学パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13394398A JP3807096B2 (ja) | 1998-05-15 | 1998-05-15 | アクティブマトリクス基板及びこれを備えた電気光学パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13394398A JP3807096B2 (ja) | 1998-05-15 | 1998-05-15 | アクティブマトリクス基板及びこれを備えた電気光学パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11326948A JPH11326948A (ja) | 1999-11-26 |
| JP3807096B2 true JP3807096B2 (ja) | 2006-08-09 |
Family
ID=15116706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13394398A Expired - Fee Related JP3807096B2 (ja) | 1998-05-15 | 1998-05-15 | アクティブマトリクス基板及びこれを備えた電気光学パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3807096B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW521303B (en) | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| JP4776792B2 (ja) * | 2000-02-28 | 2011-09-21 | 株式会社半導体エネルギー研究所 | 発光装置および電気器具 |
| JP4486770B2 (ja) * | 2001-09-28 | 2010-06-23 | シャープ株式会社 | フラットパネルディスプレイ用基板 |
| KR100777724B1 (ko) * | 2002-02-07 | 2007-11-19 | 삼성에스디아이 주식회사 | 유기전자 발광소자와, 이의 기판 및 그 절단방법 |
| JP4294311B2 (ja) | 2002-12-27 | 2009-07-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法および表示装置の加工基板 |
| TW584953B (en) * | 2003-04-25 | 2004-04-21 | Toppoly Optoelectronics Corp | ESD protection device with thick poly film, electronic device and method for forming the same |
| US7297979B2 (en) | 2003-12-18 | 2007-11-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display |
| KR101123331B1 (ko) * | 2004-08-30 | 2012-03-26 | 엘지디스플레이 주식회사 | 액정표시장치 제조용 모 패널 |
| CN100458509C (zh) * | 2007-01-29 | 2009-02-04 | 深圳市宇顺电子股份有限公司 | 一种具有防静电导网的lcd基板 |
| US8183755B2 (en) * | 2008-06-12 | 2012-05-22 | Samsung Mobile Display Co., Ltd. | Flat panel display apparatus and method of manufacturing the same |
-
1998
- 1998-05-15 JP JP13394398A patent/JP3807096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11326948A (ja) | 1999-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1180716B1 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| JP3029531B2 (ja) | 液晶表示装置 | |
| CN1992291B (zh) | 薄膜晶体管基板及其制造方法 | |
| KR101303476B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| KR100234892B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| CN110390915B (zh) | 有源矩阵基板、显示装置及有源矩阵基板的缺陷修正方法 | |
| JP4390991B2 (ja) | 液晶表示装置 | |
| JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
| US20080049155A1 (en) | Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof | |
| KR100384672B1 (ko) | 액정 표시 장치 | |
| US6404465B1 (en) | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes | |
| US20040001168A1 (en) | Electro-optical device and method for manufacturing semiconductor element | |
| CN212461692U (zh) | 半导体装置 | |
| JPH11186561A (ja) | 薄膜半導体装置及び表示装置 | |
| JP3807096B2 (ja) | アクティブマトリクス基板及びこれを備えた電気光学パネル | |
| JP4410912B2 (ja) | 静電保護回路 | |
| KR100686270B1 (ko) | 액정 표시 장치 | |
| JP3702696B2 (ja) | アクティブマトリクス基板、電気光学装置、およびアクティブマトリクス基板の製造方法 | |
| JP3820743B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP3326673B2 (ja) | 液晶表示素子 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JP3752824B2 (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP4755748B2 (ja) | 平面表示装置 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |