KR20030078639A - 액정 표시 장치의 입출력 보호 회로 - Google Patents

액정 표시 장치의 입출력 보호 회로 Download PDF

Info

Publication number
KR20030078639A
KR20030078639A KR10-2003-0009696A KR20030009696A KR20030078639A KR 20030078639 A KR20030078639 A KR 20030078639A KR 20030009696 A KR20030009696 A KR 20030009696A KR 20030078639 A KR20030078639 A KR 20030078639A
Authority
KR
South Korea
Prior art keywords
input
output
substrate potential
type substrate
output protection
Prior art date
Application number
KR10-2003-0009696A
Other languages
English (en)
Other versions
KR100503689B1 (ko
Inventor
요시아키 나카자키
Original Assignee
가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터 filed Critical 가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터
Publication of KR20030078639A publication Critical patent/KR20030078639A/ko
Application granted granted Critical
Publication of KR100503689B1 publication Critical patent/KR100503689B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정 표시 장치의 입출력 보호 회로는 보다 안정적인 입출력 보호 기능을 갖는 액정 표시 장치의 입출력 보호 회로를 제공하기 위한 것이다. 입출력 보호 회로는 입출력 단자 패드(11)와 입출력 초기단계 TFT(12)와의 사이에 설치된 저항(13)과 입출력 단자 패드(11)와 저항(13)을 접속하는 배선과 그랜드 단자(20)와 전원 단자(21)와의 사이에 직렬로 접속된 2개의 입출력 보호 TFT(14, 15)를 가진다. 2개의 입출력 보호 TFT(14, 15)의 접속부에 상기 배선이 접속되고, 2개의 입출력 보호 TFT(14, 15)는 각각 채널층에 접속된 P형 기판전위 고정단자(16, 18) 및 N형 기판전위 고정단자(17, 19)를 가지고 상기 고정단자들은 그랜드 단자(20)에 접속되어 있다.

Description

액정 표시 장치의 입출력 보호 회로{Protection Circuit for Input and Output of Liquid Crystal Display}
발명의 분야
본 발명은 액정 패널의 입출력 초기단계 박막 트랜지스터에 대해서 전류 서지(surge)와 전압 소음에 관한 정전기 대책으로서 입출력 보호 기능을 갖는 액정 표시 장치의 입출력 보호 회로에 관한 것이다.
발명의 배경
종래의 저온에서 제조된 다결정 실리콘층(폴리 실리콘층)으로 구성된 박막 트랜지스터(이하, 박막 트랜지스터를 TFT로 기재한다.)를 포함하는 액정 표시 장치에서, 각 화소 위치에 설치된 스위치용의 TFT와 액정 패널의 구동 회로 및 입출력 보호 회로는 LDD MOS TFT(N-Channel Lightly Doped Drain TFT)를 포함한다.
도 5에 종래의 액정 표시 장치의 입출력 회로의 등가 회로도를 나타낸다.
도 5에 나타내는 바와 같이 입출력 단자 패드(41)를 통해서 대향 전극 등에 공급하는 전원이 상기 입출력 보호 회로에 인가된다.
상기 입출력 보호 회로는 입출력 보호 TFT(42)와 입력 저항(R1)과 입출력 보호 TFT(42)의 게이트(G)와 드레인(D) 사이에 접속된 저항(R2)을 가지고, 상기 출력부에 입출력 초기단계 TFT(43)와 저항(R3, R4, R5)이 설치되어 있다. 입출력 보호TFT(42) 및 입출력 초기단계 TFT(43)는 LDD 구조를 갖는 TFT이다. 입출력 보호 TFT(42)의 확산층으로 구성되는 소스(S)는 전원(Vss)에 접속되어 있다. 입출력 초기단계 TFT(43)는 액정 패널의 대향 전극에 전원(전류)을 부여하는 버퍼(buffer)이고, 상기 드레인(D)은 저항(R3)을 통해서 게이트(G)에 접속되면서 전원(Vdd)에 접속한다. 또한, 입출력 초기단계 TFT(43)의 소스(S)는 저항(R4)을 통해서 전원(Vss)에 접속되면서, 입출력 보호 TFT(42)의 드레인(D)에 공통으로 접속되어 저항(R5)을 통해서 입력 회로에 접속되어 있다.
입출력 보호 TFT(42) 및 입출력 초기단계 TFT(43)는 일반적인 반도체 소자와 같이, 실리콘(Si) 등의 반도체 기판상에 구성된 것이 아니고 유리 기판상에 포토리소그래피 방법을 이용하여 다결정 실리콘에 의해서 형성된 TFT이다. 액정 표시 장치의 TFT에서 채널층은 진성 반도체(비(非)도프의 Si)로 구성되어 있기 때문에 기판에 대해서, 즉 채널층에 대해서 기준이 되는 전위가 부여되지 않은 경우가 많다.
그러나, 상기의 구성에서는 입출력 보호 회로에 흘러 들어간 전류가 빠져나갈 수 있는 방법이 충분히 확보되어 있지 않기 때문에, 결과적으로 입출력 보호 회로를 구성하는 입출력 보호 TFT의 절연막 또는 접합부에서 정전 파괴가 발생하여 입출력 보호 회로의 본래의 역할을 달성하지 못하게 되는 문제가 있다.
여기서 MOS TFT의 스냅백(snap back) 현상에 대해서 도 6 및 도 7을 이용하여 설명한다.
도 6에 나타내는 구조의 MOS TFT에서는 산화 절연막(51) 상에 다결정 실리콘층(57)이 형성되고 그 위에 게이트 절연막(52)이 형성되고 다시 그 위에 게이트 전극(53)이 형성되어 있다. 상기 게이트 전극(53)의 패턴을 이용하여 불순물이 다결정 실리콘층(57)에 도핑되어, 드레인 영역(54)과 소스 영역(55)이 형성되고 이들의 중간 영역이 채널 영역(56)이다. 이와 같은 LDD 구조의 TFT에서는 소스 영역(55)을 전원(Vss)에 접속하고 드레인 영역(54)과 게이트 전극(53)을 공통으로 접속하고 제어 전압(Vcnt)을 부여하도록 한다.
제어 전압(Vcnt)을 가변함으로써 드레인 영역(54)과 소스 영역(55) 사이의 인가 전압(Vds)을 제어하고, 드레인 영역(54)과 소스 영역(55)에 흐르는 전류(Ids)의 변화를 조사했다. 그 결과, 인가 전압(Vds)과 전류(Ids)와의 관계는 도 7에 나타내는 실선과 같이 변화한다. 여기서, 인가 전압(Vds)을 일단 항복 전압(브레이크 아우트 전압)(BVds)이상으로 하면, 전류(Ids)가 급히 흐르기 시작하고 인가 전압(Vds)을 항복 전압(BVds) 이하로 하여도 전류(Ids)는 감소하지 않게 된다. 그리고, 보다 낮은 인가 전압(Vds)에서 전류(Ids)가 증가하는 2차 항복 상태가 발생한다. 이와 같은 현상을 스냅백이라고 부른다.
전압 전류 특성에 있어서, 도면의 P점에서의 전압을 유지(hold) 전압이라고부르고 전류를 유지(hold) 전류라 부른다. 이와 같은 스냅백 특성은 MOS TFT의 바이폴라 액션이라고 불려진다. TFT의 드레인과 기판(즉, 채널)과의 불순물 농도 차이가 크면 도면에서 실선에서 파선으로 나타내는 바와 같이 특성이 변화한다. 결국, 항복 전압(BVds)은 낮아지고 유지 전압도 낮아진다. 이와 같은 형태의 TFT를 여기서는 비(非) LDD TFT라고 부른다.
이와 같은 항복 전압(BVds)과 유지 전압을 높게 한 것을 액정 패널의 구동용 TFT로서 이용하기에는 최적이지만, 입출력 보호용 TFT로서 사용하기에는 적합하지 않다. 한편, 액정 표시 장치에서 이용되고 있는 TFT에서는 기판 전위를 고정할 수 없기 때문에 기판측의 하부 지면막 및 반도체층과 게이트 절연막에 존재하는 고정 전하 등의 영향으로 기판 전위가 변화하기 때문에, TFT의 특성이 불안정하게 되는 문제점도 있었다.
또한, 상술한 바와 같이 종래의 액정 표시 장치의 입출력 보호 회로에서는 입출력 보호 회로에 흘러 들어간 전류가 빠져나갈 수 있는 방법이 없기 때문에, 액정 패널의 각 화소의 구동에 이용하는 스위치 소자 혹은 입출력 초기단계 TFT를 LDD의 TFT로 구성하여, 상기 LDD TFT의 항복 전압(BVds) 및 스냅백 시의 유지 전압보다 각각 낮은 비(非)LDD TFT에서 보호용 TFT를 구성할 수는 없었다.
본 발명은 상기와 같은 종래의 문제점을 감안하여 이루어진 것으로, 보다 안정적인 입출력 보호 기능을 갖는 액정 표시 장치의 입출력 보호 회로를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명에 있어서는 특허 청구의 범위에 기재하도록 하는 것과 같은 구성을 취한다.
즉, 청구항 1 기재의 액정 표시 장치의 입출력 보호 회로는 채널층에 접속된 P형 기판전위 고정단자 및 N형 기판전위 고정단자를 갖는 입출력 보호 TFT를 구비하고, 상기 P형 기판전위 고정단자 및 상기 N형 기판전위 고정단자는 그랜드 단자에 접속되어 있는 것을 특징으로 한다.
또한, 청구항 2의 액정 표시 장치의 입출력 보호 회로는 입출력 단자 패드와 입출력 초기단계 TFT와의 사이에 설치한 저항과 상기 입출력 단자 패드와 상기 저항을 접속하는 배선과 그랜드 단자와 전원 단자와의 사이에 직렬로 접속된 2개의 입출력 보호 TFT를 가지고, 상기 2개의 입출력 보호 TFT의 접속부에 상기 배선이 접속되어 상기 2개의 입출력 보호 TFT는 각각 채널층에 접속된 P형 기판전위 고정단자 및 N형 기판전위 고정단자를 가지고, 상기 단자들은 그랜드 단자에 접속되어 있는 것을 특징으로 한다.
또한, 청구항 3 기재의 액정 표시 장치의 입출력 보호 회로를 나타내는 청구항 2의 액정 표시 장치의 입출력 보호 회로에서, 상기 입출력 초기단계 TFT는 채널층에 접속된 P형 기판전위 고정단자 및 N형 기판전위 고정단자를 가지고, 상기 단자들은 기판 바이어스 발생회로에 접속되어 있는 것을 특징으로 한다.
또한, 청구항 4 기재의 액정 표시 장치의 입출력 보호 회로를 나타내는 청구항 1, 2 또는 3 기재의 액정 표시 장치의 입출력 보호 회로에서, 상기 입출력 보호 TFT의 항복 전압 및 유지 전압이 입출력 초기단계 TFT 혹은 상기 액정 표시 장치의화소 구동용 스위치 소자의 TFT의 항복 전압 및 유지 전압보다 각각 낮게 구성되어 있는 것을 특징으로 한다.
도 1은 본 발명의 구체예1의 액정 표시 장치의 입출력 보호 회로의 회로도이다.
도 2는 도 1에 나타내는 회로에 대응하는 구체예2의 액정 표시 장치의 입출력 보호 회로의 구조를 나타내는 평면도이다.
도 3은 본 발명의 구체예2의 액정 표시 장치의 입출력 보호 회로의 회로도이다.
도 4는 도 3에 나타내는 회로에 대응하는 구체예2의 액정 표시 장치의 입출력 보호 회로의 구조를 나타내는 평면도이다.
도 5는 종래의 액정 표시 장치의 입출력 보호 회로의 등가 회로도이다.
도 6은 MOS FET의 스냅백(snap back) 특성의 측정방법을 실행하기 위한 접속도이다.
도 7은 MOS FET의 스냅백 특성을 나타내는 도면이다.
* 도면의 주요부호에 대한 설명 *
11: 입출력 단자 패드12: 입출력 초기단계 TFT
13: 입출력 보호용의 저항14, 15: 입출력 보호 TFT
16: 입출력 보호 TFT(14)의 N형 기판전위 고정단자
17: 입출력 보호 TFT(14)의 P형 기판전위 고정단자
18: 입출력 보호 TFT(15)의 N형 기판전위 고정단자
19: 입출력 보호 TFT(15)의 P형 기판전위 고정단자
20: 그랜드 단자21: 전원 단자
22: 입출력 보호 TFT(12)의 N형 기판전위 고정단자
23: 입출력 초기단계 TFT(12)의 P형 기판전위 고정단자
24: 기판 바이어스 발생회로41: 입출력 단자 패드
42: 입출력 보호 TFT43: 입출력 초기단계 TFT
R1, R2, R3, R4, R5: 저항G: 게이트
S: 소스D: 드레인
Vdd, Vss: 전원51: 산화 절연막
52: 게이트 절연막53: 게이트 전극
54: 드레인 영역55: 소스 영역
56: 채널 영역57: 다결정 실리콘층
Vcnt: 제어 전압
이하, 도면을 이용하여 본 발명의 구체예에 대해서 상세하게 설명한다. 더욱이, 이하에서 설명하는 도면에서 동일한 기능을 갖는 것에는 동일 부호를 붙이고 그 반복된 설명은 생략한다.
구체예 1
도 1에는 본 발명의 구체예 1의 액정 표시 장치의 입출력 보호 회로의 회로도를 나타내고, 도 2에는 도 1의 회로에 대응하는 구체예 1의 액정 표시 장치의 입출력 보호 회로의 구조를 나타내는 평면도를 나타낸다.
도 1 및 도 2에서, 11은 입출력 단자 패드, 12는 입출력 초기단계 TFT, 13은 입출력 보호용의 저항, 14 및 15는 입출력 보호 TFT, 16은 입출력 보호 TFT(14)의 채널층에 접속된 N형 기판전위 고정단자(즉, 채널층에 접속되는 영역에 설치된 N형 불순물 영역에 접속된 금속 전극으로 이루어지는 기판(채널층) 전위 고정용 전극 단자), 17은 동일한 형태로 입출력 보호 TFT(14)의 채널층에 접속된 P형 기판전위 고정단자, 18은 동일한 형태로 입출력 보호 TFT(15)의 채널층에 접속된 N형 기판전위 고정단자, 19는 동일한 형태로 입출력 보호 TFT(15)의 채널층에 접속된 P형 기판전위 고정단자, 20은 그랜드 단자(어스 단자), 21은 전원 단자를 나타낸다.
입출력 초기단계 TFT(12) 이후의 구성은 이미 잘 알려져 있기 때문에 도시하지 않는다.
입출력 단자 패드(11)와 입출력 초기단계 TFT(12)와의 사이에는 예를 들면 확산층(예를 들면 소스 영역 및 드레인 영역 등에서 사용하는 것과 동일한 형태의 고농도 N형층)으로 구성된 저항(13)(예를 들면, 약 300Ω에서 2.0kΩ의 범위의 저항 값을 갖는 저항)이 설치되어 있다. 더욱이, 저항(13)은 상기 회로에 2개 이상 설치되어 있어도 좋다(예를 들면, 입출력 단자 패드(11) 및 저항(13)을 접속하는 배선의 2개의 입출력 보호 박막 트랜지스터(14, 15)의 접속부와 입출력 단자 패드(11)와의 사이). 저항(13)은 서지 전류가 입출력 초기단계 TFT(12)(입출력 회로의 일부를 구성한다)와 입출력 초기단계 TFT(12)에 연결되는 입출력 보호 회로에 흘러갈 때, 응답 특성을 나쁘게 하기(예를 들면 응답을 지연시킨다) 때문에 해당 입출력 보호 회로에 도입되어 있다.
저항(13)과 입출력 단자 패드(11)와의 사이에 입출력 보호 TFT(14, 15)가 접속되어 있다. 입출력 보호 TFT(14, 15)의 항복 전압(BVds) 및 스냅백 특성에서의 유지 전압은 입출력 초기단계 TFT(12)(혹은 상기 액정 표시 장치의 화소 구동용 스위치 소자인 TFT)보다 작게 설정되어 있다. 결국, 상기 입출력 회로가 작동하기 전에 상기 입출력 보호 회로가 동작하도록 되어 있다. 그리고 큰 전류의 서지(surge)가 발생했을 때 회로 파손이 발생하지 않도록, 입출력 보호 TFT(14, 15)의 게이트 폭은 입출력 초기단계 TFT(12)의 게이트 폭보다 크게 되어 있다. 게이트 폭은 공급전력에 의해서 결정되지만 100㎛ 이상이 바람직하다.
입출력 보호 TFT(14)는 플러스 측의 서지(surge) 소음에 대한 보호 TFT이고, 도 1에 나타내는 바와 같이 소스는 그랜드 단자(20)에 접속되어 있다. 또한, 입출력 보호 TFT(14)의 채널층에는 N형 기판전위 고정단자(16) 및 P형 기판전위 고정단자(17)가 접속되어 있다. 즉, N형 기판전위 고정단자(16) 및 P형 기판전위 고정단자(17)는 도 2에 나타내는 바와 같이 입출력 보호 TFT(14)의 채널층에 접속되는 영역에 접속되는 영역에 설치된 N형 불순물 영역 및 P형 불순물 영역(도시하지 않음)상에 각각 전기적으로 접속되도록 형성된 금속 전극에 의해서 구성된다.
입출력 보호 TFT(15)는 마이너스측의 서지 소음에 대한 보호 TFT이고, 소스는 전원(Vdd) 단자(21)에 접속되어 있다. 또한, 입출력 보호 TFT(15)의 채널층에는 N형 기판전위 고정단자(18) 및 P형 기판전위 고정단자(19)가 접속되어 있다. 즉, N형 기판전위 고정단자(18) 및 P형 기판전위 고정단자(19)는 도 2에 나타내는 바와 같이 입출력 보호 TFT(15)의 채널층에 접속되는 영역에 설치된 N형 불순물 영역 및 P형 불순물 영역(도시하지 않음)상에 각각 전기적으로 접속되도록 형성된 금속 전극에 의해서 구성된다.
입출력 단자 패드(11)는 금속, 예를 들면 Ti(하부층)/A1(상부층)(상하 부분을 반대로 하여도 좋다)으로 구성되어 있다.
입출력 초기단계 TFT(12)는 금속, 예를 들면 MoW 및 A1 등으로 이루어지는 게이트 전극과 N형 반도체층인 Si로 구성된 소스 및 드레인을 가지고 있다. 입출력초기단계 TFT(12)의 소스 및 드레인을 포함하는 반도체층은 게이트 전극과 절연막으로 전기적으로 분리되어, 소스, 드레인은 콘택홀(contact hole)에 의해서, 예를 들면 A1의 금속막으로 연결되어 있다.
저항(13)은 예를 들면 N형 Si층으로 구성되어 있지만, P형 Si층과는 다른 재료로도 가능하다.
또한, 입출력 보호 TFT(14, 15)도 게이트, 소스 및 드레인의 구조에 대해서는 입출력 초기단계 TFT(12)와 동일하다. 단자, 입출력 보호 TFT(14)에 대해서는 해당 TFT(14)의 전극하의 진성 반도체층(I층)에 N형 기판전위 고정단자(16) 및 P형 기판전위 고정단자(17)가 접속되어 있다. 동일한 형태로 입출력 보호 TFT(15)에 대해서는 해당 TFT(15)의 게이트 전극하의 진성 반도체층(I층)에 N형 기판전위 고정단자(18) 및 P형 기판전위 고정단자(19)가 접속되어 있다. 이들의 기판전위 고정단자(16, 17, 18, 19)는 도 2에 나타내는 바와 같이, 예를 들면 게이트 전극 재료로 이루어지는 배선에 의해서 하나로 모아져서 콘택트홀을 통해서 그랜드 단자(20)에 접속되어 있다.
이와 같이, 입출력 보호 TFT(14)에 대해서는 기판(즉, 채널층)의 전위는 N형 기판전위 고정단자(16) 및 P형 기판전위 고정단자(17)에 의해서 고정된다. 입출력 보호 TFT(15)에 대해서 기판 전위는 N형 기판전위 고정단자(18) 및 P형 기판전위 고정단자(19)에 의해서 고정된다.
이들의 N형 기판전위 고정단자(16), P형 기판전위 고정단자(17), N형 기판전위 고정단자(18) 및 P형 기판전위 고정단자(19)에 의해서 입출력 보호 TFT(14, 15)의 특성을 안정화시킬 수 있다. 또한, 서지 전류가 흐르는 경우에 이들의 N형 기판전위 고정단자(16), P형 기판전위 고정단자(17), N형 기판전위 고정단자(18) 및 P형 기판전위 고정단자(19)에도 전류가 흐름으로써, 입출력 보호 TFT(14, 15)가 한번의 서지 소음에 의해서 파괴되는 것을 방지할 수 있다.
더욱이, 입출력 보호 TFT(14, 15)에 각각 2개의 N형 기판전위 고정단자(16, 18) 및 P형 기판전위 고정단자(17, 19)를 설치했기 때문에 계면 준위와 벌크(bulk) 준위와의 분리 평가가 어렵고, TFT의 평가에서는 통상의 세로 방향의 N형(혹은 P형) TFT에 대해서 가로 방향으로 PIN 다이오드를 설치하고, 소스, 드레인 및 게이트 전극의 3개의 단자에 덧붙여서, 합계 5개 단자의 구조로 함으로써 세로 방향 TFT의 특성 평가 및 가로 방향의 PIN 다이오드 평가를 실현할 수 있다.
상기와 같이, 구체예 1의 액정 표시 장치의 입출력 보호 회로는 채널층에 접속된 P형 기판전위 고정단자(16, 18) 및 N형 기판전위 고정단자(17, 19)를 갖는 입출력 보호 TFT(14, 15)를 구비하고, P형 기판전위 고정단자(16, 18) 및 N형 기판전위 고정단자(17, 19)를 그랜드 단자(20)에 접속한 것을 특징으로 한다(청구항 1에 대응).
또한, 구체예 1의 액정 표시 장치의 입출력 보호 회로는 입출력 단자 패드(11)와 입출력 초기단계 TFT(12)와의 사이에 설치된 저항(13)과 입출력 단자 패드(11)와 저항(13)을 접속하는 배선과, 그랜드 단자(20)와 전원 단자(21)와의 사이에 직렬로 접속된 2개의 입출력 보호 TFT(14, 15)를 가지고, 2개의 입출력 보호 TFT(14, 15)의 접속부에 상기 배선이 접속되고, 2개의 입출력 보호 TFT(14, 15)는각각 채널층에 접속된 P형 기판전위 고정단자(16, 18) 및 N형 기판전위 고정단자(17, 19)를 가지고, P형 기판전위 고정단자(16, 18) 및 N형 기판전위 고정단자(17, 19)를 그랜드 단자(20)에 접속한 것을 특징으로 한다(청구항 2에 대응).
또한, 구체예 1의 액정 표시 장치의 입출력 보호 회로에서는 입출력 보호 TFT(14, 15)의 항복 전압 및 유지 전압이 입출력 초기단계 TFT(12) 혹은 해당 액정 표시 장치의 화소 구동용 스위치 소자의 TFT의 항복 전압 및 유지 전압보다 각각 낮게 구성되어 있는 것을 특징으로 한다(청구항 4에 대응).
구체예 2
도 3은 본 발명의 구체예 2의 액정 표시 장치의 입출력 보호 회로의 회로도를 나타낸다. 도 4에서는 도 3에 대응하는 구체예 2의 액정 표시 장치의 입출력 보호 회로의 구조를 나타내는 평면도를 나타낸다.
도 3 및 도 4에서, 22는 입출력 초기단계 TFT(12)의 채널층에 접속된 N형 기판전위 고정단자(즉, 채널층에 접속되는 영역에 설치된 N형 불순물 영역에 접속된 금속 전극으로 이루어지는 기판전위 고정용 전극 단자), 23은 동일한 형태로 입출력 TFT(12)의 채널층에 접속된 P형 기판전위 고정단자, 24는 입출력 초기단계 TFT(12)의 채널층에 접속된 N형 기판전위 고정단자(22) 및 P형 기판전위 고정단자(23)가 접속된 기판 바이어스 발생회로(기판전위 발생회로 및 기판 바이어스 보정회로)이다.
상기 구체예 1을 나타내는 도 1 및 도 2와 구체예 2를 나타내는 도 3 및 도4는 입출력 단자 패드(11)에서 입출력 보호 회로가 연결되어 있는 그랜드 단자(20)까지의 구조는 동일하기 때문에 설명은 생략한다.
도 3 및 도 4에서, 입출력 초기단계 TFT(12)에 P형 기판전위 고정단자(23) 및 N형 기판전위 고정단자(22)가 접속되어, P형 기판전위 고정단자(23) 및 N형 기판전위 고정단자(22)는 기판 바이어스 발생회로(24)에 접속되어 있다. 기판 바이어스 발생회로(24)에 의해서 상기 단자(23, 22)에 전압을 인가한다. 입출력 초기단계 TFT(12)의 항복 전압(BVds)을 입출력 보호 TFT(14, 15)보다 높게 설정함으로서 입출력 보호 TFT(14, 15)는 안정적으로 움직인다. 더욱이, 기판 바이어스 발생회로(24)는 예를 들면 도 3에 나타내는 바와 같이 최대 부하가 되기 전에, 예를 들면 휴즈 등으로 이루어지는 저항을 가지고 있으며 입출력 초기단계 TFT(12)의 기판 전위를 조정할 수 있다.
이와 같이, 구체예 2에서도 입출력 보호 TFT(14, 15)의 기판 전위가 고정되어 있지 않은 것에 의한 전기적인 불안정성에 대해서는 N형 기판전위 고정단자(16, 18) 및 P형 기판전위 고정단자(17, 19)를 설치함으로서 전기 특성이 안정화되고, 또한 서지 소음 전류가 소스측 뿐만 아니라 기판측에도 흘러 들어가고, 입출력 보호 TFT(14, 15)가 한번의 서지 소음으로 파괴하는 것을 방지한다.
또한, 구체예 2에 대해서는 입출력 초기단계 TFT(12)의 채널층에 P형 기판전위 고정단자(22) 및 N형 기판전위 고정단자(23)가 접속되어 있다. 입출력 초기단계 TFT(12)에 조정된 기판전위를 기판 바이어스 발생회로(24)에서 인가함으로써 입출력 초기단계 TFT(12)의 항복 전압(BVds)이 입출력 보호 회로의 항복 전압(BVds)에 비해서 항상 크게 되도록 설정할 수 있다.
더욱이, 입출력 보호 TFT(14, 15) 및 입출력 초기단계 TFT(12)에 각각 2개의 N형 기판전위 고정단자(16, 18, 22) 및 P형 기판전위 고정단자(17, 19, 23)가 설치되었기 때문에, 계면 준위와 벌크(bulk) 준위와의 분리 평가가 어렵고 TFT의 평가에서는 통상의 세로 방향의 N형(혹은 P형) TFT에 대해서 가로 방향으로 PIN 다이오드를 설치하고, 소스, 드레인 및 게이트 전극의 3개의 단자에 덧붙여서 합계 5개의 단자의 구조로 함으로써 세로 방향 TFT의 특성 평가 및 가로 방향의 PIN 다이오드 평가를 실현할 수 있다.
상기와 같이, 구체예 2의 액정 표시 장치의 입출력 보호 회로에서 입출력 초기단계 TFT(12)는 채널층에 접속된 P형 기판전위 고정단자(22) 및 N형 기판전위 고정단자(23)를 가지고, P형 기판전위 고정단자(22) 및 N형 기판전위 고정단자(23)는 기판 바이어스 발생회로(24)에 접속되어 있는 것을 특징으로 한다(청구항 3에 대응).
이상 설명한 바와 같이, 본 발명에 의하면 보다 안정적인 입출력 보호 기능을 갖는 액정 표시 장치의 입출력 보호 회로를 제공할 수 있다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.

Claims (4)

  1. 채널층에 접속된 P형 기판전위 고정단자 및 N형 기판전위 고정단자를 갖는 입출력 보호 트랜지스터를 구비하고, 상기 P형 기판전위 고정단자 및 상기 N형 기판전위 고정단자는 그랜드 단자에 접속되어 있는 것을 특징으로 하는 액정 표시 장치의 입출력 보호 회로.
  2. 입출력 단자 패드와 입출력 초기단계 박막 트랜지스터와의 사이에 설치된 저항과 상기 입출력 단자 패드와 상기 저항을 접속하는 배선과, 상기 그랜드 단자와 전원 단자와의 사이에 직렬로 접속된 2개의 입출력 보호 박막 트랜지스터를 가지고, 상기 2개의 입출력 보호 박막 트랜지스터의 접속부에 상기 배선이 접속되어, 상기 2개의 입출력 보호 박막 트랜지스터는 각각 채널층에 접속된 P형 기판전위 고정단자 및 N형 기판전위 고정단자를 가지고, 상기 P형 기판전위 고정단자 및 상기 N형 기판전위 고정단자는 그랜드 단자에 접속되어 있는 것을 특징으로 하는 액정 표시 장치의 입출력 보호 회로.
  3. 제2항에 있어서, 상기 입출력 초기단계 박막트랜지스터는 채널층에 접속된 P형 기판전위 고정단자 및 N형 기판전위 고정단자를 가지고, 상기 P형 기판전위 고정단자 및 상기 N형 기판전위 고정단자는 기판 바이어스 발생회로에 접속되어 있는 것을 특징으로 하는 액정 표시 장치의 입출력 보호 회로.
  4. 제1항 내지 제3항의 어느 한 항에 있어서, 상기 입출력 보호 박막 트랜지스터의 항복 전압 및 유지 전압이 입출력 초기단계 박막트랜지스터 혹은 상기 액정 표시 장치의 화소 구동용 스위치 소자의 박막 트랜지스터의 항복 전압 및 유지 전압보다 각각 낮게 구성되어 있는 것을 특징으로 하는 액정 표시 장치의 입출력 보호 회로.
KR10-2003-0009696A 2002-03-29 2003-02-17 액정 표시 장치의 입출력 보호 회로 KR100503689B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00094476 2002-03-29
JP2002094476A JP2003298057A (ja) 2002-03-29 2002-03-29 液晶表示装置の入出力保護回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049334A Division KR100592406B1 (ko) 2002-03-29 2005-06-09 액정 표시 장치의 입출력 보호 회로

Publications (2)

Publication Number Publication Date
KR20030078639A true KR20030078639A (ko) 2003-10-08
KR100503689B1 KR100503689B1 (ko) 2005-08-19

Family

ID=28449692

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2003-0009696A KR100503689B1 (ko) 2002-03-29 2003-02-17 액정 표시 장치의 입출력 보호 회로
KR1020050049334A KR100592406B1 (ko) 2002-03-29 2005-06-09 액정 표시 장치의 입출력 보호 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050049334A KR100592406B1 (ko) 2002-03-29 2005-06-09 액정 표시 장치의 입출력 보호 회로

Country Status (4)

Country Link
US (2) US7138987B2 (ko)
JP (1) JP2003298057A (ko)
KR (2) KR100503689B1 (ko)
CN (2) CN1825405A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298057A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 液晶表示装置の入出力保護回路
JP2005049637A (ja) * 2003-07-29 2005-02-24 Seiko Epson Corp 駆動回路及びその保護方法、電気光学装置並びに電子機器
US7309900B2 (en) * 2004-03-23 2007-12-18 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor formed on insulating substrate
JP2007335511A (ja) * 2006-06-13 2007-12-27 Fujitsu Ltd 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法
CN101878534B (zh) * 2008-01-21 2012-07-04 夏普株式会社 半导体装置和显示装置
US8698137B2 (en) * 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9817032B2 (en) 2012-05-23 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measurement device
TWI472979B (zh) * 2012-10-22 2015-02-11 Superc Touch Coporation 可重組感測點之觸控面板裝置及感測方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545583B2 (ja) * 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3450297B2 (ja) * 1997-09-30 2003-09-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 静電放電に対して保護するための保護構造体を備えた集積半導体回路
JP3102391B2 (ja) * 1997-10-27 2000-10-23 日本電気株式会社 半導体集積回路
JP2001148464A (ja) * 1999-11-18 2001-05-29 Toshiba Microelectronics Corp 半導体集積回路
US6329691B1 (en) * 1999-12-13 2001-12-11 Tower Semiconductor Ltd. Device for protection of sensitive gate dielectrics of advanced non-volatile memory devices from damage due to plasma charging
JP2001209026A (ja) 2000-01-24 2001-08-03 Matsushita Electric Ind Co Ltd 液晶表示装置の入出力保護回路
US6500701B2 (en) * 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP2003298057A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 液晶表示装置の入出力保護回路

Also Published As

Publication number Publication date
JP2003298057A (ja) 2003-10-17
KR100592406B1 (ko) 2006-06-22
CN1825405A (zh) 2006-08-30
CN1448911A (zh) 2003-10-15
US20070001949A1 (en) 2007-01-04
KR100503689B1 (ko) 2005-08-19
US20030184507A1 (en) 2003-10-02
US7138987B2 (en) 2006-11-21
KR20050067379A (ko) 2005-07-01

Similar Documents

Publication Publication Date Title
KR100592406B1 (ko) 액정 표시 장치의 입출력 보호 회로
US4994904A (en) MOSFET having drain voltage detection function
US10291021B2 (en) Protection circuit and electronic device
US6222710B1 (en) Semiconductor device
US6838700B2 (en) Active matrix substrate
JP3949647B2 (ja) 半導体集積回路装置
JPH11295684A (ja) Ｌｃｄコントローラーｉｃの保護回路
US7816212B2 (en) Method of high voltage operation of a field effect transistor
JPH09284119A (ja) 半導体集積回路装置
JPH02226808A (ja) 過電流保護機能付きパワーｍｏｓｆｅｔ
US5729420A (en) High voltage recoverable input protection circuit and protection device
WO2011096031A1 (ja) 静電気保護装置
JPH06141464A (ja) 自己保護分圧ブリッジ
JP3983754B2 (ja) 過熱保護回路を備えた半導体装置およびそれを用いた電子回路
KR100234860B1 (ko) Cmos 반도체 장치
JPH02226407A (ja) 過電流保護機能付きパワーｍｏｓｆｅｔ
JP2000236022A (ja) フューズトリミング回路
JP2859029B2 (ja) 高耐圧ｍｏｓトランジスタの出力保護装置
US7113378B2 (en) ESD breakdown prevention protection circuit
JP4076261B2 (ja) 半導体装置
JPH07106581A (ja) 半導体装置
JP2002176347A (ja) 過電流制限型半導体素子
KR0166155B1 (ko) 일정한 전류 분포로 개선된 반도체 정전기 보호회로
JP2003008020A (ja) 半導体装置
KR20070030675A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee