JPH02226407A - 過電流保護機能付きパワーｍｏｓｆｅｔ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、過電流保護機能を備えたパワーＭＯＳＦＥＴ
　（ＭＯＳ形電界効果トランジスタ）に関する。

Ｂ、従来の技術 過電流保護機能付きパワーＭＯＳＦＥＴとしては、例え
ば、第７図に示すように本出願人によって提案された特
願昭６２−２２３０１８号に示すものがある。

第７図において、１００は過電流保護機能付きパワーＭ
ＯＳＦＥＴ、ＲＬは負荷である。過電流保護機能付きパ
ワーＭＯＳＦＥＴは、負荷ＲＬをスイッチングするメイ
ンＭＯＳＦＥＴ　Ｍｌ（以下ｌＭＯＳトランジスタＭｌ
）と、このメインＭＯＳトランジスタＭ１に並列に接続
される力レントミラーＭＯＳＦＥＴ　Ｍ２　（以下、Ｍ
ＯＳトランジスタＭ２）とを備え、カレントミラーＭＯ
ＳトランジスタＭ２は単一もしくは数個のパワーＭＯＳ
ＦＥＴセルを並列に接続し、メインＭＯＳトランジスタ
Ｍ１は同一のパワーＭＯＳＦＥＴセルを数十個並列に接
続したものからそれぞれ構成される。

また、第７図において、Ｒｓは電流検出用抵抗、Ｒｉは
入力抵抗、Ｔ１はメインＭＯＳトランジスタＭ１のゲー
ト電圧ｖＧ□を制限するバイポーラ・トランジスタであ
る。電流検出抵抗ＲｓはカレントミラーＭｏＳトランジ
スタＭ２のソースに直列に接続され、入力抵抗Ｒｉはｌ
ＭＯＳトランジスタＭｌ、Ｍ２の共通のゲート入力端子
ＧとメインＭＯＳトランジスタＭ１のゲート間に直列に
接続されている。バイポーラ・トランジスタＴ１のコレ
クタは入力抵抗Ｒｉを介して、ゲート入力端子Ｇに接続
されているカレントミラーＭＯＳトランジスタＭ２のゲ
ートに接続され、そのエミッタはメインＭＯＳトランジ
スタＭ１のソースに接続されると共に、ベースはカレン
トミラーＭＯＳトランジスタＭ２のソースに接続されて
いる。

次に、このように構成された従来の過電流保護機能付き
パワーＭＯＳＦＥＴの動作について説明する。

メインＭＯＳトランジスタＭ１に負荷ＲＬを通して電源
電圧ＶＢが印加されている状態において、例えば負荷Ｒ
Ｌが短絡されるなどの異常が発生すると、メインＭＯＳ
トランジスタＭ１のドレイン・ソース間にかかる電圧Ｖ
ｏｓが増加し、これに流れる電流工も増大する。この時
、過電流保護機能を有しないパワーＭＯＳＦＥＴにあっ
ては、過電流によって温度が上昇し破壊されてしまう。

そこで、第７図に示す構成のパワーＭＯＳＦＥＴは、次
のようにして過電流から保護している。

過電流が流れると、カレントミラーＭＯＳ上ラスタＭ２
を通して電流検出抵抗Ｒ３に流れる電流ｊも増大する。

このため、バイポーラ・トランジスタＴ１のベース・エ
ミッタ間電圧ＶＢＥ”１−Ｒ８が大きくなり、ついには
ベース・エミッタ間電圧の閾［ＶＢＩＥＯＮ　（＝　０
．６　Ｖ）　ニナル、　すると、バイポーラ・トランジ
スタＴ１にベース電流ｉＢが流れ、トランジスタＴ１が
導通してコレクタ電流ｉｃが流れる。そして、ベース電
流ｉＢが増大するに伴いコレクタ電流ｉｃも増大し、メ
インＭｏＳトランジスタＭ１のゲート電圧ｖＧ工が減少
する。　これを式で示すと以下のようになる。

Ｒｓ（ｉ−ｉｎ）＝ＶＢｐｏＮ　＝０．６Ｖ　　・−−
（１）ｉｃ＝ｈｐａ−ｉａ　　　　　　　　　　　−−
（２）ＶＧ、：ＶＧ、−Ｒｉ−ｉｃ　　　　　　　　　
　−−（３）上記（１）、（２）、（３）式からｉｃ及
びｉＢを除去すると、 Ｓ となる、但し、ｈＦＥはバイポーラ・トランジスタＴ１
のエミッタ接地電流増幅率である。また、（４）式が成
立するための条件を次の（５）式に書き表わすことがで
きる。

Ｒ５−１＞　ＶＢＥＯＮ　　　　　　　　　　　　　−
−（５）上記（４）式及び（５）式から次のことがわか
る。

電流ｉが増加してＲ８−１がＶＢＥＯＮを越えるとバイ
ポーラ・トランジスタＴ１がターンオンする。

電流ｉがさらに増加すると、ＩＣ＋ｌＢが大きくなり、
その結果、ゲート電圧Ｖ　Ｇ　１がメインＭＯＳトラン
ジスタＭ１の閾値電圧ＶＴ）ｌより小さくなるとメイン
ＭＯＳトランジスタＭ１がターンオフする。

このため電流工が減少してパワーＭＯＳＦＥＴを過電流
から保護することができる。

ところで、電流検出抵抗Ｒ３には、パワーＭＯＳＦＥＴ
と同一のシリコン基板上の所定領域に不純物を拡散して
形成する拡散抵抗と、シリコン基板上の絶縁膜上に堆積
したポリシリコン膜に形成するポリシリコン抵抗とがあ
る。

第８図は、ポリシリコン抵抗の温度特性図を示すもので
、ｒＪｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｃ
Ｌｃｓ。

Ｖｏｌ、　４６．　Ｎｏ、１２．　Ｄｅｃ、　１９７５
．　”Ｔｈｅ　ｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉ
ｅｓ　ｏｆ　ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ　５ｉｌ
ｉｃｏｎ　ｆｉｌＩｍｓ”。

Ｐ、　５２４９Ｊに開示されている。なお縦軸には、１
６０℃での比抵抗に対する各温度の比抵抗の比を対数表
示した単位を用いている。

この第８図は、温度が高くなるとポリシリコン抵抗の抵
抗値が減少すること、即ち、温度依存性があることを表
わしている。これは、温度上昇に伴いポリシリコン膜の
結晶粒界のポテンシャル・バリアを超える熱放出電子の
数が増加するからである。

このようなポリシリコン抵抗を電流検出抵抗として用い
る場合、その抵抗値は温度の上昇につれ減少するから、
上記（５）式のＲ８が小さくなる。

これに伴い（５）式の条件を満足させようとすると、電
流ｉを増大しなければならないが、この電流ｉでバイポ
ーラ・トランジスタＴ１のターンオンを条件を確保しよ
うとしても、それ以前にメインＭｏＳトランジスタＭ１
に過電流が流れてしまうおそれがある。また、バイポー
ラ・トランジスタＴ１がターンオンしにくくなりパワー
ＭＯＳＦＥＴの過電流保護機能はほとんど発揮できない
。

また第９図は、拡散抵抗の温度特性図を示すもので、「
電気通信学会大学講座、コロナ社、昭和３９年２月１０
日初版発行、゛′半導体電子工学″Ｐ、３１Ｊに開示さ
れている。

この第９図は次のことを示している。

温度が低くなると不純物からキャリアが供給されにくく
なるために導電率が減少する。また、温度が上昇すると
ほとんどの不純物がイオン化しキャリアが増加しないた
めに導電率が飽和する領域がある。そして、温度がさら
に上昇すると、真性半導体からのキャリアが発生し導電
率が再び増加する。但し、飽和領域ではキャリアの移動
度の温度依存性によって、温度が上昇するに伴い導電率
が多少減少する傾向を示す。

即ち、拡散抵抗の抵抗値はほとんどの温度範囲で温度の
上昇につれて減少する。但し、ある温度範囲内のみで抵
抗値がほとんど一定または温度上昇によって多少増大す
る。この温度範囲は不純物密度や結晶欠陥密度などによ
って決定されるものである。

このような拡散抵抗を電流検出抵抗として用いる場合、
その不純物密度や欠陥密度を制御して、ＭＯＳＦＥＴの
動作が保証される温度範囲内で拡散抵抗の抵抗値が温度
とともに大きくなるようにすれば、ＭＯＳＦＥＴの過電
流保護機能を有効に発揮し得る。しかし、拡散抵抗は、
温度が下がると抵抗値が減少するため、これを考慮して
過電流保護機能が失われないように設計する必要がある
。

Ｃ６発明が解決しようとする課題 上述のような従来の過電流保護機能付きパワーＭＯＳＦ
ＥＴでは、カレントミラーＭＯＳトランジスタＭ２を通
って流れる電流ｉをポリシリコン抵抗又は拡散抵抗から
なる電流検出抵抗Ｒ８により電圧に変換し、その電圧が
所定の閾値電圧を超えた時にバイポーラ・トランジスタ
Ｔ１をオンしてメインＭｏＳトランジスタＭ１のゲート
電圧を下げ、メインＭＯＳトランジスタＭ１をターンオ
フさせるようになっているため、雰囲気温度の上昇によ
って電流検出抵抗の抵抗値が減少すると。

バイポーラ・トランジスタＴ１をターンオンさせるだめ
の（５）式の条件が成立せず過電流保護機能が失われて
しまう。

また、電流検出抵抗の抵抗値が温度上昇によって減少し
ないように設計した拡散抵抗を用）Ｎれば上述の問題は
解消し得るが、その反面、拡散抵抗をシリコン基板上に
形成する際、不純物密度や欠陥密度などを高精度に制御
する必要があり、これに伴い回路設計の自由度が限定さ
れ、回路設計も困難となる問題がある。さらにまた、電
流検出抵抗には常に電流が流れるため、電力消費が大き
く、発熱する問題があった。

本発明の技術的課題は、温度変化に左右されず、回路設
計が容易でかつ設計の自由度を大きくするとともに低消
費電力で過電流保護を確実に行なうようにすることにあ
る。

００課題を解決するための手段 一実施例を示す第１図により本発明を説明すると、本発
明に係る過電流保護機能付きパワーＭＯＳＦＥＴは、ゲ
ート入力信号Ｇに入力されるゲート入力信号に応じてオ
ン・オフして負荷ＲＬをスイッチングするメインＭｏＳ
トランジスタＭ１と、メインＭｏＳトランジスタＭ１を
流れる電流に比例する電流が流れるようにそのメインＭ
ＯＳトランジスタＭ１と接続されると共に、ゲート入力
端子Ｇに入力されるゲート入力信号に応じてオン・オフ
するカレントミラーＭＯＳトランジスタＭ２と、ゲート
入力端子ＧとカレントミラーＭＯＳトランジスタＭ２の
ゲートとの間に介装されたゲート抵抗Ｒ１と、ゲート入
力端子Ｇとゲート抵抗Ｒ１の接続点とメインＭＯＳトラ
ンジスタＭ１のゲートとの間に接続された入力抵抗Ｒｉ
と、カレントミラーＭＯＳトランジスタＭ２を通して直
接流れる電流の大きさに応じてオン制御され入力抵抗Ｒ
ｉを流れる電流を制御することによりメインＭＯＳトラ
ンジスタＭ１のゲート電圧を制御するゲート電圧制限用
スイッチング手段Ｔ１とを備えてなるものである。

Ｅ１作用 異常発生時にカレントミラーＭＯＳトランジスタＭ２を
通してゲート電圧制限用スイッチング手段Ｔ１のベース
に流れる電流ｉが増大し、この電流ｉに伴いゲート電圧
制限用スイッチング手段Ｔ１がターンオンする。これに
より入力抵抗Ｒｉを介してゲート電圧制限用スイッチン
グ手段Ｔ１に電流が流れる。このとき、入力抵抗Ｒｉの
電圧降下によりカレントミラーＭＯＳトランジスタＭ２
のゲート電圧はその閾値以上に保持されるが。

メインＭＯＳトランジスタＭ１のゲート電圧Ｖｃ工は低
下し、メインＭＯＳトランジスタＭ１をオフできる。

これによってパワーＭＯＳＦＥＴを雰囲気温度に左右さ
れることなく過電流から確実に保護できる。そして、電
流検出抵抗が不要になることにより９回路設計を容易に
し、かつ回路設計の自由度を拡大できる。

また、カレントミラーＭＯ８）−ランジスタＭ２のゲー
トにはゲート抵抗Ｒ１を介してゲート電圧ＶＧｚが印加
されるから、ゲート入力端子Ｇに入力されるゲート入力
信号がゲート抵抗Ｒ１で遅延されるため、メインＭＯＳ
トランジスタＭ１が先にターンオンした後にこのカレン
トミラーＭＯＳトランジスタＭ２がターンオンする。し
たがって、確実にメインＭＯＳトランジスタＭ１をター
ンオンできる。

Ｆ、実施例 以下、本発明の実施例を図面に基づいて説明する。

矢ＪＬＬＬ 第１図は、本発明による過電流保護機能付きパワーＭＯ
ＳＦＥＴの第１の実施例を示す回路図であり、第７図と
同一の部分には同一符号を付して相異点を中心に説明す
る。

第１図において、−点鎖線で囲んだ部分の符号１０１は
過電流保護機能付きパワーＭＯＳＦＥＴであり、ドレイ
ン端子Ｄ、ソース端子Ｓ及びゲート入力端子Ｇを備えて
いる。ドレイン端子りは負荷ＲＬを介して電源電圧Ｖａ
に接続され、ソース端子Ｓは接地されている。

過電流保護機能付きパワーＭＯＳトランジスタ１０１は
、ドレイン・ソースをドレイン端子り及びソース端子Ｓ
間に接続した負荷スイッチング用のメインＭｏＳトラン
ジスタＭ１と、カレントミラーＭｏＳトランジスタＭ２
及びバイポーラ・トランジスタＴ１を備える。また、カ
レントミラーＭＯＳトランジスタＭ２のドレインはドレ
イン端子りに接続され、そのゲートはゲート抵抗Ｒ１を
介してゲート入力端子Ｇに接続されている。さらに、メ
インＭＯＳトランジスタＭ１のゲートは入力抵抗Ｒｉを
介してゲート入力端子Ｇとゲート抵抗Ｒ１の接続点に接
続されている。

メインＭｏＳトランジスタＭ１のゲート電圧ＶＧｘを制
限するバイポーラ・トランジスタ（ゲート電圧制限用ス
イッチング手段）ＴｌのコレクタはメインＭＯＳトラン
ジスタＭ１のゲートに接続され、そのエミッタはソース
端子Ｓに接続され、さらにベースはカレントミラーＭＯ
ＳトランジスタＭ２のソースに接続されている。

次に、このように構成された本実施例のパワーＭＯＳＦ
ＥＴの動作について説明する。

（パワーＭＯＳＦＥＴの通常動作時） ゲート入力端子Ｇに入力されたゲート電圧ｖＧが閾値電
圧ＶＴＨよりも大きくメインＭＯＳトランジスタＭ１が
導通している状態では、そのオン抵抗が小さいため、そ
のドレイン・ソース間電圧ｖＤｓが小さく、これに伴う
バイポーラ・トランジスタＴ１のベース・エミッタ間電
圧Ｖａｇ（＜Ｖｏｓ）は、その閾値電圧Ｖａｓｏｑ　（
＝　０．６　Ｖ）より小さくなっている。従って、バイ
ポーラ・トランジスタＴ１はターンオンせず、電流１（
＝ｉｎ）が流れない、この時、コレクタ電流ｉ（Ｈは１
Ｃ＝ｈＦＥ−１Ｂ＝テあり、ゲート電圧ｖＧは、ＶＧ＝
ＶＧｚ＝ｖＧ１となり、メインＭＯＳトランジスタＭ１
は導通状態を保つ。

一方、ゲート電圧ｖＧがメインＭＯＳトランジスタＭ１
及びカレントミラーＭｏＳトランジスタＭ２の閾値電圧
ＶＴＨより小さくなると、メインＭＯＳトランジスタＭ
１及びカレントミラーＭＯＳトランジスタＭ２がターン
オフし、電流１＝（ｉｎ）が流れない、この時もバイポ
ーラ・トランジスタＴ１はターンオンせず、そのコレク
タ電流ｉｃは、１ｃ＝ｈｐｐ−ｉａ＝ｏとなる。

ここで、ゲート抵抗Ｒ１は次の理由により設けている。

メインＭＯＳトランジスタＭ１及びカレントミラーＭＯ
ＳトランジスタＭ１がともに遮断されている状態におい
て、ゲート入力端子Ｇに入力信号を印加してパワーＭＯ
ＳＦＥＴＩＯＩをスイッチオンさせる時、もしカレント
ミラーＭＯＳトランジスタＭ２がメインＭｏＳトランジ
スタＭ１より先にターンオンしたとしても、カレントミ
ラーＭｏＳトランジスタＭ２は負荷ＲＬを駆動するだけ
のパワーがない。このため、そのドレイン・ソース間電
圧Ｖｏｓが上昇し、バイポーラ・トランジスタＴ１がタ
ーンオンしてしまい、メインＭＯＳトランジスタＭ１を
ターンオンできないおそれがある。そこで、抵抗Ｒ１を
介装してカレントミラーＭＯＳトランジスタＭ２がメイ
ンＭＯＳトランジスタＭ１より遅れてターンオンするこ
とを保証する。

（負荷ＲＬが短絡するなどの異常発生時）パワーＭＯＳ
ＦＥＴＩＯＩのオン時に例えば負荷Ｒｔ、が短絡して負
荷電流ＩＬが増大すると、メインＭＯＳトランジスタＭ
１のドレイン・ソース閏電圧Ｖｏｓも増大する。これに
伴いバイポーラ・トランジスタＴ１のベース・エミッタ
間電圧ＶＢｇが増加し、ついには、ベース・エミッタ間
の電圧閾値ＶａεＯＮより大きくなる。すると、バイポ
ーラ・トランジスタＴ１にベース電流ｉＢが流れてオン
しコレクタ電流Ｉｃも流れ始める。このとき。

カレントミラーＭＯＳトランジスタＭ２にも電流１（＝
ｉｎ）が流れる。

ここで、メインＭｏＳトランジスタＭ１を流れる電流工
と、カレントミラーＭｏＳトランジスタＭ２を流れる電
流ｉについて説明する。

メインＭｏＳトランジスタＭｌ及びカレントミラーＭｏ
ＳトランジスタＭ２がそれぞれｎいｎ３個の同一のパワ
ーＭＯＳＦＥＴセルによって構成されているとすると、
メインＭＯＳトランジスタＭ１を流れる電流Ｉと、カレ
ントミラーＭＯＳトランジスタＭ２を流れる電流ｉとの
比はｎ□：ｎ２となる。即ち電流ｉは。

ｎ□＋ｎ２ る、これによりＭｏＳトランジスタＭ２がカレントミラ
ーとしての機能を果たすことになる。

また、この時のゲート電圧ｖＧ１は次式によって与えら
れる。

Ｖａｘ＝Ｖａｓ−Ｒｉ−ｉｃ＝ＶＧａ−Ｒｉ−ｈｐａ−
ｉ”・（６）この（６）式から明らかなように、負荷電
流工しの増大により、バイポーラ・トランジスタＴ１が
ターンオンしさらに負荷電流ＩＬが増加すると、カレン
トミラーＭＯＳトランジスタＭ２を流れる電流ｉもそれ
に比例して増加する。

このとき、入力抵抗Ｒｉの電圧降下によってカレントミ
ラーＭＯＳトランジスタＭ２のゲート電圧はその閾値以
上に保持されオンし続ける。一方、メインＭＯＳトラン
ジスタＭ１は、バイポーラ・トランジスタＴ１のコレク
タ電流ｒｃの増加に伴って低下し閾値以下になる。その
結果、メインＭＯＳトランジスタＭ１がオフし、パワー
ＭＯＳＦＥＴｌ０Ｉを負荷短絡などによる過電流から保
護する。

第２図は、上述したパワーＭＯＳＦＥＴのデバイス構造
の一部、すなわち、カレントミラーＭＯＳトランジスタ
Ｍ２、バイポーラ・トランジスタＴ１．ゲート抵抗Ｒ１
及び入力抵抗Ｒｉの構造図である。

過電流保護機能付きパワーＭＯＳＦＥＴＩＯＩは、Ｎ形
高濃度基板１ａとＮ形低濃度基板１ｂからなるＮ型半導
体基板１を備え、このＮ形半導体基板１の裏面にドレイ
ン端子りが設けられている。

Ｎ形半導体基板１のＮ形低濃度基板１ｂ上には二重拡散
法によって縦型のＭＯＳＦＥＴ、即ちカレントミラーＭ
ＯＳトランジスタＭ２が形成されている。このカレント
ミラーＭｏＳトランジスタＭ２は、Ｎ形低濃度基板ｌｂ
中に形成したＰウェル領域２ａ、２ｂと、このＰウェル
領域２ａ。

２ｂ内に形成したＮ９領域３ａ、３ｂと、Ｎ＋領域３ａ
、３ｂ間に位置するようゲート酸化膜４を介して配置し
たゲート電極５と、このゲート電極５を覆う層間絶縁膜
６と、Ｐウェル領域２ａ及びＮ０領域３ａにコンタクト
するソース電極７とから構成される。図示を省略したが
メインＭＯＳトランジスタＭ１もこのような縦形ＭＯＳ
ＦＥＴで基板１上に形成される。

また、バイポーラ・トランジスタＴｌ、ゲート抵抗Ｒ１
及び入力抵抗Ｒ，ｉは、Ｎ形半導体基板１上に形成され
た絶縁用５ｉ０２膜８上のポリシリコン膜９Ａ、９Ｂ、
９Ｃ内に形成されている。

第３図は、第１図に相当する過電流保護機能付きパワー
ＭｏＳトランジスタ１０１を半導体基板上に形成した場
合のデバイスの一例を示す平面図であり、第１図と同一
符号は同一部分を表わしている。

この第３図に示すデバイスは、メインＭＯＳトランジス
タＭ１と、カレントミラーＭＯＳトランジスタＭ２と、
バイポーラ・トランジスタＴ１と、ゲート抵抗Ｒ１と、
入力抵抗Ｒｉとを有する。

ここで、メインＭＯＳトランジスタＭ１は、Ｎ形半導体
基板に設けたＰウェルＭｌｌと、ＰウェルＭｌｌ中に設
けたＮ１ソース領域Ｍ１２と、ソース領域Ｍ１２中に設
けたＰ０領域Ｍ１３とから成る７つのセル５Ｍｌ−１〜
５Ｍｌ−７を備え、隣接する各セル間にゲートＭ１４が
設けられている。カレントミラーＭＯＳトランジスタＭ
２は、メインＭＯＳトランジスタＭ１と同様に、Ｐウェ
ルＭ２１、Ｎ０ソ一ス領域Ｍ２２．Ｐ”領域Ｍ２３およ
びゲートＭ２４から成る１つのセルで構成されている。

これらの各要素は配線Ωで第１図に示す回路に結線され
る。

第４図および第５図は、第３図に示すバイポーラトラン
ジスタＴ１の平面図、および第４図のＶ−Ｖ線断面図で
ある６ 第４図および第５図において、絶縁性基板５０１上に半
導体薄膜としての多結晶シリコン層１０２が所要の厚さ
に堆積され、かつ所定の形状にパターニングされている
。そしてこの多結晶シリコン層１０２の所定領域上にマ
スク材１１０が形成されている。このマスク材１１０直
下の多結晶シリコン層１０２には、低濃度のＮ形コレク
タ領域１０５ａとＰ形ベース領域１０４ａとが接して形
成されている。

マスク材１１０直下以外の多結晶シリコン層１０２には
、Ｎ形コレクタ領域１０５ａと接してＮ“形コレクタ引
出し領域１０５ｂが形成されるとともに、Ｐ形ベース領
域１０４ａと接してＮ９形エミツタ領域１０３が形成さ
れている。

そしてこのＮ＋形エミッタ領域１０３とＮ形コレクタ領
域１０５ａとに挟まれたＰ形ベース領域１０４ａは、極
めて狭い（数千人）ベース幅Ｗとされる。なおこのベー
ス幅Ｗは、マスク材１１０をマスクとしてＰ形ベース領
域１０４ａを形成するＰ形不純物とＮ形コレクタ領域１
０５ａを形成するＮ形不純物とを二重拡散して多結晶シ
リコン層１０２に導入し、２種類の不純物の横方向拡散
長の差によって規定される。

さらに、マスク材１１０直下以外の多結晶シリコン層１
０２には、Ｐ形ベース領域１０４ａと接してＰ１形ベー
ス引出し領域１０４ｂが形成されている。そしてこのＰ
“形ベース引出し領域１０４ｂとＮ０形エミツタ領域１
０３とは、マスク材１１０直下以外の領域においては層
間絶縁膜１０７によって分離される。マスク材１１０直
下においては、Ｐ形ベース引出し領域１０４ｂとＮ０形
エミツタ領域１０３がＰ形ベース領域１０４ａにそのベ
ース幅方向でラップするようにそれぞれ接続される。す
なわち、Ｐ形ペース引出し領域１０４ｂとＮ０形エミツ
タ領域１０３とはベース領域１０４ａ内でのみ接続され
る。

また、Ｎ９形エミツタ領域１０３、Ｐ″形ベース引出し
領域１０４ｂ、およびＮ０形コレクタ引出し領域１０５
ｂはそれぞれ、多結晶シリコン層１０２上に堆積した層
間絶縁膜１０７に開孔したコンタクトホールを介してエ
ミッタ電極１０６Ｅ、ベース電極１０６Ｂ、およびコレ
クタ電極１０６Ｃに接続されている。

このように構成されるバイポーラトランジスタＴ１は、
マスク材１１０直下以外では、ベース電極１０６Ｂと接
続されるＰ３形ベース引出し領域１０４ｂとＮ３形エミ
ツタ領域１０３とが互いに分離され、マスク材１１０直
下では、Ｎ３形エミツタ領域１０３とＰ１形ベース引出
し領域１０４ｂとがＰ形ベース領域１０４ａを介しベー
ス幅Ｗよりも短い接触長で互いに接するため、エミッタ
ーベース間にはＰＮ接合による寄生ダイオードが形成さ
れない。従って、すべてのベース電流ｉＢがトランジス
タ動作に寄与するようになり、寄生ダイオードの形成に
よる電流増幅率ｈＦＥの低下を防ぐことができる。また
、エミッターベース間に寄生ダイオードが形成されない
ので、この寄生ダイオードの接合容量によるエミッター
ベース間の寄生容量がなく、その結果、トランジスタの
動作速度を速くすることができ、遮断周波数ｆＴを高く
することもできる。

このような本実施例の過電流保護機能付きパワーＭＯＳ
ＦＥＴにあっては、カレントミラーＭＯＳトランジスタ
Ｍ２を通して流れる電流ｉを電流検出抵抗を用いずに直
接バイポーラ・トランジスタＴ１のベースに流し、その
電流でメインＭＯＳトランジスタＭ１のゲート電圧を制
御するように構成したもので、温度変化に左右されるこ
とのない過電流保護機能を確実に発揮できる。また、電
流検出抵抗がないため、その温度特性を考慮した回路設
計が不要になり、設計の自由度が大きくなりかつ回路設
計も容易になる。さらに、カレントミラーＭＯＳトラン
ジスタＭ２のゲートとゲート入力端子Ｇとの間にゲート
抵抗Ｒ１を介装したので、カレントミラーＭＯＳトラン
ジスタＭ２のゲート入力信号が遅延してメインＭＯＳト
ランジスタＭ１よりも先にターンオンすることがなく、
メインＭＯＳトランジスタＭ１を確実にターンオンでき
る。

さらにまた、電流検出抵抗を省略できるので回路構成が
簡単になり、回路をより小さくできると共に、より小面
積、高集積化が可能になる。また、電流検出抵抗を用い
た場合には常時電流が流れることになるが、本実施例の
ような構成にすることにより、電流ｉは、ベース・エミ
ッタ電圧ＶＢＥが閾値電圧Ｖ　ＢＥＯＮより大きくなっ
た時以外は流れないので、電力の消費を少なくできる。

太ｍ 第６図は、本発明による過電流保護機能付きパワーＭＯ
ＳＦＥＴＩＯＩの第２の実施例を示す回路図であり、第
１図と同一の部分には同一符号を付してその説明を省略
し、第１図と異なる部分を重点に述べる。

この第６図の実施例において、第１図と異なる部分は、
バイポーラ・トランジスタＴ１のベースをベース抵抗Ｒ
Ｂを介してカレントミラーＭＯＳトランジスタＭ２のソ
ースに接続したものである。

この実施例においてはベース抵抗ＲＢを設けることによ
り、バイポーラ・トランジスタＴ１の動作点の設定及び
動作の安定化が可能になるほか、上記第１の実施例と同
様な作用効果が得られる。

なお、以上ではＮチャネルローサイドスイッチについて
説明したが、Ｎチャネルハイサイドスイッチにも同様に
本発明を適用できる。さらには、全ての極性と電極を反
転すればＰチャネルローサイド、ハイサイドスイッチに
も同様に本発明を適用できる。

Ｇ１発明の詳細 な説明したように本発明によれば、カレントミラーＭＯ
ＳＦＥＴを通して流れる電流を直接ゲート電圧制限用ス
イッチング手段の制御端子に流し、その電流によりその
ゲート電圧制御用スイッチング手段を制御してメインＭ
ＯＳＦＥＴのゲート電圧を制御するように構成したので
、外気温度の変化に左右されることなくパワーＭＯＳＦ
ＥＴを過電流から確実に保護することができると共に。

電流検出抵抗が不要になることによって、回路設計が容
易となり、その設計の自由度も大きくなるほか、低消費
電力化できるという効果がある。また、ゲート抵抗を設
けたので、カレントミラーＭｏＳトランジスタが先にタ
ーンオンせず、メインＭＱＳトランジスタを確実にター
ンオンできる。

【図面の簡単な説明】

第１図は本発明による過電流保護機能付きパワーＭＯＳ
ＦＥＴの第１の実施例を示す回路図、第２図は第１図に
おけるパワーＭＯＳＦＥＴのデバイス構造の一部を示す
構成図、第３図は第１図に相当するパワーＭＯＳＦＥＴ
のデバイスの一例を示す平面図、第４図は第３図に示す
パワーＭＯＳＦＥＴに用いられるバイポーラ・トランジ
スタの拡大平面図、第５図は第４図のＶ−Ｖ線断面図、
第６図は本発明による過電流保護機能付きパワーＭＯＳ
ＦＥＴの第２の実施例を示す回路図、第７図は従来の過
電流保護機能付きパワーＭＯＳＦＥＴの回路図、第８図
はポリシリコン抵抗の温度特性図、第９図は拡散抵抗の
温度特性図である。 １０１：過電流保護機能付きパワーＭＯＳＦＥＴＭ１：
メインＭＯＳＦＥＴ Ｍ２：カレントミラーＭＯＳＦＥＴ Ｔ１：バイポーラ・トランジスタ Ｒ１：入力抵抗　　　　　Ｒ１：ゲート抵抗ＲＢ：ベー
ス抵抗　　　　ＲＬ：負荷 特許出願人　　日産自動車株式会社 代理人弁理士　　　永　井　冬　紀 ′Ｍ３図 ＭｌメインＭＯＳＦＥＴ Ｍ２：カレントミラーＭＯＳＦＥＴ Ｔｌバイポーラトランジスタ Ｒ１：ゲート抵抗 Ｒ１：入力抵抗 ＶＧ、：Ｍｌのゲート電圧 第４図 ■ ］○ｊ 第５図 第６図 Ｖｎ ＲＢ：ベース抵抗 第８図 第９ 図 平成１年６月２Ｚ日

Claims (1)

1. 【特許請求の範囲】 ゲート入力端子に入力されるゲート入力信号に応じてオ
   ン・オフして負荷をスイッチングするメインＭＯＳＦＥ
   Ｔと、 前記メインＭＯＳＦＥＴを流れる電流に比例する電流が
   流れるようにそのメインＭＯＳＦＥＴと接続されると共
   に、前記ゲート入力端子に入力されるゲート入力信号に
   応じてオン・オフするカレントミラーＭＯＳＦＥＴと、 前記ゲート入力端子と前記カレントミラーＭＯＳＦＥＴ
   のゲートとの間に介装されたゲート抵抗と、 前記入力端子と前記ゲート抵抗の接続点と前記メインＭ
   ＯＳＦＥＴのゲートとの間に接続された入力抵抗と、 前記カレントミラーＭＯＳＦＥＴを通して直接流れる電
   流の大きさに応じてオン制御され前記入力抵抗を流れる
   電流を制御することにより前記メインＭＯＳＦＥＴのゲ
   ート電圧を制限するゲート電圧制限用スイッチング手段
   とを備えてなる過電流保護機能付きパワーＭＯＳＦＥＴ
   。