JPH09507370A - 保護形スイッチ - Google Patents

Abstract

(57)【要約】 パワー半導体デバイス（Ｐ）は、第１及び第２電源ライン（２及び３）間に負荷（Ｌ）を結合させるための第１及び第２主電極（Ｄ）及び（Ｓ）と、制御電源ライン（４）に結合した制御電極（Ｇ）と、動作時に第１及び第２主電極（Ｄ及びＳ）間を流れる電流を表す電流を第１電極との間に流すセンス電極（Ｓ１）とを有する。所定の電流（Ｉ₁）を通過させる第１電流経路（５ａ）及びこの所定の電流を反映する第２電流経路（５ｂ）を有する電流ミラー配置（５）を設ける。制御半導体装置（Ｍ３）は、電力半導体装置（Ｐ）の制御電極（Ｇ）と第２主電極（Ｓ）との間に結合した第１及び第２主電極（ｄ及びｓ）と、第２電流経路（５ｂ）に結合した制御電極（ｇ）とを有する。センス電極（Ｓ１）によって供給される電流が所定の電流（Ｉ₁）に到達すると、制御半導体装置（Ｍ３）を導通させるために、電力半導体装置（Ｐ）のセンス電極（Ｓ１）を第２電流経路（５ｂ）に結合し、電力半導体装置（Ｐ）の制御電極（Ｇ）と第２主電極（Ｓ）との間に導通路を設けて、制御電極の電圧を減少させ、その結果電力半導体装置（Ｐ）を流れる電流を調整する。

Description

【発明の詳細な説明】 保護形スイッチ 本発明は保護形スイッチに関するものである。 米国特許第4,893,158 号に、第１及び第２電源ライン間に負荷を結合させるた めの第１及び第２主電極と、制御電源ラインに結合された制御電極と、動作時に 第１及び第２主電極間を流れる電流を表す電流を第１主電極との間で流すセンス 電極とを有するパワー半導体デバイスの形態の保護形スイッチが記載されている 。制御半導体デバイスは、パワー半導体デバイスの制御電極と第２主電極との間 に結合された第１及び第２主電極と、パワー半導体のセンス電極に結合した制御 電極とを有する。制御半導体デバイスの制御は、センス抵抗により与えられる電 流通路を経てパワー半導体デバイスの第２主電極に結合され、センス電極により 供給される電流が所定の電流に到達すると、この制御半導体デバイスが導通して パワー半導体デバイスの制御電極と第２主電極との間に導電通路を与えてパワー 半導体デバイスの動作、特にこれを流れる電流を調整する。 米国特許第4,893,158 号に記載された保護形スイッチでは、制御半導体デバイ スがパワー半導体デバイスの直列ゲート抵抗Ｒｉを有するインバータを構成し、 センス抵抗Ｒｓを流れるセンス電流がゲートドライブを決定する。その結果とし てパワー半導体デバイスの電流調整を不精密にするとともに外部ゲートドライブ 、ゲート直列抵抗Ｒｉの値及びプロセスパラメータに依存する低利得を生ずる。 また、低いしきい値電圧（制御半導体デバイスが導通する点に近い点）における 制御半導体デバイスの負の温度係数とセンス抵抗の代表的な正の温度係数とが回 路の出力電流の制限値に対し負の総合温度係数を生ずる。更に、米国特許第4,89 3,158 号に記載されているように、センス電極が主パワー半導体デバイスのセル とほぼ同一の１以上のセルからなる電流ミラーＭＯＳ素子により与えられる場合 には、パワー半導体デバイスを流れる電流とセンス電極から比較的高い値のセン ス抵抗Ｒｓを経て供給される電流との比が、パワー半導体デバイス及び電流ミラ ー又はセンスセルのプロセス依存電気パラメータ並びにそれらの幾何寸法比の関 数になる。その理由は、両デバイスがそれらの制御電極と第２主電極との間及び それらの第１及び第２主電極間で相違する電圧で動作するためである。その結果 、設計の動作が予測困難になるとともに低精度になる。更に、パワー半導体デバ イスの第１及び第２主電極間の電圧が低いとき、回路は機能し得ない。その理由 は、制御半導体デバイスの制御電極に得られる電圧が制御半導体デバイスを所要 時にターンオンさせるのに十分になり得ないためである。パワー半導体デバイス の第１及び第２主電極間の電圧が上昇すると、回路は、インダクタのような所定 のタイプの負荷の場合には発振動作を発生しうる動作を開始すると、負抵抗領域 に入る。 本発明によれば、負荷を第１及び第２電源ライン間に結合させるための第１及 び第２主電極、制御電源ラインに結合した制御電極並びに動作時に第１及び第２ 主電極間を流れる電流を表す電流を第１主電極との間に流すセンス電極を有する パワー半導体デバイスと、所定の電流を通過させる第１電流経路及びこの所定の 電流を反映させる第２電流経路を有する電流ミラー回路と、前記パワー半導体デ バイスの制御電極と第２主電極との間に結合した第１及び第２主電極並びに前記 第２電流経路に結合した制御電極を有する制御半導体装置とを具え、前記センス 電極によって供給される電流が前記所定の電流に到達すると、前記半導体デバイ スを導通させるために、前記パワー半導体デバイスのセンス電極を前記第２電流 経路に結合し、前記パワー半導体デバイスの制御電極と第２主電極との間に導電 通路を設けて、前記制御電極の電圧を減少させ、その結果前記パワー半導体デバ イスを流れる電流を調整するようにした保護形スイッチを提供する。 制御トランジスタのセンス電極及び制御電極を一般に、前記第２トランジスタ の第１及び第２電極のうちの同一のものに結合する。 本発明による保護形スイッチは、米国特許明細書第4,893,158 号に記載された 保護形スイッチのような比較的高い値のセンス抵抗の使用を回避し、したがって より高い利得を許容するとともに、外部ゲート駆動、ゲート直列抵抗の値及びプ ロセスパラメータにほとんど依存しないより正確なセンス電流を許容する。さら に、パワー半導体デバイスを流れる電流を、使用者が電流ミラー回路に対して適 切なバイアスを用いることにより選択した所望の温度係数を有するように調整す ることができる。したがって、調整した電流は、電流ミラー回路のバイアス配置 に応じて所望のように正又は負の温度係数を有することができる。 前記電流ミラー回路の第１電流経路は第１トランジスタの第１及び第２主電極 間に電流経路を具え、前記電流ミラー回路の第２電流経路は第２トランジスタの 第１及び第２主電極間に電流経路を具え、前記第１及び第２トランジスタは、互 いに結合した制御電極を有し、前記第１及び第２トランジスタのうちの一方をダ イオード接続することができる。 前記制御トランジスタ及び電流ミラー回路を、前記半導体本体が前記電力半導 体本体を支持することにより支持する。 パワー半導体デバイスは第１及び第２主電極間に並列に結合された第１の数の デバイスセルと、パワー半導体デバイスのセンス電極と第１主電極との間に並列 に結合された第１の数より少数の第２の数の類似のデバイスセルを具えるものと することができる。 パワー半導体デバイスは、例えばパワーＭＯＳＦＥＴ構造を具えるものとする ことができる。例えば、パワー半導体デバイスはパワーＭＯＳＦＥＴとすること ができ、また絶縁ゲートバイポーラトランジスタ又はパワーＭＯＳＦＥＴ構造を 組み込んだ他の混合バイポーラＭＯＳＦＥＴデバイスのようなデバイスとするこ ともできる。パワー半導体デバイスは適切な構造のパワーバイポーラトランジス タのようなパワーバイポーラデバイスとすることもできること勿論である。 以下、本発明の種々の実施例を図面を参照して説明する。図面において、 図１は本発明保護形スイッチの一実施例の回路図を示し、 図２は図１に示す保護形スイッチを支持する半導体本体の一部分の平面図を示 し、 図３ａ−３ｆは図１に示す保護形スイッチの種々の構成素子の可能な一例の構 造を示す半導体本体の断面図である。 各図は一定の寸法比で描いてなく、同一の部分には同一の参照番号を用いてい る。 図面、特に図１を参照すると、パワー半導体デバイスＰを具える保護形スイッ チ１が図示されている。このパワー半導体デバイスは、第１及び第２電源ライン ２及び３間の負荷に結合させる第１及び第２主電極Ｄ及びＳと、制御電源ライン ４に結合した制御電極Ｇと、パワー半導体デバイスの動作時に電流を発生させる センス電極Ｓ１とを有する。第１及び第２主電極Ｄ及びＳ間を流れる電流を表す この電流は、第１電極Ｄとセンス電極Ｓ１との間を流れる。また、保護形スイッ チ１は、所定の電流Ｉ₁を通過させる第１電流経路５ａ及び所定の電流Ｉ₁を反映 させる第２電流経路５ｂを有する電流ミラー回路５と、制御半導体装置Ｍ３とを 具える。この制御半導体装置Ｍ３は、パワー半導体デバイスＰの制御電極Ｇと第 ２主電極Ｓとの間に結合した第１及び第２主電極ｓ及びｄと、第２電流経路５ｂ に結合した制御電極ｇとを有する。センス電極Ｓ１によって供給される電流が所 定の電流Ｉ₁に到達すると、制御半導体装置Ｍ３を導通させるために、パワー半 導体デバイスのセンス電極Ｓ１を第２電流経路５ｂに結合し、パワー半導体デバ イスＰの制御電極Ｇと第２主電極Ｓとの間に導電通路を設けて、制御電極の電圧 を減少させ、その結果パワー半導体デバイスＰを流れる電流を調整する。 したがって、本発明による保護形スイッチにより、パワー半導体デバイスを流 れる電流を、最大として予め設定された所定の電流Ｉ₁に制限することができる とともに、米国特許明細書第4,893,158 号に記載された保護形スイッチで使用さ れるような比較的高い値センス抵抗の使用を回避することができ、その結果、高 利得、したがって、外部ゲート駆動、ゲート直列抵抗の値及びプロセスパラメー タにほとんど依存しないより正確なセンス電流を許容することができる。さらに 、パワー半導体デバイスを流れる電流を、使用者が電流ミラー回路に対して適切 なバイアスを用いることにより選択された所望の温度係数を有するように調整す ることができる。したがって、調整された電流は、電流ミラー回路のバイアス配 置に応じて、所望のように正又は負の温度係数を有することができる。 図１に示す例を特に参照すると、この場合、パワー半導体デバイスＰは、以下 説明するように複数の並列接続したソースセルを有する電力ＭＯＳＦＥＴを具え る。電力ＭＯＳＦＥＴは、欧州特許明細書第0139998 号又は米国特許明細書第4, 136,354 号に記載されたもの同様に、主電流搬送区分Ｍ及び副すなわちエミュレ ーション電流搬送区分ＳＥを有する。主電流搬送部は、第１の数の並列接続した ソースセルを具え、それに対して、副電流搬送区分ＳＥは、第１の数の並列接続 したソースセルより少ない第２の数の類似の一般に同一のセルを具える。主電流 搬送区分Ｍ及び副電流搬送区分ＳＥは、共通の第１すなわちドレイン電極Ｄ及び 共通のゲートすなわち制御電極Ｇを共有する。しかしながら、副電流搬送区分の ソースセルを、主電流搬送区分の第２主すなわちソース電極Ｓではなく、補助す なわちセンス電極Ｓ１に結合する。当業者には理解でき、かつ、後に説明するよ うに、これを、適切なソースメタライゼーションのパターン化によって達成する ことができる。 電力ＭＯＳＦＥＴ Ｐのドレイン電極を第１電源ライン２に結 合するとともに、電力ＭＯＳＦＥＴ Ｐのソース電極Ｓを、負荷Ｌを介して第２ 電源ライン３に結合する。一般に、第１電源ライン２を作動中正の電源に結合し 、同時に第２電源ライン３を、図示したようにアースすなわち地面に結合する。 負荷を、任意の適切な負荷、例えば保護形スイッチ１によって制御すべきライト すなわち自動車用ランプ又はモータとすることができる。 電力ＭＯＳＦＥＴ Ｐの制御すなわちゲート電極Ｇを制御端子４に結合する。 本例では、電流ミラー回路５を、接続ライン６によって電力ＭＯＳＦＥＴ Ｐ のゲート電極Ｇとソース電極Ｓとの間に結合する。本例では、電流ミラー回路５ は、各々が第１及び第２主電極ｓ及びｄ並びに制御すなわちゲート電極ｇを有す る第１及び第２トランジスタＭ１及びＭ２を具える。第１トランジスタＭ１をダ イオード接続する。すなわちそれは、そのドレイン電極ｄに結合したゲート電極 ｇを有する。第１及び第２トランジスタＭ１及びＭ２の制御すなわちゲート電極 ｇを互いに結合する。したがって、第１トランジスタＭ１の第１及び第２電極ｓ 及びｄ間の主電流路は第１電流経路５ａを提供し、同時に第２トランジスタＭ２ の第１及び第２電極ｓ及びｄ間の主電流路は第１電流経路５ｂを提供する。第１ 及び第２トランジスタＭ１及びＭ２をバイポーラトランジスタとすることができ るが、図示した配置では、これらトランジスタをｎチャネル絶縁ゲート電界効果 すなわちＭＯＳトランジスタとして形成する。第１及び第２トランジスタＭ１及 びＭ２のバックゲートｂｇの接続を図１に示さない。実際には、第１及び第２ト ランジスタＭ１及びＭ２を電力ＭＯＳＦＥＴ Ｐと同一の半導体本体に集積する 場合、これらのバックゲートを一般に、電力ＭＯＳＦＥＴ Ｐのソース電極Ｓに 接続し、又は、集積構造内の寄生バイポーラ動作を回避するのに好適な任意の他 の電位に接続する。第１及び第２トランジスタＭ１及びＭ２を電力ＭＯＳＦＥＴ とともに集積しない場合、これらのバックゲートを通常の方法で各ソース電極ｓ に結合することができる。 当然、電流ミラー回路５の任意の他の好適形態を設けることができる。 第１及び第２トランジスタＭ１及びＭ２のソース電極Ｓを、パワー半導体デバ イスのソース電極Ｓに結合する。第１トランジスタＭ１のドレイン電極ｄを、可 変抵抗ＲＶを介して電力ＭＯＳＦＥＴ Ｐの制御すなわちゲート電極Ｇに結合す るとともに、第２トランジスタＭ２のドレイン電極ｄを、センス電極Ｓ１及び第 ３すなわち制御トランジスタＭ３のゲートすなわち制御電極Ｇに結合する。制御 トランジスタＭ３は、電力ＭＯＳＦＥＴ Ｐのゲート電極Ｇに結合したドレイン 電極ｄ及び電力ＭＯＳＦＥＴ Ｐのソース電極Ｓに結合したソース電極ｓを有す る。図１に示すように、抵抗Ｒ１を、接続点Ｊ１とＪ２との間に結合する。すな わち、抵抗ＲＶとトランジスタＭ３のドレイン電極ｄとの間に結合する。 電流ミラー回路５の基準側を流れる電流Ｉ₁を安定させるために、チェナーダイ オードＺＤ１又は他の好適な分流レギュレータを、可変抵抗ＲＶの中間タップ点 と接続ライン６との間に結合して、入力電圧が十分高い間入力電圧に依存しない 所定の電流を形成することができる。 図１に示す保護形スイッチ１の動作中、適切な電圧を、第１及び第２電源ライ ン２及び３並びにゲートすなわち制御端末４に印加すると、電力ＭＯＳＦＥＴ Ｐが導通して電流Ｉ₂すなわち電力を負荷Ｌに供給する。一般に、大まかな近似 としては、センス電極Ｓ１が電力ＭＯＳＦＥＴ Ｐのソース電極Ｓと同様の電位 の場合、各ソースセルが同一電流を流すと仮定すると、電流Ｉ₂とＩ₃との間の比 は、主電流搬送区分Ｍの第１の数のソースと副すなわちセンス電流搬送区分ＳＥ の第２の数のソースとの間の比を僅かに超えるが、基本的にはこれに等しい。セ ンス電極Ｓ１がソース電極Ｓの電位より高い場合、電流Ｉ₂とＩ₃との間の比は、 （プロセスに依存する）デバイス特性に応じて高くなる。 電流ミラー配置５の第１電流経路５ａを流れる所定の電流Ｉ₁は、可変抵抗Ｒ Ｖの抵抗によって少なくとも部分的に決定され、本例では、ゲートすなわち制御 端子４と接続ライン６との間の電圧からこの電流を得る。 センス電流Ｉ₃が所定の電流Ｉ₁より下である間、制御トランジスタＭ３の制御 電極の電圧はローのままであり、したがってトランジスタＭ３は非導通状態であ る。しかしながら、センス電流搬送区分Ｓを流れる電流が所定の電流Ｉ₁に到達 する必要がある場合、制御トランジスタＭ３のゲートの電圧を、制御トランジス タＭ３を導通させるように上昇させるとともに、この電圧により電力ＭＯＳＦＥ Ｔ Ｐのゲートをそのソース電極Ｓに結合し、これにより、制御トランジスタＭ ３の継続した導通を維持するのに十分なセンス電流Ｉ₃となるような平衡が確認 されるまで、ゲート駆動を低減させる。抵抗Ｒ１は、トランジスタＭ３が導通す る際にトランジスタＭ１のドレインの電圧を安定させるのを補助する必要がある 。当然、負帰還の任意の位相遅延が180°に到達する前、すなわち帰還が正とな って発振が生じる前に保護形スイッチの全ての利得を周波数とともにロールオフ することは重要である。従来既知のように、これは、帰還信号に単−90°ラグの みを有する個体に比べて少なくロールオフするように１段の単一優勢極を用いる ことにより達成することができる。図１に示す保護形スイッチの場合、パワー半 導体デバイスＰの大入力キャパシタンスは、制御電極Ｇに対する制限された駆動 性能とともに有効に優勢極を形成し、その結果回路は発振しない。 図１に示す保護形スイッチは、米国特許明細書第4893158 号に示した高い値の センス抵抗の位置に電流シンクを提供することにより幾分高い利得を達成する。 この保護形スイッチが作動すると、第２トランジスタＭ２のドレイン電極ｄの電 圧は、トランジスタが比較的広い幅で比較的短い導通チャネル区域を有する場合 、Ｉds対Ｖds特性のニーより十分上になり、その結果トランジスタＭ２の出力電 流はそのドレイン電圧にほとんど依存しない。さらに、図１に示す保護形スイッ チは、米国特許明細書第4893158 号に示すセンス抵抗負荷を、特に温度特性を変 更することができる電流シンクミラー回路に置き換える。これにより、パワー半 導体デバイスを流れる電流を調整して、使用者が電流ミラー回路に対して適切な バイアスを用いることにより選択した所望の温度係数を有するようにする。した がって、調整した電流は、電流ミラー回路のバイアス配置に応じて所望の正又は 負の温度係数を有することができる。 保護形スイッチを、電力ＭＯＳＦＥＴ Ｐとして同一半導体本体内に形成した 一つ又はそれ以上の素子とともに集積形態とすることができ、一つ又はそれ以上 のあり得る素子を、電力ＭＯＳＦＥＴ Ｐが形成される範囲内の半導体本体を被 覆する絶縁層の頂部上に形成する。 図２及び３は図１に示す保護形スイッチの形成に使用しうる種々の構成素子を どの様に形成しうるかを示す半導体本体１０の種々の部分の平面図及び断面図で ある。 半導体本体１０は、本例では、比較的高ドープのｎ導電型単結晶シリコン基板 １０ａを具え、その上に比較的低ドープのｎ導電型シリコンエピタキシャル層１ ０ｂを設け、このエピタキシャル層がＭＯＳＦＥＴ Ｐの第１領域、一般にドレ インドリフト領域を形成する。 図２はパワー半導体デバイスＰ（本例ではパワーＭＯＳＦＥＴ）の主電流搬送 部Ｍ及びセンス電流搬送部ＳＥが形成された半導体本体１０の一部分の上面図を 示す。パワーＭＯＳＦＥＴ Ｐの構造を明瞭に示すために、ソース、センス及び ゲート電極メタライゼーションは図６から省略されている。図６から明瞭に示さ れているように、パワーＭＯＳＦＥＴ Ｐは慣例のＤＭＯＳ製造技術により形成 された複数のソースセル１１を具える。図３ａはＭＯＳＦＥＴ Ｐの一つのセル １１の部分の断面図を示す。セル１１は半導体本体１０の主表面１０ｃに隣接し てｐ導電型本体領域１４を具え、この本体領域はｎ導電型ソース領域１７を含み 、このソース領域とともにＭＯＳＦＥＴ Ｐの絶縁ゲート１８の下部に導通チャ ネル領域１４ｂを規定する。図に示すように、ｐ型本体領域１４は比較的高ドー プの中心補助領域１４ａを有することができ、この領域を（図に示すようにソー ス領域１７を貫通する溝により、又はソースインプラントをマスクすることによ り）ソース電極Ｓに短絡させて寄生バイポーラ作用を禁止させることができる。 ソース電極Ｓ、センス電極Ｓ１（図示せず）及びゲート電極Ｇ（図示せず）を絶 縁層３０の上に設けら適当なコンタクトホールを経てソース領域１７及び絶縁ゲ ート１８に接触するメタライゼーションにより形成する。ドレイン電極Ｄを半導 体本体１０の他方の主表面１０ｄ上に設ける。 パワーＭＯＳＦＥＴ Ｐは代表的には何百又は何千ものソースセル１１からな る。絶縁ゲート１２の周縁部１８ａは通常の如く周辺フィールド酸化物（図示せ ず）上まで延在させることができ、図示してないが、Kao リング及び／又はフィ ールドプレートのような慣例のエッジ成端手段をパワーＭＯＳＦＥＴ Ｐの周縁 部に設けることができる。 センス電流搬送部ＳＥは、メタライゼーション（図６に示されていない）をソ ース電極Ｓ及びセンス電極Ｓ１を形成するように限定することにより主電流搬送 部Ｍから分離された複数個のソースセル１１を具える。図６の破線ｘ及びｙはセ ンス電極Ｓ１とソース電極Ｓのそれぞれの隣接境界を示す。図６は、センス電流 搬送部ＳＥをパワーＭＯＳＦＥＴ Ｐのコーナ部の９個のソースセルからなるも のとして示すが、センス電流搬送部ＳＥを構成するソースセル１１の実際の数及 びパワーＭＯＳＦＥＴ Ｐ内におけるセンス電流搬送部ＳＥの位置は幾分相違さ せることができる。従って、例えば、センス電流搬送部ＳＥは単一の幅狭のソー スセル行により形成し、これにセンス電極Ｓ１を、ソース領域を含まずパワーＭ ＯＳＦＥＴ Ｐの周辺ガードリングと部分的にオーバラップしうる無接点デッド セル又はダミーセル上を通過して接触させることができる。このような構成によ れば、センスソースセル１１ａが平均すると両側で主電流搬送部Ｍのセルにより 囲まれ、プロセストポグラフィ及び熱環境の良好なマッチングを得ることができ る。 図３ｂはエンハンスメントモード横型ＮＭＯＳトランジスタを示し、このトラ ンジスタはトランジスタＭ１〜Ｍ７、例えば上述したトランジスタＭ１を構成す るのに使用することができる。図７ｂに示すように、トランジスタＭ１は本例で は分離又は井戸領域２１を構成するｐ導電型の第２領域内に拡散されたソース及 びドレイン領域１９及び２０と、絶縁ゲート２２と、絶縁層３０上に形成された ソース、ゲート及びドレイン電極２３、２４及び２５とを具える。 抵抗ＲＺを、外部素子として形成することができ、又は、図３ｃに示すような 拡散抵抗として形成することができる。図３ｃに示す抵抗は、ｐ導電井戸すなわ ち同一領域２１とすることができる分離領域内のｎ導電領域２６から成る。電極 ２７は、井戸領域２１を、一般には地面の基準電位に結合し、かつ、抵抗電極２ ８ａ及び２８ｂを領域２６の各端部に設ける。他の可能性としては、抵抗ＲＺを 、図３ｆに示すように、通常は井戸領域２１の上全体に亘って絶縁層３０の頂部 に形成した薄膜抵抗として形成することができる。このような薄膜抵抗を一般に 、開口を介して絶縁層３４に接触する各電極３５ａ及び３５ｂを有するｎ導電型 のドープした多結晶シリコン領域３５によって形成する。集積抵抗が可変抵抗Ｒ Ｚを形成すべき場合、抵抗構体に、図３ｃ及び３ｆに示すように、チェナーダイ オードＺＤ１に結合するタップオフポイントすなわち電極接続部Ｔを設ける。一 つ又はそれ以上の別のタップオフ点（図示せず）を設けて、抵抗の全体に亘る抵 抗を変えることができる。図３ｃ及び３ｆに示すような抵抗構体を、二つの素子 間を結合する抵抗を調整するのが望ましい場合に使用することもできる。例えば 、このような抵抗を、各電流を調整するために、トランジスタＭ１，Ｍ２及びＭ ３に直列に配置して特定の所望な回路特性を設けることができる。当然、抵抗の 可変性が要求されない場合、任意のタップオフ点を省略することができる。 図３ｄは拡散ダイオード、例えばツェナーダイオードＺＤ１を示し、このダイ オードは比較的高ドープのｐ導電型領域２９内にｎ導電型領域３１を設けるとと もに絶縁層３０のコンタクトホールを経てこれらの領域に接触する適当な電極２ ９ａ及び３１ａを設けて構成する。ダイオードを、図３ｅに図示したような薄膜 ダイオード又は直列のこのようなダイオードとして形成することもできる。図３ ｅは、開口を介して絶縁層３４に接触する各電極３２ａ及び３３ａを有する多結 晶シリコンの逆にドープした領域３２及び３３からなる薄膜ｐｎ接合ダイオード を示す。 上述の導電型及び極性を逆にすることもでき、半導体本体をシリコン以外の半 導体、例えばゲルマニウム、半導体材料の組合せ又はＩＩＩ−Ｖ族半導体材料で 形成することもできること勿論である。更に、パワー半導体デバイスをパワーＭ ＯＳＦＥＴ以外ののもの、例えば（固有の寄生バイポーラデバイスの問題を避け ることができること勿論であれば）図３の領域２１の導電型を逆にするだけでＩ ＧＢＴとして形成することもできる。また、本発明は、センス電極により供給さ れる電流がパワー半導体デバイスの第１及び第２主電極間の電流を表す他のタイ プのパワー半導体デバイス、例えばパワーバイポーラトランジスタのようなパワ ーバイポーラデバイスに適用することもできる。 上述の実施例では所定の構成素子を半導体本体に拡散素子として実現するもの としたが、パワー半導体デバイスの他の任意の構成素子をパワー半導体デバイス 上に設けられた絶縁層の上に形成することにより半導体本体に実現することがで き、例えばアモルファス又は多結晶半導体薄膜素子として実現することができる 。種々の素子を必ずしもパワー半導体デバイス一緒に集積する必要はなく、個別 素子とすることもでき、またパワー半導体デバイスと別個に別の半導体本体又は 別の基板に集積することもできる。 以上の記載を読めば、他の変更や変形が当業者に明らかになる。このような変 更や変形は、ここに記載した特徴の代わりに使用しうる、又は加えて使用しうる 当該分野において既知の特徴を含むことができる。請求の範囲は構成要素の特定 の組合せとして明確に記載したが、請求の範囲に記載された発明に関連する、し ないにかかわらず、また本発明が解決すべき技術的問題の一部又は全部を解決す る、しないにかかわらず、本明細書に明示的に又は暗黙的に記載された任意の新 規な構成要素又は構成要素の組合せも本発明の範囲に含まれるものである。出願 人は、本願の審査中に又は本願からの分割出願時に新しい請求の範囲にこのよう な構成要素及び／又はこのような構成要素の組合せを明確に記載するかもしれな いことを予告する。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ 【要約の続き】 電流を調整する。

Claims (1)

1. 【特許請求の範囲】 １．負荷を第１及び第２電源ライン間に結合させるための第１及び第２主電極、 制御電源ラインに結合した制御電極並びに動作時に第１及び第２主電極間を流れ る電流を表す電流を第１主電極との間に流すセンス電極を有するパワー半導体デ バイスと、所定の電流を通過させる第１電流経路及びこの所定の電流を反映させ る第２電流経路を有する電流ミラー回路と、前記パワー半導体デバイスの制御電 極と第２主電極との間に結合した第１及び第２主電極並びに前記第２電流経路に 結合した制御電極を有する制御半導体装置とを具え、前記センス電極によって供 給される電流が前記所定の電流に到達すると、前記半導体デバイスを導通させる ために、前記パワー半導体デバイスのセンス電極を前記第２電流経路に結合し、 前記パワー半導体デバイスの制御電極と第２主電極との間に導電通路を設けて、 前記制御電極の電圧を減少させ、その結果前記パワー半導体デバイスを流れる電 流を調整するようにしたことを特徴とする保護形スイッチ。 ２．前記電流ミラー回路の第１電流経路は第１トランジスタの第１及び第２主電 極間に電流経路を具え、前記電流ミラー回路の第２電流経路は第２トランジスタ の第１及び第２主電極間に電流経路を具え、前記第１及び第２トランジスタは、 互いに結合した制御電極を有し、前記第１及び第２トランジスタのうちの一方を ダイオード接続したことを特徴とする請求の範囲１記載の保護形スイッチ。 ３．前記制御トランジスタのセンス電極及び制御電極を、前記第２トランジスタ の第１及び第２電極のうちの同一のものに結合したことを特徴とする請求の範囲 ２記載の保護形スイッチ。 ４．前記制御トランジスタ及び電流ミラー回路を、前記半導体本体が前記電力半 導体本体を支持することにより支持したことを特徴とする請求の範囲１から３の うちのいずれかに記載の保護形スイッチ。 ５．前記パワー半導体デバイスは第１及び第２主電極間に並列に結合された第１ の数のデバイスセルと、パワー半導体デバイスのセンス電極と第１主電極と の間に並列に結合された第１の数より少数の第２の数の類似のデバイスセルを具 えることを特徴とする請求の範囲１から１０のうちのいずれかに記載の保護形ス イッチ。 ６．前記パワー半導体デバイスはパワーＭＯＳＦＥＴを具えることを特徴とする 請求の範囲１から１１のうちのいずれかに記載の保護形スイッチ。