JP5901570B2 - 電流印加方法および電流印加装置 - Google Patents

Description

本発明は、半導体に電流を印加する電流印加方法および電流印加装置に関する。特に、大電流を印加する必要があるパワー半導体の検査に用いられる電流印加方法および電流印加装置に関する。

従来、プローブヘッドの先端を半導体に当接させて通電する大電流用プローブピンに関する技術が知られている（例えば、特許文献１参照）。特許文献１に開示された技術では、プローブピンは、電気通電用の接触部が複数形成されて分散配置されている当接部材と、棒状の導電体からなり先端に当接部材が取り付けられると共に後端に電線端部を接続されるプランジャと、半導体に当接部材を当接させるようプランジャを付勢するコイルバネと、を備える。そして、当接部材の周縁部が放射状に分岐して接触部をなし、当接部材の中央部がプランジャの先端面の凹みの中で留具挿通孔に差し込んだ留め具にてプランジャに固定され、接触部が凹みの内周縁より外周側へ延びている。
この特許文献１の技術によると、当接部材の接触部は、半導体に当接すると凹みの内周縁を支承点にしてシーソーのように揺動する。そして、揺動時には、当接部材の接触部の中央部寄り部分の変形によって接触圧力の変動が緩和され、半導体の表面のプローブピン当接部位に多少の凹凸やうねりがあっても、当接部材の多数の接触部と半導体の表面との接触状態が揃って安定するとされている。

特開２０１１−１３７７９１号公報

ところで、プローブピンは、半導体と離間した状態から半導体と接触させて通電可能な状態にする。ここで、プローブピンを半導体と接触させた瞬間に半導体内の残留電気がプローブピンに伝達されると、半導体の中で最も低い耐電圧の部位であるゲート−エミッタ間に耐電圧を超える電圧が発生し、半導体が破壊されるおそれがある。

本発明は、上記課題を解決するためのものであり、その目的は、半導体内の残留電気に起因する半導体の破壊を防止する電流印加方法および電流印加装置を提供することにある。

（１） 第１電流を通電する第１電流通電部（例えば、後述の第１信号ピン用接触領域１０２）と、前記第１電流通電部と電気的に接続されかつ第２電流を通電する第２電流通電部（例えば、後述の接触体用接触領域１０１）と、制御信号を入力する接触領域（例えば、後述の第２信号ピン用接触領域１０３）と、を有する半導体（例えば、後述のパワー半導体１００）に電流を印加する電流印加方法であって、電流印加装置（例えば、後述のプローブ装置１）の第１電極（例えば、後述の第１信号ピン３２）を前記第１電流通電部に接触させ、前記第１電流通電部および前記第２電流通電部に残留している残留電気を除去する残留電気除去工程（例えば、後述のステップＳ１）と、前記残留電気除去工程の後に、前記電流印加装置の信号電極（例えば、後述の第２信号ピン３３）を前記接触領域に接触させる接触工程と、前記接触工程の後に、前記電流印加装置の第２電極（例えば、後述の接触部２１）を前記第２電流通電部に接触させ、前記第１電流および前記第２電流を通電し、制御信号を入力する主電流通電工程（例えば、後述のステップＳ３，Ｓ４）と、を含むことを特徴とする電流印加方法。

（１）の発明によれば、まず、残留電気除去工程において電流印加装置の第１電極を第１電流通電部に接触させ、第１電流通電部および当該第１電流通電部と電気的に接続された第２電流通電部に残留している残留電気を除去する。そして、主電流通電工程において電流印加装置の第２電極を第２電流通電部に接触させ、第１電流および第２電流を通電する。
これにより、電流印加装置の第２電極が第２電流通電部に接触する前に、第１電極を第１電流通電部に接触させ、半導体内の第１電流通電部および第２電流通電部から残留電気を除去することができる。そのため、第２電極を半導体の第２電流通電部と接触させた瞬間には、半導体内の第２電流通電部に残留電気が無く、半導体の中で最も低い耐電圧の部位であるゲート−エミッタ間に電圧が発生しない。したがって、半導体内の残留電気に起因する半導体の破壊を防止することができる。

（２） 前記主電流通電工程の後に、前記第２電極を前記第２電流通電部から離間させる第２電極離間工程（例えば、後述のステップＳ５）と、前記第２電極離間工程の後に、前記第１電極を前記第１電流通電部から離間させる第１電極離間工程（例えば、後述のステップＳ７）と、を更に含むことを特徴とする（１）に記載の電流印加方法。

（２）の発明によれば、主電流通電工程の後の第２電極離間工程において第２電極を第２電流通電部から離間させる。その後、第１電極離間工程において第１電極を第１電流通電部から離間させる。
これにより、第２電極を第２電流通電部から離間した後も、第１電極が第１電流通電部から離間せず、半導体内の第１電流通電部および第２電流通電部から残留電気を最後に除去できる。したがって、電流印加後の半導体内に残留電気が残留することを抑制できる。

（３） 半導体（例えば、後述のパワー半導体１００）に電流を印加する電流印加装置（例えば、後述のプローブ装置１）であって、第１電流を通電する前記半導体の第１電流通電部（例えば、後述の第１信号ピン用接触領域１０２）に接触する第１電極（例えば、後述の第１信号ピン３２）と、前記第１電流通電部と電気的に接続されかつ第２電流を通電する前記半導体の第２電流通電部（例えば、後述の接触体用接触領域１０１）に接触する第２電極（例えば、後述の接触部２１）と、制御信号を前記半導体の接触領域（例えば、後述の第２信号ピン用接触領域１０３）に入力する信号電極（例えば、後述の第２信号ピン３３）と、を有し、前記第１電極は、前記第２電極よりも先に前記半導体に接触し、前記第１電流通電部および前記第２電流通電部に残留している残留電気を除去し、前記信号電極は、前記第１電極よりも後に前記半導体の制御信号を入力する前記接触領域に接触し、前記第２電極は、前記第１電極および前記信号電極よりも後に前記第２電流通電部に接触し、前記第１電流および前記第２電流を通電することを特徴とする電流印加装置。

（３）の発明によれば、（１）の発明と同様の作用・効果を奏する。

（４） 前記第１電極は、前記第２電極よりも後に前記半導体から離間することを特徴とする（３）に記載の電流印加装置。

（４）の発明によれば、（２）の発明と同様の作用・効果を奏する。

本発明によれば、半導体内の残留電気に起因する半導体の破壊を防止する電流印加方法および電流印加装置を提供することができる。

本発明の実施形態に係るプローブ装置の概略構成を示す斜視図であり、図１（ａ）が分解図であり、図１（ｂ）が全体図である。 上記実施形態に係るプローブ装置の図１（ｂ）のＡＡ断面図である。 上記実施形態に係るパワー半導体を示す図であり、図３（ａ）が上面図であり、図３（ｂ）が図３（ａ）のＢＢ断面図である。 上記実施形態に係るプローブ装置を用いた半導体検査の工程図である。 上記実施形態に係るプローブ装置を用いた半導体検査の各工程での状態図１であり、図５（ａ）が待機状態図であり、図５（ｂ）が第１信号ピンとパワー半導体との接触状態図であり、図５（ｃ）が第２信号ピンとパワー半導体との接触状態図であり、図５（ｄ）が接触体とパワー半導体との接触状態図である。 上記実施形態に係るプローブ装置を用いた半導体検査の各工程での状態図２であり、図６（ａ）が接触体とパワー半導体との離間状態図であり、図６（ｂ）が第２信号ピンとパワー半導体との離間状態図であり、図６（ｃ）が第１信号ピンとパワー半導体との離間状態図である。

以下に、本発明の実施形態を説明する。
図１は、本発明の実施形態に係る電流印加装置としてのプローブ装置１の概略構成を示す斜視図であり、図１（ａ）が分解図であり、図１（ｂ）が全体図である。図２は、本実施形態に係るプローブ装置１の図１（ｂ）のＡＡ断面図である。図１（ｂ）のＡＡ断面は、プローブ装置１の断面構成を分かり易くするために途中で断面位置を変更している。
図１に示されたプローブ装置１は、４００〜２０００Ａの大電流のスイッチングに用いられるパワー半導体（ＩＧＢＴ，ＭＯＳ，ダイオードなど）１００を検査するための半導体検査装置に適用され、パワー半導体１００に圧接して大電流を印加する。

プローブ装置１は、接触体２と、押圧体アッセンブリ３と、絶縁プレート４と、固定カバー５と、基体６と、を備える。

図１に示すように、接触体２は、円盤状であり、中央に四角形状のパワー半導体１００（図３参照）よりも一回り小さい四角形状の接触部２１をパワー半導体１００側に突出させて有する。接触体２は、ニッケルから構成される。
接触体２は、接触部２１の隣に、位置決め棒７１が挿通されるためにその厚み方向に貫通する１つの位置決め用孔２２を有する。
接触体２は、位置決め用孔２２とは接触部２１に対して反対側に、第１信号ピン３２および第２信号ピン３３の各々が挿通されるためにその厚み方向に貫通する２つの第１信号ピン用孔２３および第２信号ピン用孔２４を有する。
接触部２１は、パワー半導体１００の表面１００ｆと面接触する表面２１ｆを有する。表面２１ｆは、パワー半導体１００の表層の表面電極層のみに差し込まれる複数の微小突起２５を有する。接触部２１は、複数の微小突起２５を有しても、表面２１ｆが複数の微小突起２５に比して広大な平坦面となっている。
複数の微小突起２５は、パワー半導体１００の表面電極層の層厚である約１０μｍよりも小さく、かつ、表面電極層の表面に形成された酸化膜の膜厚である約０．１μｍよりも大きな高さに電鋳によって形成される。

図２に示すように、押圧体アッセンブリ３は、複数の押圧ピン３１と、第１信号ピン３２と、第２信号ピン３３と、ケース３４と、を有する。

複数の押圧ピン３１の各々は、棒状であり、導電性を有する。複数の押圧ピン３１の各々の先端３１ｔおよび後端３１ｂは、半球状に形成され、摩擦抵抗を低下させてある。複数の押圧ピン３１の各々の中央部は、弾性反発するバネ部３１ｃを有する。押圧ピン３１のバネ部３１ｃの外径は、押圧ピン３１のバネ部３１ｃ以外の棒状の先端部３１ｓおよび後端部の外径よりも大きい。
押圧ピン３１は、ケース３４から突出させた先端３１ｔによって接触体２の背面２ｂと接触し、その接触位置が移動可能である。押圧ピン３１は、接触体２の背面２ｂに平面方向に等間隔に配列され、接触体２の複数の区分の各々に押圧力Ｆを付与する。
押圧ピン３１は、ケース３４から突出させた後端３１ｂによって基体６の押圧ピン用電極６１の表面６１ｆと接触し、基体６の押圧ピン用電極６１から第２電流が流入可能である。

第１信号ピン３２は、棒状であり、導電性を有する。第１信号ピン３２の先端３２ｔおよび後端３２ｂは、半球状に形成され、摩擦抵抗を低下させてある。第１信号ピン３２の中央部は、弾性反発するバネ部３２ｃを有する。第１信号ピン３２のバネ部３２ｃの外径は、第１信号ピン３２のバネ部３２ｃ以外の棒状の先端部３２ｓおよび後端部の外径よりも大きい。第１信号ピン３２は、バネ部３２ｃの先端側の棒状の先端部３２ｓの長さが押圧ピン３１の棒状の先端部３１ｓの長さよりも長い。
第１信号ピン３２は、パワー半導体１００のエミッタに対する第１電流をパワー半導体１００に入力する。
第１信号ピン３２は、ケース３４から突出させた先端３２ｔによってパワー半導体１００の表面１００ｆと接触し、その接触位置が移動可能である。
第１信号ピン３２は、ケース３４から突出させた後端３２ｂによって基体６の第１信号ピン用電極６２の表面６２ｆと接触し、基体６の第１信号ピン用電極６２の第１電流である電気信号を受け渡し可能である。

第２信号ピン３３は、第１信号ピン３２と同構成である。第２信号ピン３３は、バネ部３３ｃの先端側の棒状の先端部３３ｓの長さが押圧ピン３１の棒状の先端部３１ｓの長さよりも長く、第１信号ピン３２の棒状の先端部３２ｓの長さよりも短い。
第２信号ピン３３は、パワー半導体１００のゲートに対するパワー半導体１００のオンオフを制御する制御信号をパワー半導体１００に入力する。
第２信号ピン３３は、ケース３４から突出させた先端３３ｔによってパワー半導体１００の表面１００ｆと接触し、その接触位置が移動可能である。
第２信号ピン３３は、ケース３４から突出させた後端３３ｂによって基体６の第２信号ピン用電極６３の表面６３ｆと接触し、基体６の第２信号ピン用電極６３の電気信号を受け渡し可能である。

図２に示すように、プローブ装置１は、第１信号ピン３２の先端３２ｔが最も突出し、第２信号ピン３３の先端３３ｔが第１信号ピン３２の先端３２ｔの次に突出し、接触体２の接触部２１の微小突起２５を有する表面２１ｆがこれらの次に突出する。

ケース３４は、図２に示された一対の円板材である２つのケース部材３４ａ，３４ｂから構成され、複数の押圧ピン用孔３４１と、第１信号ピン用孔３４２と、第２信号ピン用孔３４３と、を有する。
複数の押圧ピン３１、第１信号ピン３２および第２信号ピン３３は、ケース３４を２分割した一方のケース部材３４ａ上で、各ピン３１，３２，３３のバネ部３１ｃ，３２ｃ，３３ｃを各孔３４１，３４２，３４３のバネ部用の空洞部に収容することでケース部材３４ａに配置され、その後に２つのケース部材３４ａ，３４ｂを合わせて一体化させることで、押圧体アッセンブリ３を構成する。

図１に示すように、ケース３４は、複数の押圧ピン用孔３４１の周りに、位置決め棒７１が挿通されるためにその厚み方向に貫通する１つの位置決め用孔３４４と、固定ボルト７２が挿通されるためにその厚み方向に貫通する２つの固定用孔３４５と、を有する。固定用孔３４５は、固定ボルト７２の頭部を収容する収容部を有し、２つの固定用孔３４５がケース３４の中心点を通る直線上で複数の押圧ピン用孔３４１を介して離間して配置される。
ケース３４は、先端側の表面に、接触体２の外周をガイドするためにパワー半導体１００側に突出する環状凸部３４ｃを有する。環状凸部３４ｃは、内側に接触体２を収容でき、内周面が接触体２の移動を緩やかに規制する。
ケース３４は、外周面にねじ部３４ｄを有する。

図２に示すように、複数の押圧ピン用孔３４１は、接触体２の接触部２１と同範囲において平面方向に等間隔に配列される。複数の押圧ピン用孔３４１の各々は、ケース３４の厚み方向に貫通し、押圧ピン３１が配置される。すなわち、押圧ピン用孔３４１の中央部が押圧ピン３１のバネ部３１ｃの大きさに合わせた他の部分よりも内径の大きい空洞部に形成され、この空洞部に押圧ピン３１のバネ部３１ｃを収容することで、押圧ピン用孔３４１に押圧ピン３１が配置される。押圧ピン用孔３４１に収容された押圧ピン３１は、押圧ピン用孔３４１に挿通された棒状の先端部３１ｓおよび後端部を介して先端３１ｔおよび後端３１ｂをケース３４の外側に突出させる。複数の押圧ピン用孔３４１の各々は、押圧ピン３１が押圧ピン用孔３４１内をスムーズに移動できるようその内面が平滑に形成されていることが好ましい。

第１信号ピン用孔３４２は、複数の押圧ピン用孔３４１の隣接領域に１箇所形成される。第１信号ピン用孔３４２は、ケース３４の厚み方向に貫通し、第１信号ピン３２が配置される。すなわち、第１信号ピン用孔３４２の中央部が第１信号ピン３２のバネ部３２ｃの大きさに合わせた他の部分よりも内径の大きい空洞部に形成され、この空洞部に第１信号ピン３２のバネ部３２ｃを収容することで、第１信号ピン用孔３４２に第１信号ピン３２が配置される。第１信号ピン用孔３４２に収容された第１信号ピン３２は、第１信号ピン用孔３４２に挿通された棒状の先端部３２ｓおよび後端部を介して先端３２ｔおよび後端３２ｂをケース３４の外側に突出させる。複数の第１信号ピン用孔３４２の各々は、第１信号ピン３２が第１信号ピン用孔３４２内をスムーズに移動できるようその内面が平滑に形成されていることが好ましい。

第２信号ピン用孔３４３は、複数の押圧ピン用孔３４１の隣接領域に第１信号ピン用孔３４２と並んで１箇所形成される。第２信号ピン用孔３４３は、第１信号ピン用孔３４２と同構成である。

図１に示すように、絶縁プレート４は、円盤状であり、絶縁部材で構成され、プローブ装置１が組み付けられると、プローブ装置１の先端に位置する。
絶縁プレート４は、中央に開口４１を有する。絶縁プレート４は、接触体２の接触部２１の周りに露出した表面２ｆを覆う一方、開口４１を通過させて接触体２の接触部２１をパワー半導体１００側に突出させる。
絶縁プレート４は、開口４１の隣に、第１信号ピン３２および第２信号ピン３３の各々が挿通される第１信号ピン用孔４２および第２信号ピン用孔４３を有する。

図１に示すように、固定カバー５は、環状部材であり、円環部５ａと、円筒部５ｂと、を有する。円環部５ａは、内側に絶縁プレート４の外径よりも小径かつ絶縁プレート４の開口４１よりも大きい孔５１を有する。円筒部５ｂは、円環部５ａから基体６方向に延出され、内周面にねじ部５ｃを有する。固定カバー５の円筒部５ｂの内周面に形成されたねじ部５ｃは、押圧体アッセンブリ３のケース３４の外周面に形成されたねじ部３４ｄと螺合する。

図２に示すように、基体６は、固定カバー５と同径の円盤状である。基体６は、押圧ピン用電極６１と、第１信号ピン用電極６２と、第２信号ピン用電極６３と、を有する。
押圧ピン用電極６１は、複数の押圧ピン３１の後端３１ｂが突出した範囲に形成され、第２電流の電流供給源６４に接続される。押圧ピン用電極６１の表面６１ｆは、平滑に形成され、プローブ装置１が組み付けられると、複数の押圧ピン３１の後端３１ｂに接触する。
第１信号ピン用電極６２は、第１信号ピン３２の後端３２ｂが突出した位置に形成され、第１電流を供給すると共に接地部６５ａにつながり接地された第１信号回路６５に接続される。第１信号ピン用電極６２の表面６２ｆは、平滑に形成され、プローブ装置１が組み付けられると、第１信号ピン３２の後端３２ｂに接触する。
第２信号ピン用電極６３は、第２信号ピン３３の後端３３ｂが突出した位置に形成され、制御信号を供給する第２信号回路６６に接続される。第２信号ピン用電極６３の表面６３ｆは、平滑に形成され、プローブ装置１が組み付けられると、第２信号ピン３３の後端３３ｂに接触する。
押圧ピン用電極６１、第１信号ピン用電極６２および第２信号ピン用電極６３の各々は、互いに導通しないように基体６の内部において絶縁部材６７を介在させて分断してある。

図１に示すように、基体６は、位置決め棒７１が挿通される１つの位置決め用穴６８と、固定ボルト７２が固定される２つの固定用穴６９と、を有する。固定用穴６９は、固定ボルト７２のねじ部と螺合するねじ穴に構成されている。

プローブ装置１は、１本の位置決め棒７１と２本の固定ボルト７２とを用い、固定カバー５を取り付けることで組み付けられる。

具体的には、基体６上に押圧体アッセンブリ３を位置させ、１本の位置決め棒７１を押圧体アッセンブリ３の位置決め用孔３４４に挿通して基体６の位置決め用穴６８にも挿通する。また、２本の固定ボルト７２を押圧体アッセンブリ３の固定用孔３４５に挿通して基体６の固定用穴６９にも挿通する。これにより、基体６と押圧体アッセンブリ３との位置関係を規定する。

次に、２本の固定ボルト７２を基体６の固定用穴６９に螺合し、押圧体アッセンブリ３を基体６に固定する。この状態では、位置決め棒７１の先端が押圧体アッセンブリ３の表面から突出する。この突出した位置決め棒７１の先端を接触体２の位置決め用孔２２に挿通し、接触体２をケース３４の環状凸部３４ｃの内側に配置することで、接触体２を緩やかに位置決めする。このとき、接触体２の背面２ｂは、押圧体アッセンブリ３の突出した押圧ピン３１の先端３１ｔに接触する。接触体２は、位置決めされた状態であっても、移動可能である。

そして、絶縁プレート４を接触体２に被せ、この状態で固定カバー５の円筒部５ｂの内周面に形成されたねじ部５ｃを押圧体アッセンブリ３の外周面に形成されたねじ部３４ｄに螺合し、固定カバー５を押圧体アッセンブリ３に固定する。このとき、接触体２の表面２ｆが固定カバー５の円環部５ａに基体６の方向に押圧されると共に、接触体２の背面２ｂが突出した押圧ピン３１の先端３１ｔから固定カバー５による押圧方向とは逆方向に押圧される。

なお、接触体２は、半導体検査においてパワー半導体１００の異常を検出した際に破壊される。このため、接触体２は、他の部品と交換頻度が異なる。プローブ装置１では、上記に説明したプローブ装置１の組み付けと反対に、固定カバー５の円筒部５ｂの内周面に形成されたねじ部５ｃを押圧体アッセンブリ３の外周面に形成されたねじ部３４ｄに対し緩め、固定カバー５を取り外すことだけで、接触体２を交換可能である。

次に、パワー半導体１００について説明する。
図３は、本実施形態に係るパワー半導体１００を示す図であり、図３（ａ）が上面図であり、図３（ｂ）が図３（ａ）のＢＢ断面図である。
パワー半導体１００は、４００〜２０００Ａの大電流のスイッチングに用いられるＩＧＢＴ，ＭＯＳ，ダイオードなどである。パワー半導体１００は、図示しない載置台上に配置される。載置台は、図示しないシリンダに接続されており、シリンダが載置台上のパワー半導体１００をプローブ装置１に押し付ける。

図３（ａ）に示すように、パワー半導体１００は、四角形状に構成され、内側に、接触体用接触領域１０１と、第１信号ピン用接触領域１０２と、第２信号ピン用接触領域１０３と、を有する。
接触体用接触領域１０１は、接触体２の接触部２１が接触する範囲に形成され、パワー半導体１００のエミッタとなり、プローブ装置１から第２電流を入力される。
第１信号ピン用接触領域１０２は、第１信号ピン３２が接触する範囲に形成され、パワー半導体１００のエミッタとなり、プローブ装置１から第１電流を入力される。
第２信号ピン用接触領域１０３は、第２信号ピン３３が接触する範囲に形成され、パワー半導体１００のゲートとなり、プローブ装置１から制御信号を入力される。

図３（ｂ）に示すように、パワー半導体１００は、表面メッキ層１１０と、半導体層１２０と、裏面メッキ層１３０と、を有する。
表面メッキ層１１０は、金層１１１、ニッケル層１１２およびアルミ層１１３から構成される。金層１１１およびニッケル層１１２は、ポリイミドを用いた絶縁体１５０で絶縁され、接触体用接触領域１０１と第１信号ピン用接触領域１０２とが隔離される。一方、アルミ層１１３は、ポリイミドを用いた絶縁体１５０で絶縁されず、接触体用接触領域１０１と第１信号ピン用接触領域１０２とが電気的に接続（導通）される。
半導体層１２０は、シリコン層である。半導体層１２０は、表面側にエミッタ１２１とゲート１２２とを含み、裏面側にコレクタ１２３を含む。
裏面メッキ層１３０は、金層１３１、ニッケル層１３２およびアルミ層１３３から構成される。裏面メッキ層１３０は、ポリイミドを用いた絶縁体を有しない。

次に、プローブ装置１を用いたパワー半導体１００の検査について説明する。
図４は、本実施形態に係るプローブ装置１を用いた半導体検査の工程図である。
図５は、本実施形態に係るプローブ装置１を用いた半導体検査の各工程での状態図１であり、図５（ａ）が待機状態図であり、図５（ｂ）が第１信号ピン３２とパワー半導体１００との接触状態図であり、図５（ｃ）が第２信号ピン３３とパワー半導体１００との接触状態図であり、図５（ｄ）が接触体２とパワー半導体１００との接触状態図である。
図６は、本実施形態に係るプローブ装置１を用いた半導体検査の各工程での状態図２であり、図６（ａ）が接触体２とパワー半導体１００との離間状態図であり、図６（ｂ）が第２信号ピン３３とパワー半導体１００との離間状態図であり、図６（ｃ）が第１信号ピン３２とパワー半導体１００との離間状態図である。

図５（ａ）に示すように、プローブ装置１は、当初、パワー半導体１００から離間した待機状態にある。
パワー半導体１００を載置した載置台は、検査が開始されると、まず、シリンダによってプローブ装置１の方向に前進する。
図５（ｂ）に示すように、ステップＳ１では、載置台の前進に伴い第１信号ピン３２の先端３２ｔがパワー半導体１００の第１信号ピン用接触領域１０２に接触する（第１信号ピン接触工程）。
第１信号ピン３２は、後端３２ｂを基体６の第１信号ピン用電極６２の表面６２ｆに接触させ、第１信号回路６５と導通される。第１信号回路６５は、接地部６５ａにつながって接地されている。このため、第１信号ピン３２の先端３２ｔがパワー半導体１００の第１信号ピン用接触領域１０２に接触すると、第１信号ピン用接触領域１０２に残留している残留電気は、第１信号回路６５の接地部６５ａへ流れて除去される。また、第１信号ピン用接触領域１０２は、接触体用接触領域１０１と表面メッキ層１１０におけるアルミ層１１３によって電気的に接続されているため、接触体用接触領域１０１に残留している残留電気も、第１信号回路６５の接地部６５ａへ流れて除去される。

図５（ｃ）に示すように、ステップＳ２では、載置台の前進に伴い第２信号ピン３３の先端３３ｔがパワー半導体１００の第２信号ピン用接触領域１０３に接触する（第２信号ピン接触工程）。
第２信号ピン３３は、後端３３ｂを基体６の第２信号ピン用電極６３の表面６３ｆに接触させ、第２信号回路６６と導通される。第２信号回路６６は、制御信号を印加するものであり、接地されていない。このため、第２信号ピン３３が第１信号ピン３２と同時または先にパワー半導体１００に接触すると、第１信号ピン３２を利用した接触体用接触領域１０１に残留している残留電気の除去に弊害が生じるおそれがある。そこで、第２信号ピン３３の先端３３ｔを第１信号ピン３２の先端３２ｔよりも突出させず、第２信号ピン３３の先端３３ｔが第１信号ピン３２の先端３２ｔよりも後にパワー半導体１００に接触するようにしている。また、第２信号ピン３３が接触体２の接触部２１の表面２１ｆよりも先にパワー半導体１００に接触すると、第２信号ピン３３のパワー半導体１００への接触圧を考慮して接触体２の接触部２１の表面２１ｆを最後にパワー半導体１００へ接触させることができ、接触体２の接触部２１の表面２１ｆがパワー半導体１００の表面１００ｆに対して平行度を調整し易い。

図５（ｄ）に示すように、ステップＳ３では、載置台の前進に伴い接触体２の接触部２１の表面２１ｆがパワー半導体１００の接触体用接触領域１０１に接触する（接触体接触工程）。

具体的には、まず複数の微小突起２５がパワー半導体１００の表層の表面電極層のみに差し込まれる。これにより、複数の微小突起２５がスパイクの役割を果たし、パワー半導体１００に対する接触体２の位置が位置決めされる。

さらにパワー半導体１００がシリンダによってプローブ装置１に押し付けられると、接触体２が固定カバー５から離間し、フローティング状態になる。そして、接触体２は、パワー半導体１００の表面１００ｆの傾斜に倣って傾斜し、強く押圧している押圧ピン３１が収縮し、弱く押圧している押圧ピン３１が押圧力Ｆを発揮し、各押圧ピン３１が押圧力Ｆと収縮とのバランスをとる。これにより、複数の押圧ピン３１は、接触体２の接触部２１の表面２１ｆとパワー半導体１００の表面１００ｆとの平行度を調整して、接触体２のパワー半導体１００の表面１００ｆに対する接触面圧を均一にする。そして、接触体２の接触部２１の表面２１ｆが、パワー半導体１００の表面１００ｆに均一に接触して押圧される。
特に、接触体２は、背面２ｂ全体が複数の押圧ピン３１に押圧される一部材であり、複数の押圧ピン３１の挙動が反映されて俊敏に揺動し、パワー半導体１００の表面１００ｆとの平行度が調整される。
このとき、載置台は、シリンダによってプローブ装置１に押し付けられる際の横ずれ、捻れおよび振動などが生じる場合がある。これに対し、複数の押圧ピン３１は、先端３１ｔが半球形状のため摩擦抵抗が小さいため、載置台に生じる横ずれ、捻れおよび振動などを、接触体２の背面２ｂに接触する先端３１ｔの接触位置のずれで吸収することができる。これにより、接触体２のパワー半導体１００の表面に対する接触状態は、横ずれ、捻れおよび振動などの影響を受けず、複数の微小突起２５が接触体２の位置ずれを要因としてパワー半導体１００の表面を削ることはない。

そして、接触体２の接触部２１の表面２１ｆは、複数の微小突起２５に比して広大な平坦面であって複数の微小突起２５による表面電極層への差し込みを規制する規制面となっている。このため、表面２１ｆは、複数の微小突起２５がパワー半導体１００の表面電極層に差し込まれた後に更に圧力が加わった場合であっても、パワー半導体１００に対する当接状態を維持し、複数の微小突起２５による表面電極層への過剰な差し込みを規制する。

ステップＳ４では、基体６の後方の電流供給源６４が複数の押圧ピン３１を介して接触体２に大電流である第２電流を供給し、基体６の後方の第１信号回路６５が第１信号ピン３２に第１電流を供給し、基体６の後方の第２信号回路６６が第２信号ピン３３にパワー半導体１００のオンオフを制御する制御信号を入力し、パワー半導体１００の検査を実行する（通電工程）。

載置台は、検査実行後、シリンダによってプローブ装置１とは反対方向に後退する。
図６（ａ）に示すように、ステップＳ５では、載置台の後退に伴い接触体２の接触部２１の表面２１ｆがパワー半導体１００の接触体用接触領域１０１から離間する（接触体離間工程）。

図６（ｂ）に示すように、ステップＳ６では、載置台の後退に伴い第２信号ピン３３の先端３３ｔがパワー半導体１００の第２信号ピン用接触領域１０３から離間する（第２信号ピン離間工程）。
第２信号ピン３３は、後端３３ｂを基体６の第２信号ピン用電極６３の表面６３ｆから離間し、第２信号回路６６と非導通となる。第２信号回路６６は、制御信号を印加するものであり、接地されていない。このため、第２信号ピン３３が第１信号ピン３２と同時または後にパワー半導体１００から離間すると、第１信号ピン３２を利用した接触体用接触領域１０１に残留している残留電気の除去に弊害が生じるおそれがある。そこで、第２信号ピン３３の先端３３ｔを第１信号ピン３２の先端３２ｔよりも突出させず、第２信号ピン３３の先端３３ｔが第１信号ピン３２の先端３２ｔよりも先にパワー半導体１００から離間するようにしている。また、第２信号ピン３３の先端３３ｔが接触体２の接触部２１の表面２１ｆよりも後にパワー半導体１００から離間すると、接触体２を先にパワー半導体１００から離間することができ、第２信号ピン３３が離間する際の衝撃や接触圧の変更の影響を受けないため、接触体２の複数の微小突起２５はパワー半導体１０の表面を損傷させない。

図６（ｃ）に示すように、ステップＳ７では、載置台の後退に伴い第１信号ピン３２の先端３２ｔがパワー半導体１００の第１信号ピン用接触領域１０２から離間する（第１信号ピン離間工程）。
第１信号ピン３２は、後端３２ｂを基体６の第１信号ピン用電極６２の表面６２ｆから離間し、第１信号回路６５と非導通となる。第１信号回路６５は、接地されている。このため、第１信号ピン３２の先端３２ｔがパワー半導体１００の第１信号ピン用接触領域１０２から最後に離間すると、検査において第１信号ピン用接触領域１０２および当該第１信号ピン用接触領域１０２に電気的に接続される接触体用接触領域１０１に残留している残留電気は、第１信号回路６５の接地部６５ａへ流れて最後に除去できる。
そして、プローブ装置１は、待機状態に戻る。

以上の本実施形態に係るプローブ装置１によれば、以下の効果を奏する。

（１）まず、ステップＳ１においてプローブ装置１の第１信号ピン３２を第１信号ピン用接触領域１０２に接触させ、第１信号ピン用接触領域１０２および当該第１信号ピン用接触領域１０２と電気的に接続された接触体用接触領域１０１に残留している残留電気を除去する。そして、ステップＳ３，Ｓ４においてプローブ装置１の接触体２の接触部２１を接触体用接触領域１０１に接触させ、第１電流および第２電流を通電する。
これにより、プローブ装置１の接触体２の接触部２１が接触体用接触領域１０１に接触する前に、第１信号ピン３２を第１信号ピン用接触領域１０２に接触させ、パワー半導体１００内の第１信号ピン用接触領域１０２および接触体用接触領域１０１から残留電気を除去することができる。そのため、接触体２の接触部２１をパワー半導体１００の接触体用接触領域１０１と接触させた瞬間には、パワー半導体１００内の接触体用接触領域１０１に残留電気が無く、パワー半導体１００の中で最も低い耐電圧の部位であるゲート１２２−エミッタ１２１間に電圧が発生しない。したがって、パワー半導体１００内の残留電気に起因するパワー半導体１００の破壊を防止することができる。

（２）ステップＳ５において接触体２の接触部２１を接触体用接触領域１０１から離間させる。その後、ステップＳ７において第１信号ピン３２を第１信号ピン用接触領域１０２から離間させる。
これにより、接触体２の接触部２１を接触体用接触領域１０１から離間した後も、第１信号ピン３２が第１信号ピン用接触領域１０２から離間せず、パワー半導体１００内の第１信号ピン用接触領域１０２および接触体用接触領域１０１から残留電気を最後に除去できる。したがって、電流印加後のパワー半導体１００内に残留電気が残留することを抑制できる。

なお、本発明は上記実施形態に限定されず、本発明の目的を達成できる範囲で変形、改良などを行っても、本発明の範囲に包含される。

１…プローブ装置（電流印加装置）
２１…接触部（第２電極）
３２…第１信号ピン（第１電極）
１００…パワー半導体（半導体）
１０１…接触体用接触領域（第２電流通電部）
１０２…第１信号ピン用接触領域（第１電流通電部）

Claims (4)

1. 第１電流を通電する第１電流通電部と、前記第１電流通電部と電気的に接続されかつ第２電流を通電する第２電流通電部と、制御信号を入力する接触領域と、を有する半導体に電流を印加する電流印加方法であって、
   電流印加装置の第１電極を前記第１電流通電部に接触させ、前記第１電流通電部および前記第２電流通電部に残留している残留電気を除去する残留電気除去工程と、
   前記残留電気除去工程の後に、前記電流印加装置の信号電極を前記接触領域に接触させる接触工程と、
   前記接触工程の後に、前記電流印加装置の第２電極を前記第２電流通電部に接触させ、前記第１電流および前記第２電流を通電し、制御信号を入力する主電流通電工程と、を含むことを特徴とする電流印加方法。
2. 前記主電流通電工程の後に、前記第２電極を前記第２電流通電部から離間させる第２電極離間工程と、
   前記第２電極離間工程の後に、前記第１電極を前記第１電流通電部から離間させる第１電極離間工程と、を更に含むことを特徴とする請求項１に記載の電流印加方法。
3. 半導体に電流を印加する電流印加装置であって、
   第１電流を通電する前記半導体の第１電流通電部に接触する第１電極と、
   前記第１電流通電部と電気的に接続されかつ第２電流を通電する前記半導体の第２電流通電部に接触する第２電極と、
   制御信号を前記半導体の接触領域に入力する信号電極と、
   を有し、
   前記第１電極は、前記第２電極よりも先に前記半導体に接触し、前記第１電流通電部および前記第２電流通電部に残留している残留電気を除去し、
   前記信号電極は、前記第１電極よりも後に前記半導体の制御信号を入力する前記接触領域に接触し、
   前記第２電極は、前記第１電極および前記信号電極よりも後に前記第２電流通電部に接触し、前記第１電流および前記第２電流を通電することを特徴とする電流印加装置。
4. 前記第１電極は、前記第２電極よりも後に前記半導体から離間することを特徴とする請求項３に記載の電流印加装置。

Images