CN1153303C - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN1153303C
CN1153303C CNB988004070A CN98800407A CN1153303C CN 1153303 C CN1153303 C CN 1153303C CN B988004070 A CNB988004070 A CN B988004070A CN 98800407 A CN98800407 A CN 98800407A CN 1153303 C CN1153303 C CN 1153303C
Authority
CN
China
Prior art keywords
film
titanium nitride
nitride film
aluminium
aforementioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB988004070A
Other languages
English (en)
Other versions
CN1223015A (zh
Inventor
�ٴ�����
藤川绅介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1223015A publication Critical patent/CN1223015A/zh
Application granted granted Critical
Publication of CN1153303C publication Critical patent/CN1153303C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

在液晶显示装置等显示装置内，为了使电极及配线等低电阻连接，在由多晶硅膜形成的漏区(5)和铝膜形成的漏电极(9)之间设置为防止硅扩散用的六方晶系的第1氮化钛膜(14)。在由ITO膜形成的透明显示电极(12)和由铝膜形成的漏电极(9)之间，为了使它们欧姆连接而设置六方晶系的第2氮化钛膜(15)，它能由与钛膜(13)或第1钛膜(14)相同的靶溅射形成。因为第2氮化钛膜(15)对用于氧化硅膜的蚀刻液和对用于ITO膜蚀刻液有抗蚀性，所以在对它们蚀刻时能够保护漏电极(9)。

Description

显示装置及其制造方法
技术领域
本发明涉及显示器件，例如控制封入在基板间的液晶取向状态而进行显示的液晶显示器件、或者通过驱动电流使电致发光(EL)元件或发光二极管(LED)发光而进行显示的电流控制型显示器件等。尤其涉及在这些显示器件内构成电极及配线等的导电膜的电连接技术。
背景技术
在液晶显示装置和电流控制型显示装置等显示装置中应用薄膜晶体管等开关元件进行显示的控制。在这种显示装置上把透明的基板用作显示屏的支持件，然而为了把通用玻璃用作透明基板、屏的制造过程必需在低温下进行。因此近年来盛行开发一种用600℃以下低温下形成的多晶硅薄膜晶体管(以下称为TFT)的液晶显示装置等。
在用这种低温处理制造的多晶硅TFT上，如图8所示、在基板1上将多晶硅膜2形成小岛状并且将这小岛状多晶硅膜2形成沟道区4、源区3及漏区5。借助由氧化硅膜构成的栅氧化膜6，使栅极7面对沟道区4。如此构成的TFT30由氧化硅膜形成的第1层间绝缘膜10复盖。在与源区3和漏区5对应的位置、在上述第1层间绝缘膜10上开设接触孔101、102，借助这些接触孔101、102，由铝或铝合金构成的源电极8及漏电极9分别与源区3和漏区5电连接着。
此外，在源电极8及漏电极9的表面上形成由氧化硅膜构成的第2层间绝缘膜11，在这第2层间绝缘膜11上与漏电极9对应的位置形成接触孔103。因此，由第2层间绝缘膜11的表面上形成的铟锡氧化物(ITO)膜构成的透明显示电极12借助第2层间绝缘膜11的接触孔103与漏电极9就进行电接触。因此，由于由铝膜形成的漏电极9和由ITO膜形成的透明显示电极12彼此电接触性不良，所以通过使钼(Mo)等形成的接触金属17介于漏电极9和透明显示电极12之间，使漏电极9和透明显示电极12彼此形成欧姆接触。
然而在图8所示的结构中，在由多晶硅形成的源区3及漏区5上形成源电极8及漏电极9等配线层之后一进行退火，便发现在源电极8和源区3之间以及漏电极9和漏区5之间产生接触不良的问题。这是因为在由多晶硅膜形成的漏区5和铝膜形成的漏电极9的电接触部分(连接部分)里、多晶硅膜的硅向铝膜中扩散，这部分的接触电阻增加。这种接触电阻的增大在由多晶硅形成的源区3及漏区5上形成源电极8及漏电极9等的配线层后、用300℃以上温度进行退火工序时更加显著。因为这种接触不良妨碍电路的正常运行，所以在液晶显示装置形成所谓像素显示不良的致命缺陷。然而依靠传统的技术不能完全解决硅向铝合金内扩散的问题。
此外，把由铝膜形成的漏电极9和由ITO膜形成的透明显示电极12彼此欧姆连接的方法，以前只有使钼等金属膜介于两者之间的方法，有液晶显示装置的设计和工序上的自由度较小的问题。
本发明是为了克服上述的问题而作出的，其目的是提供液晶显示装置等的显示装置内能将电极及配线低电阻地连接的新结构。
发明内容
为了解决上述问题而作出的，本发明的显示装置，它具有处于多晶硅膜和铝膜之间的第1电连接部分，其特征在于：在这第1电连接部分，在前述多晶硅膜和铝膜之间设置第1氮化钛膜。
在本申请说明书里、所谓铝膜意味着只由铝形成的膜，也意味着以铝作主要成分的铝合金膜。
本发明第一方面提供一种显示装置，具有多晶硅膜和铝膜的第1电连接部，其特征在于，在该第1电连接部，在上述多晶硅膜和铝膜之间配备有第1氮化钛膜，所述氮化钛膜为六方晶系的氮化钛膜。
优选的显示装置还有通过铝膜和由铟锡氧化物膜构成的透明显示电极的层间绝缘膜的连接孔的第2电连接部，在该第2电连接部，在前述铝膜和前述铟锡氧化物膜之间配备第2氮化钛膜。
在更优选的显示装中前述第1氮化钛膜和前述第2氮化钛膜具有相同的膜厚和同一膜质。
本发明第二方面提供一种显示装置，具有通过铝膜和由铟锡氧化物膜构成的透明显示电极的层间绝缘膜的连接孔的第2电连接部，其特征在于，
在该第2电连接部，在前述铝膜和前述铟锡氧化物膜之间配备第2氮化钛膜；
所述氮化钛膜为六方晶系的氮化钛膜。
在本发明优选的显示装置中前述多晶硅膜和前述铝膜在夹持液晶的一对基板的一个上形成。
本发明第三方面提供的一种制造第一方面所述的显示装置的制造方法，其特征在于，在应形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面形成铝膜，然后对该铝膜以及前述氮化钛膜总体构图。
在制造本发明上述优选的显示装置的制造方法中，在应形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面形成铝膜，接着，在前述的铝膜表面形成应形成前述第2氮化钛膜的氮化钛膜后，对该铝膜和在该铝膜的上下形成的前述氮化钛膜总体构图。
在制造本发明上述优选的显示装置的制造方法中，在应形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面形成铝膜，接着，在前述的铝膜表面形成应形成前述第2氮化钛膜的氮化钛膜后，对该铝膜和在该铝膜的上下形成的前述氮化钛膜总体构图。
本发明第四方面提供的一种制造第二方面所述的显示装置的制造方法，其特征在于，形成铝膜后，在该铝膜表面形成应形成前述第2氮化钛膜的氮化钛膜，然后对铝膜和前述氮化钛膜总体构图。
在本发明中，使第1氮化钛膜介于多晶硅膜和铝膜之间，该第1氮化钛膜起着防止膜扩散的功能。即：即使在多晶硅的上侧形成由铝膜构成的配线层后、在300℃以上温度下进行退火工序也不会发生硅从多晶硅膜向铝膜的扩散。因此能够将这部分的接触电阻维持成低水平。
在本发明中，通过铝膜和由ITO膜形成的透明显示电极之间的层间绝缘膜的接触孔的第2电连接部分上，最好将第2氮化钛膜设置在前述铝膜和前述ITO膜之间。因为在本发明中，在第2电连接部分上，由ITO膜形成的透明显示电极和铝膜借助第2氮化钛膜彼此电连接，所以能使透明显示电极(ITO膜)和铝膜形成欧姆接触。此外，因为在铝膜的表面上形成第2氮化钛膜，所以即使在层间绝缘层上形成接触孔时采用了用氢氟酸基的蚀刻剂进行湿法蚀刻，在蚀刻终止时接触孔的底部暴露的也是能耐氢氟酸基蚀刻液的第2氮化钛膜而不是铝膜。因此在层间绝缘膜上形成接触孔时蚀刻不会影响到铝膜。此外在将ITO膜形成图形时，即使在层间绝缘膜上有裂纹等，与蚀刻ITO膜用的溴基蚀刻液接触的是能耐该溴基蚀刻液的第2氮化钛膜而不是铝膜。因此不会在铝膜上发生断线等。因而根据本实施例，能够制造可靠性高的液晶显示装置。
如果在多晶硅膜和铝膜之间以及在铝膜和透明显示电极(ITO膜)之间设置同样的氮化钛膜，则用溅射法沉积时能够用相同的靶实现沉积。因此作为溅射沉积用靶只要准备两种靶，即：形成铝膜用靶和形成氮化钛(钛)膜用靶。
在具有上述结构场合下，前述第1氮化钛膜和第2氮化钛膜最好具有同样膜厚和同样膜质。当这样的结构时，因为由第1氮化钛膜对铝膜产生的应力和由第2氮化钛膜对铝膜产生的应力大体相等，所以铝膜不会受过分的力。因此，第1氮化钛膜、铝膜及第2氮化钛膜等不会产生裂纹、剥离等缺陷。此外，因为能够在同一沉积条件下形成防止扩散用的第1氮化钛膜和能耐蚀刻液并且使ITO膜和铝膜欧姆接触的第2氮化钛膜，因此沉积时的条件控制是容易的。
根据本发明的另一个实施例的显示装置，它具有通过铝膜和由ITO膜形成的透明显示电极之间的层间绝缘膜的接触孔的第2电连接部分，其特征在于：在这第2电连接部分上，在前述铝膜和前述ITO膜之间设置第2氮化钛膜。在本发明中，提出把氮化钛膜的新材料用作使ITO膜和铝膜欧姆接触的材料。这种氮化钛膜与金属膜不同，因为在层间绝缘膜上形成接触孔时它对氢氟酸基的蚀刻液以及将ITO膜形成图形时对溴基蚀刻液有抗蚀性，所以能够保护铝膜。因此有液晶显示装置等设计上和工序上的自由度增大的优点。
根据本发明，前述第1氮化钛膜及第2氮化钛膜最好为六方晶系氮化钛膜。如上所述，如果两个氮化钛膜都是六方晶系，则因防止扩散用的第1氮化钛膜和对各种蚀刻液有抗蚀性、与ITO膜能欧姆接触的第2氮化钛膜能在同样沉积条件下制作，所以沉积时的条件控制是容易的。
本发明适用于在夹持液晶的一对基板的一个上形成前述多晶硅膜及前述铝膜的液晶显示装置等。
在制造本发明第一方面规定的显示装置时，在要形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面上形成铝膜，之后，最好通过将该铝膜和前述氮化钛膜一起形成图形，使蚀刻工序简化。
在制造本发明第一方面或其优选的实施方案的显示装置时，在要形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面上形成铝膜，其次，在这铝膜表面上、在要形成前述第2氮化钛膜的氮化钛膜形成后，最好通过这铝膜和在这铝膜上下形成的前述氮化钛膜一起形成图形，使蚀刻工艺简化。
在制造本发明第二方面规定的显示装置时，在形成前述铝膜后，在该铝膜表面上、在要形成的第2氮化钛膜的氮化钛膜形成之后，最好借助将这铝膜和前述氮化钛膜一起形成图形，使蚀刻工序简化。
附图说明
图1是作为显示装置一例的液晶显示装置的平面图。
图2是沿图1的H-H′线的断面图。
图3(A)是表示图1所示液晶显示装置结构的方框图，图3(B)是表示该液晶显示装置的像素结构的等效电路图。
图4是图1所示液晶显示装置的像素的平面图。
图5是沿图4的B-B′线的断面图。
图6(A)到图6(D)是表示图4所示像素开关用的TFT(薄膜晶体管)制造方法的工序的断面图。
图7是表示氮化钛膜的沉积条件(沉积环境气氛中氮的比例)和氮化钛膜比电阻值的关系一例图。
图8是在以前的液晶显示装置内形成的像素开关用TFT的断面图。
符号的说明：
1  基板
2  多晶硅膜
3  源区
4  沟道区
5  漏区
6  栅氧化膜
7  栅极
8  由铝膜形成的源极
9  由铝膜形成的漏极
10 第1层间绝缘膜
11 第2层间绝缘膜
12 由ITO膜形成的透明显示电极
13 钛膜
14 第1氮化钛膜
15 第2氮化钛膜
16 铝膜
17 接触金属
具体实施方式
参照着附图来说明适用本发明的液晶显示装置。
(液晶显示装置的全体结构)
图1及图2分别是液晶显示装置的平面图和沿图1的H-H′线的断面图。
在图1及图2中、液晶显示装置LP大致由下列构件构成，即、大致在中央形成矩形画面显示区21、在该画面显示区21的外侧形成数据线驱动电路60以及在画面显示区21的两侧形成一对扫描线驱动电路70的有效矩阵基板AM和对着这有效矩阵基板配置的对置基板OP。
对置基板OP和有效矩阵基板AP在相当于画面显示区21和数据线驱动电路60及扫描线驱动电路70之间的区域、用沿着画面显示区21的外周缘形成的含有间隙填充填材料的密封材料GS、以预定的间隔粘合。此外，对置基板OP和有效矩阵基板AM的间隙中，在密封材料GS的内侧区封入液晶LG。因为密封材料GS部分地中断，由该中断部分构成液晶注入口83。因此，在液晶显示装置LP中，对置基板OP和有效矩阵基板AM粘合后，如果使密封材料GS的内侧区处于减压状态，则能够从液晶注入口83减压注入液晶LC。在液晶LC封入后，液晶注入口83周密封剂82堵塞。可把环氧树脂或各种紫外线固化树脂等用作密封材料GS，可把直径约2μm-约6μm的圆筒状玻璃纤维用作与其配合的间隙填充材料。
因为对置基板OP比有效矩阵基板AM还小，所以有效矩阵基板AM的周边部分比对置基板OP的外周缘突出地粘合。扫描线驱动电路70及数据线驱动电路60位于对置基板OP的外侧，并不与对置基板OP对置。
在有效矩阵基板AM上，数据线驱动电路60侧的周边部分由输入定电源、调制画像信号、以及各种信号的铝膜等的金属膜、金属硅化物膜或ITO膜等导电膜形成的多个外部输入输出端81组成。为驱动扫描线驱动电路70及数据线驱动电路60的由铝膜形成的多个信号线28从这些外部输入输出端25折回。
在对置基板AP上形成由ITO膜构成的对置电极51和黑底矩阵BM1，前者面对着在有效矩阵基板AM一侧形成的各像素的像素电极并夹持液晶，后者由包围各像素地形成的遮光膜形成。此外，在对置基板OP上沿着密封材料GS的内周缘还形成放弃显示画面用的遮光膜BM2。
在有效矩阵基板AM的外周部分上，在相当于密封材料GS的形成区内的画面显示区21的角部区域形成上下导通端子27，在该上下导通端子27上、通过夹持在有效矩阵基板AM和对置基板OP之间的银点球等形成的上下导通材料29、从有效矩阵基板AM向对置基板OP的对置电极51提供公共电位。
(有效矩阵基板及画面显示区域的结构)
图3是用在液晶显示装置上的驱动电路内藏型的有效矩阵基板的方框图。
在有效矩阵基板AM上通过多个扫描线gate和多个数据线sig将多个像素PX构成矩阵状。任何一个像素都形成与多个扫描线gate和多个数据线sig相连接的像素开关用TFT 30。数据线驱动电路60上设置着多根画像信号线63以及控制从画像信号线63向数据线sig供给画像信号的模拟开关62。
这里，像素开关用TFT 30是用低温处理制造的多晶硅TFT，它的平面图及断面图分别在图4及图5表示。
如图4、图5所示，像素开关用TFT 30由基板1上形成小岛状的多晶硅膜2构成。在小岛状多晶硅膜2上形成沟道区4、源区3和漏区5。此外借助由氧化硅膜形成的栅氧化膜6，栅电极7(扫描线gate的一部分)与沟道区4对置。具有这种结构的整个TFT 30被氧化硅膜形成的第1层间绝缘膜10复盖。在这第1层间绝缘膜10上、对应于源区3及漏区5的位置上开设接触孔101，102，通过这些接触孔101，102，铝或铝合金形成的源电极(数据线Sig的一部分)及漏电极9分别与源区3及漏区5电连接。
此外，在源电极8及漏电极9的表面侧形成由氧化硅膜构成的第2层间绝缘层11。在第2层间绝缘层11上、对应于漏电极9的位置形成接触孔103。在第2层间绝缘膜11的表面上形成的ITO膜，由这膜构成的透明显示电极12通过第2层间绝缘膜11的接触孔103而与漏电极9电连接。
在如此构成的液晶显示装置LP，由多晶硅膜形成的漏区5和由铝膜形成的漏电极9通过第1层间绝缘膜10的接触孔102与第1电连接部分31彼此电连接。此外由铝膜形成的漏电极9和由ITO膜形成的透明显示电极12通过第2层间绝缘膜11的接触孔103在第2电连接部分32彼此电连接。
根据本实施例，在第1电连接部分31，在漏电极9的下侧、在接触孔102内及其开口缘周边依次层叠钛膜13及第1氮化钛膜14，由多晶硅膜形成的漏区5和由铝膜形成的漏电极9借助钛膜13和第1氮化钛膜14彼此电连接。其中，钛膜13及第1氮化钛膜14，如下所述，在第1层间绝缘膜10上形成接触孔102后顺序形成钛膜、氮化钛膜及铝膜之后一起形成图形，并且在与漏电极9完全重叠的区域上形成。
此外，由多晶硅膜形成的源区3和由铝膜形成的源电极8借助第1层间绝缘膜10的接触孔101在电连接部分33彼此电连接。其中，由多晶硅膜形成的源区3和由铝膜形成的源电极8借助钛膜13和第1氮化钛膜14彼此电连接，在这一点上是与第1电连接部分31同样的结构。因此，以下的说明只阐述第1电连接部分31。
如上所述，根据本实施例，在第1电连接部分31，因为在由多晶硅膜形成的漏区5和由铝膜形成的漏电极9之间介入钛膜14，所以进行热处理时由于钛和多晶硅的化学反应形成硅化物层。因此，漏区5(多晶硅膜)和漏电极9欧姆接触，接触电阻低。
此外，由于在第1电连接部分31，在由多晶硅膜形成的漏区5和由铝膜形成的漏电极9之间介入第1氮化钛膜14，该第1氮化钛膜14起着防止扩散的膜的功能。即：在漏电极9的上侧形成铝膜之后，即使进行例如300℃以上高温退火工序，也不会产生从漏区5(多晶硅膜)向漏电极9(铝膜)中进行硅扩散，因此在这部分的接触电阻维持在低水平。
此外，根据本实施例，在第2电连接部分、在接触孔103的最底部分(漏电极9的表面)形成第2氮化钛膜15，由ITO膜形成的透明显示电极12和由铝膜形成的漏电极9借助第2氮化钛膜15彼此电连接。此外在源电极8的表面也形成第2氮化钛膜15。
如以下所述，第2氮化钛膜，是在第2层间绝缘膜11上形成接触孔103后，顺序地形成铝膜及氮化钛膜之后，一起形成图形，并且只在漏电极9及源电极8的表面上形成。
如上所述，根据本实施例，因为在漏电极9(铝膜)和透明显示电极12(ITO膜)之间介入第2氮化钛膜15，所以漏电极9(铝膜)和透明显示电极12(ITO膜)形成欧姆接触。
根据本实施例，由铝膜形成的漏电极9的上下面形成的第1氮化钛膜14和第2氮化钛膜15的膜厚大体相等，并且结晶构造和钛氮组成百分比等膜质也相同。这样，因为由第1氮化钛膜14在漏电极9(铝膜)上产生的应力以及由第2氮化钛膜15在漏电极9上产生的应力大体相等，所以漏电极9不承受过分的力。因此在第1氮化钛膜14、漏电极9和第2氮化钛膜15上不发生裂纹和剥离一类缺陷。
参照着图6(A)～图6(D)来说明具备这样连接结构的液晶显示装置的制造工序中的像素开关用TFT 30的制造方法。
首先如图6(A)所示，在基板1上形成小岛状多晶硅膜2。为此，在基板1上形成无定形硅膜后，通过激光退火或灯光退火等方法使无定形硅转变为多晶硅膜后，应用光刻技术使多晶硅膜成为小岛状图形。
其次如图6(B)所示，在基板1的整个表面形成栅氧化膜6。其次在基板1的整个表面形成钽(Ta)膜后，应用光刻技术使这钽膜形成图形而形成栅极7。接着以栅极7作掩膜，向多晶硅膜2中掺杂，相对于栅极7自然调整地形成源区3及漏区5。这时未导入杂质的区域形成沟道区4。
其次，如图6(C)所示，在基板1的整个表面上形成由氧化硅膜构成的第1层间绝缘膜10。接着，在第1层间绝缘膜10内对应于源区3及漏区5的区域里开设接触孔101、102。接着按照以下顺序、不暴露大气地通过溅射法连续形成总共4层膜，即：钛膜130，为构成第1氮化钛膜14的六方晶系氮化钛膜140，由铝或含铜的铝合金形成的为构成源电极8和漏电极9的铝膜160，为构成第2氮化钛膜的六方晶系氮化钛膜150。例如，在溅射形成钛膜130时，在氩气氛内以钛作靶进行溅射。在溅射形成铝膜160时、在氩气氛内以含铜0.5％的99.5％的铝合金作靶进行溅射。在溅射形成氮化钛膜140、150时、在氩和氮的混合气体内以钛作靶进行溅射。
其中，钛膜130(钛膜13)的膜厚约为100～800，例如为200。氮化钛膜140(第1氮化钛膜14)的膜厚约为500～1000，例如为500。氮化钛膜150(第2氮化钛膜15)膜厚约500～1000，例如为500。此外，氮化钛膜140、150(第1氮化钛膜及第2氮化钛膜14、15)在氩、氮混合气体中通过使钛材溅射的反应性溅射能够沉积。这时，用溅射法形成氮化钛膜140、150时，因沉积时的功率、压强及氩、氮混合比不同，能获得不同膜质的氮化钛膜。在本实施例中，氮化钛膜140、150设定为形成六方晶系的沉积条件。
其次，位于最表层的氮化钛膜150的表面上形成保护掩膜RM1，用这保护掩膜RM1和干式蚀刻法对钛膜130、氮化钛膜140、铝膜160以及氮化钛膜150共计4层一起形成图形。其结果如图6(D)所示，一起形成钛膜13、第1氮化钛膜14、漏电极9、源电极8以及第2氮化钛膜。
接着在基板的整个表面上形成由氧化硅膜构成的第2层间绝缘膜11。接着在第2层间绝缘膜11内对应于漏电极9的区域里开设接触孔103。接着在第2层间绝缘层11整个表面上形成ITO膜120后，在ITO膜120的表面上形成保护掩膜RM2。接着用这保护掩膜RM2及含溴的蚀刻液将ITO膜120形成图型，形成如图5所示的透明显示电极12。
在如上所述地制造液晶显示装置LP时，在本实施例，是基于以下讨论结果，设定氮化钛140、150(第1及第2氮化钛膜14、15)的沉积条件，第1及第2氮化钛膜14、15由六方晶系的氮化钛膜构成。
图7是表示进行溅射沉积时的沉积气氛中氮的百分比与氮化钛膜比电阻值关系图的一例。
如图7所示，氮化钛膜的比电阻值随沉积气体中氮的百分比的增加而上升。如果在沉积气体中氮的百分比再上升，则比电阻一度下降，随后再上升。如上所述，氮化钛膜的比电阻值随氮化钛膜中氮含有量和氮化钛膜晶系变化而改变。本发明者判明：这时氮化钛膜中氮含有量随沉积气体中氮量增加而增加，晶系由无定形状态向六方晶系、接着向立方晶系改变。当沉积气体中氮的比例为20～40％时能够得到六方晶系氮化钛膜，一旦氮的比例超过40％则变为立方晶系。然而，各晶系也随沉积条件中的例如沉积时的压强和功率而改变。沉积气体中氮的比例不限于20～40％。例如，如果降低功率来降低沉积速率，则能够在沉积气体中氮的比例更低的条件下获得所希望的晶系。
用任何一种晶系的氮化钛膜都能够得到氮化钛膜(第1氮化钛膜14)防止硅向铝膜(源电极8和漏电极9)内扩散的效果。因此，作为第1氮化钛膜14，最好在图7所示的沉积条件中设定能够获得比电阻小的氮化钛膜的沉积条件。
此外，氮化钛膜(第2氮化钛膜15)对蚀刻液的稳定性(耐蚀刻性)往往与氮化钛膜的膜质有关。例如对用作氧化硅膜的蚀刻液的缓冲氢氟酸(BHF)的抗蚀性能够应用六方晶系或立方晶系的氮化钛膜获得。这种倾向不限于蚀刻液为缓冲氢氟酸。可以说对一般氟酸系蚀刻液都适用。例如，具有六方晶系或立方晶系的氮化钛膜即使对于作为ITO膜蚀刻液的溴化氢也保持抗蚀性。因此，具有六方晶系或立方晶系的氮化钛膜能够起着对溴化氢没有抗蚀性的铝或铝合金的保护作用。即：如果只希望对氮化钛膜(第2氮化钛膜15)有抗蚀性，则使第2氮化钛膜15沉积以形成六方晶系或立方晶系就可以，如果采用这种氮化钛膜，则在第2层间绝缘膜11上形成接触孔103时，能够保护铝膜(漏电极9)免受氢氟酸系蚀刻液的浸蚀。此外，由ITO膜形成透明显示电极12时，即使存在第2层间绝缘膜11的裂纹等也能保护铝膜(源电极8和漏电极9)免受溴系蚀刻液的浸蚀。
然而，已经发现：ITO膜(透明显示电极12)和氮化钛(第2氮化钛15)之间的接触电阻随氮化钛膜的膜质而显著变化。即：由本发明者的研究发现：伴随着氮化钛膜从六方晶系转变为立方晶系，与ITO膜之间的接触电阻增加100～1000倍，由欧姆接触变成非欧姆接触。因此，为了形成作为ITO膜和铝膜之间的接触材料的第2氮化钛膜15，必需设定形成立方晶系以外的氮化钛膜，即形成六方晶系的沉积条件。在本实施例中，因为把六方晶系的氮化钛膜用作第2氮化钛膜15，所以能够确保铝膜(漏电极9)和ITO膜(透明显示电极12)之间的欧姆接触，并且能兼顾配线层(源电极8及漏电极9)的保护。
此外，在器件制作工序中，如果从形成氮化钛膜时的稳定性和沉积装置小型化的观点出发，介于多晶硅膜(漏区4及源区3)和铝膜(漏电极9及源电极8)之间的膜以及介于铝膜(漏电极9)和ITO膜(透明显示电极12)之间的膜最好由同一材料构成并且具有同一膜质。即：虽然钼可能是ITO膜和铝膜之间的接触金属，但是考虑器件制作工序，最好用同一材料形成用于防止扩散的第1氮化钛膜14和用于接触的第2氮化钛膜15。此外，如果从所谓的使沉积条件稳定化的观点出发，即使沉积同一膜，沉积条件最好也相同。
在本实施例中，在多晶硅膜(漏区4及源区3)和铝膜(漏电极9及源电极8)之间，以及铝膜(漏电极9)和ITO膜(透明显示电极12)之间的任何一个上都能用与钛膜同样的靶沉积形成氮化钛膜(第1及第2氮化钛膜14、15)并且对第1及第2氮化钛膜14、15两者而言，均以氮的百分比处于20～40％的范围形成六方晶系的氮化钛膜。因此，在本实施例中，因为用于防止扩散的第1氮化钛膜14和有抗各种蚀刻剂性能并能与ITO膜形成欧姆接触的第2氮化钛膜15可在同一沉积条件下形成，所以沉积时的条件控制就被简化。
因此，若采用本实施例，因为能在稳定的制造工序条件下，使第1氮化钛膜14介于铝膜(漏电极9及源电极8)和多晶硅膜(漏区5及源区4)之间，所以能够确实地防止硅从多晶硅膜向铝膜中的扩散。此外，若采用本实施例，因为能在稳定的制造工序条件下，使第2氮化钛膜15介于ITO膜(透明显示电极12)和铝膜(漏电极9)之间，所以在ITO膜和铝膜之间能够有可靠的欧姆接触。
因为在铝膜(漏电极9)的表面上形成六方晶系的第2氮化钛膜15，所以用氢氟酸系蚀刻液在第2层间绝缘膜上形成接触孔103时，在蚀刻终止时、在接触孔103底部露出的是第2氮化钛膜15，而不是铝膜(漏电极9)。因此，在第2层间绝缘膜11上形成接触孔103时，蚀刻不影响到漏电极9。此外，即使用溴系蚀刻液对ITO膜120形成图形而形成透明显示电极12时，铝膜(漏电极9和源电极8)也不会接触蚀刻液，所以也不会在铝膜上发生断线。因此，若采用本实施例，则能够制造可靠性高的液晶显示装置LP。
此外，如果采用本实施例，在多晶硅膜和铝膜之间以及铝膜和ITO膜之间任一个都能用同一靶沉积氮化钛膜，并且把第1氮化钛膜及第2氮化钛膜的氮的比例都设定在20～40％，构成六方晶系的氮化钛膜。因为由同一材料形成防扩散用和接触用第1氮化钛膜14及第2氮化钛膜15，所以作为溅射沉积用靶只要求准备两种便行了，即：为形成源电极8及漏电极9用的铝或铝合金，以及为形成钛膜13、第1氮化钛膜14及第2氮化钛膜15用的钛。而且在形成钛膜130、氮化钛膜140、铝膜160及氮化钛膜150时，从防止各膜的污染或变质的观点着眼，最好不暴露大气地四层连续沉积，但如上所述，如果只需两个溅射沉积用靶，则不会导致沉积系统的尺寸增大。
在上述实施例中说明了把第1及第2氮化钛膜14、15做成六方晶系的一例，但就第1及第2氮化钛膜14、15而言，也可以是无定形的或以形成六方晶系条件相近的沉积条件形成的氮化钛膜。
此外，在有效矩阵基板AM上用N型及P型TFT形成CMOS电路，但因为制造这些驱动用TFT的方法与制造像素开关用TFT的工序基本上是一样的，所以省略对其说明。然而，如果把本发明用于这些驱动电路的TFT中，则当然使电极或配线成欧姆接触。
工业上利用的可能性
如上所述，若根据本发明，由于使第1氮化钛膜介于多晶硅膜和铝膜之间，将这第1氮化钛膜作为防止硅扩散的膜地起作用，因而能够将这部分的接触电阻维持在低水平值。此外，因为使第2氮化钛膜介于铝膜和由ITO膜形成的透明显示电极之间，所以能够使透明显示电极和铝膜之间形成欧姆接触。此外，因为在铝膜的表面上形成第2氮化钛膜，所以在层间绝缘膜上形成接触孔时或将ITO膜形成图形时，使铝膜不与蚀刻液接触地加以保护。而且，如果在多晶硅膜和铝膜之间以及在铝膜和透明显示电极(ITO膜)之间设置相同的氮化钛膜，则用溅射法使其沉积时能够由同一靶沉积。因此，作为溅射沉积用靶只需准备两种靶就行了，即：形成铝膜用的靶和形成氮化钛膜用的靶，这也是本发明的优点。

Claims (9)

1.一种显示装置，具有多晶硅膜和铝膜的第1电连接部，其特征在于，在该第1电连接部，在上述多晶硅膜和铝膜之间配备有第1氮化钛膜，所述氮化钛膜为六方晶系的氮化钛膜。
2.根据权利要求1所述的显示装置，其特征为：还有通过铝膜和由铟锡氧化物膜构成的透明显示电极的层间绝缘膜的连接孔的第2电连接部，在该第2电连接部，在前述铝膜和前述铟锡氧化物膜之间配备第2氮化钛膜。
3.根据权利要求2所述的显示装置，其特征为：前述第1氮化钛膜和前述第2氮化钛膜具有相同的膜厚和同一膜质。
4.一种显示装置，具有通过铝膜和由铟锡氧化物膜构成的透明显示电极的层间绝缘膜的连接孔的第2电连接部，其特征在于，
在该第2电连接部，在前述铝膜和前述铟锡氧化物膜之间配备第2氮化钛膜；
所述氮化钛膜为六方晶系的氮化钛膜。
5.根据权利要求1到4任一项所述的显示装置，其特征为：前述多晶硅膜和前述铝膜在夹持液晶的一对基板的一个上形成。
6.如权利要求1所述的显示装置的制造方法，其特征在于，在应形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面形成铝膜，然后对该铝膜以及前述氮化钛膜总体构图。
7.如权利要求2所述显示装置的制造方法，其特征在于，在应形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面形成铝膜，接着，在前述的铝膜表面形成应形成前述第2氮化钛膜的氮化钛膜后，对该铝膜和在该铝膜的上下形成的前述氮化钛膜总体构图。
8.如权利要求3所述显示装置的制造方法，其特征在于，在应形成前述第1氮化钛膜的氮化钛膜形成后，在该氮化钛膜表面形成铝膜，接着，在前述的铝膜表面形成应形成前述第2氮化钛膜的氮化钛膜后，对该铝膜和在该铝膜的上下形成的前述氮化钛膜总体构图。
9.如权利要求4所述的显示装置的制造方法，其特征在于，形成铝膜后，在该铝膜表面形成应形成前述第2氮化钛膜的氮化钛膜，然后对铝膜和前述氮化钛膜总体构图。
CNB988004070A 1997-03-31 1998-03-27 显示装置及其制造方法 Expired - Lifetime CN1153303C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP81140/97 1997-03-31
JP81140/1997 1997-03-31
JP8114097 1997-03-31
PCT/JP1998/001419 WO1998044566A1 (en) 1997-03-31 1998-03-27 Display

Publications (2)

Publication Number Publication Date
CN1223015A CN1223015A (zh) 1999-07-14
CN1153303C true CN1153303C (zh) 2004-06-09

Family

ID=13738108

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988004070A Expired - Lifetime CN1153303C (zh) 1997-03-31 1998-03-27 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US6414738B1 (zh)
CN (1) CN1153303C (zh)
TW (1) TW531684B (zh)
WO (1) WO1998044566A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
JP3608614B2 (ja) 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP4316896B2 (ja) * 2003-01-09 2009-08-19 株式会社 日立ディスプレイズ 表示装置とその製造方法
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
KR20050007113A (ko) * 2003-07-09 2005-01-17 삼성전자주식회사 강유전 액정 소자의 액정 배향 방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101534009B1 (ko) * 2008-10-21 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR20190093706A (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR20120140474A (ko) * 2011-06-21 2012-12-31 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR20130007283A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
WO2016019102A1 (en) * 2014-08-01 2016-02-04 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial metallic transition metal nitride layers for compound semiconductor devices
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144872A (ja) 1984-12-19 1986-07-02 Toshiba Corp 半導体装置
JP2681982B2 (ja) 1988-03-23 1997-11-26 ソニー株式会社 半導体装置
JPH0215620A (ja) 1988-07-01 1990-01-19 Nec Corp 半導体装置の製造方法
JP3491904B2 (ja) 1992-02-21 2004-02-03 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
JPH06120355A (ja) 1992-09-30 1994-04-28 Toshiba Corp 半導体装置の製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3369716B2 (ja) 1994-04-27 2003-01-20 川崎製鉄株式会社 接続構造の形成方法
JPH07263589A (ja) 1994-02-18 1995-10-13 Kawasaki Steel Corp 多層配線構造およびその製造方法
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
DE69614337T2 (de) * 1995-10-15 2002-06-13 Victor Company Of Japan, Ltd. Anzeigevorrichtung von Reflexionstyp
JPH09265114A (ja) * 1996-03-28 1997-10-07 Canon Inc 液晶表示装置
JP2850850B2 (ja) * 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display

Also Published As

Publication number Publication date
TW531684B (en) 2003-05-11
WO1998044566A1 (en) 1998-10-08
CN1223015A (zh) 1999-07-14
US6414738B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
CN1153303C (zh) 显示装置及其制造方法
US11482624B2 (en) Semiconductor device
JP6827632B2 (ja) 発光表示装置の作製方法
KR101345378B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN100395892C (zh) 有机电致发光装置及其制造方法
CN101043047A (zh) 显示装置及其制造方法
CN100559626C (zh) 双板型有机电致发光显示装置及其制造方法
JP2008130539A (ja) アクティブマトリックス有機発光ディスプレイの画素構造とその製造方法
JP2006041457A (ja) 薄膜トランジスター構造及び製作方法
TW200934291A (en) Organic light emitting device and method of fabricating the same
CN100435380C (zh) 带支撑板的有机电致发光器件及其制作方法
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
JP4974493B2 (ja) 半導体装置及び電子機器
KR101931337B1 (ko) 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN1577434A (zh) 薄膜半导体器件和薄膜半导体器件的制造方法
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法
US11749691B2 (en) Electronic device substrate, manufacturing method thereof, and electronic device
CN1638567B (zh) 有机电致发光显示器件及其制造方法
CN1154488A (zh) 有非发光型显示器的电子装置
KR19980072230A (ko) 박막트랜지스터 제조방법
CN1913109A (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法
KR20090018247A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040609