JP2681982B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2681982B2 JP2681982B2 JP63069130A JP6913088A JP2681982B2 JP 2681982 B2 JP2681982 B2 JP 2681982B2 JP 63069130 A JP63069130 A JP 63069130A JP 6913088 A JP6913088 A JP 6913088A JP 2681982 B2 JP2681982 B2 JP 2681982B2
- Authority
- JP
- Japan
- Prior art keywords
- high resistance
- insulating film
- film
- interlayer insulating
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に関し、更に詳しくは、抵抗
値変動の少ない高抵抗層を有する高抵抗負荷型SRAM（St
atic Random Access Memory）に係るものである。
値変動の少ない高抵抗層を有する高抵抗負荷型SRAM（St
atic Random Access Memory）に係るものである。
［発明の概要］ この発明は、半導体基板上に形成された、半導体層で
なる高抵抗層を有する半導体装置において、前記高抵抗
層の上方に形成した層間絶縁膜にコンタクトホールを形
成し、該コンタクトホール内および層間絶縁膜上に、チ
タンを含む水素拡散防止層を有した配線を形成すること
により、高抵抗層の抵抗値を安定化させたものである。
なる高抵抗層を有する半導体装置において、前記高抵抗
層の上方に形成した層間絶縁膜にコンタクトホールを形
成し、該コンタクトホール内および層間絶縁膜上に、チ
タンを含む水素拡散防止層を有した配線を形成すること
により、高抵抗層の抵抗値を安定化させたものである。
［従来の技術］ 従来、この種の高抵抗負荷型SRAMとしては、第４図に
示すようなものがある。斯る高抵抗負荷型SRAMは、シリ
コン基板１上にSiO2膜２が形成され、このSiO2膜２上の
所定位置に多結晶シリコンでなる高抵抗層３が形成さ
れ、この高抵抗層３を覆うようにSiO2絶縁膜４が形成さ
れ、更にSiO2絶縁膜４上に減圧気相成長法により形成し
たLP-SiN膜５が設けられ，、更にまたその上にヒ素シリ
ケートガラス（AsSG）６が積層されている。また、図中
７はAl電極であり、シリコン基板１と接続されている。
このようにAl電極７が形成された後、全面に絶縁膜とし
てのプラズマSiN膜８をもって被覆して、高抵抗負荷型S
RAMが大略構成されている。
示すようなものがある。斯る高抵抗負荷型SRAMは、シリ
コン基板１上にSiO2膜２が形成され、このSiO2膜２上の
所定位置に多結晶シリコンでなる高抵抗層３が形成さ
れ、この高抵抗層３を覆うようにSiO2絶縁膜４が形成さ
れ、更にSiO2絶縁膜４上に減圧気相成長法により形成し
たLP-SiN膜５が設けられ，、更にまたその上にヒ素シリ
ケートガラス（AsSG）６が積層されている。また、図中
７はAl電極であり、シリコン基板１と接続されている。
このようにAl電極７が形成された後、全面に絶縁膜とし
てのプラズマSiN膜８をもって被覆して、高抵抗負荷型S
RAMが大略構成されている。
［発明が解決しようとする課題］ しかしながら、このような従来の高抵抗負荷型SRAMに
あっては、高抵抗層３を形成している多結晶シリコンが
種々の不純物の拡散を膜中に受けると、その抵抗値が大
幅に変動する問題点が有る。ちなみに、高抵抗負荷型SR
AMにおいて、高抵抗値はその消費電流を定める重要な要
求であり、この高抵抗値を安定化させることは、素子の
性能や歩留りを管理する上で不可欠の要素となってい
る。
あっては、高抵抗層３を形成している多結晶シリコンが
種々の不純物の拡散を膜中に受けると、その抵抗値が大
幅に変動する問題点が有る。ちなみに、高抵抗負荷型SR
AMにおいて、高抵抗値はその消費電流を定める重要な要
求であり、この高抵抗値を安定化させることは、素子の
性能や歩留りを管理する上で不可欠の要素となってい
る。
また、絶縁膜として形成されたプラズマSin膜８中に
含まれる多量の水素は、製造過程におけるAlシンター工
程（400〜480℃の加熱を行う）等の熱処理工程の際に容
易にシリコン酸化膜（SiO2）中を拡散して高抵抗層３中
に侵入するため、ともすると、その抵抗値が１桁も変動
し、歩留りを左右するという問題点を有している。
含まれる多量の水素は、製造過程におけるAlシンター工
程（400〜480℃の加熱を行う）等の熱処理工程の際に容
易にシリコン酸化膜（SiO2）中を拡散して高抵抗層３中
に侵入するため、ともすると、その抵抗値が１桁も変動
し、歩留りを左右するという問題点を有している。
更に、従来例においては、Al配線７を設けたコンタク
トホール部を経由して高抵抗層に水素が拡散するという
問題点を有している。
トホール部を経由して高抵抗層に水素が拡散するという
問題点を有している。
本発明は、このような従来の問題点に着目して創案さ
れたものであって、上記したような高抵抗層の抵抗値の
変動を防止する半導体装置を得んとするものである。
れたものであって、上記したような高抵抗層の抵抗値の
変動を防止する半導体装置を得んとするものである。
［課題を解決するための手段］ そこで、本発明は、半導体基板と、この半導体基板の
上に形成された多結晶シリコンからなる高抵抗層と、こ
の高抵抗層の上方に形成された層間絶縁膜と、この層間
絶縁膜の上に形成された水素を含むパッシベーション膜
と、前記層間絶縁膜に形成されたコンタクトホールと、
このコンタクトホール内および前記層間絶縁膜の上に形
成された配線とを備え、前記配線はチタンを含む水素拡
散防止層を有するようにしたことを、その解決手段とし
ている。
上に形成された多結晶シリコンからなる高抵抗層と、こ
の高抵抗層の上方に形成された層間絶縁膜と、この層間
絶縁膜の上に形成された水素を含むパッシベーション膜
と、前記層間絶縁膜に形成されたコンタクトホールと、
このコンタクトホール内および前記層間絶縁膜の上に形
成された配線とを備え、前記配線はチタンを含む水素拡
散防止層を有するようにしたことを、その解決手段とし
ている。
［作用］ 高抵抗層は、水素拡散防止層により、水素拡散に伴う
抵抗値変動が防止される。また、水素拡散防止層は、チ
タン（Ti）を含むため、当該チタンが水素を吸収して、
その拡散を有効に阻止する。
抵抗値変動が防止される。また、水素拡散防止層は、チ
タン（Ti）を含むため、当該チタンが水素を吸収して、
その拡散を有効に阻止する。
［実施例］ 以下、本発明に係る半導体装置を高抵抗負荷型SRAMに
適用し、その詳細を図面に示す実施例に基づいて説明す
る。
適用し、その詳細を図面に示す実施例に基づいて説明す
る。
第１図〜第３図は、高抵抗負荷型SRAMの製造工程の概
略を示す要部断面図である。
略を示す要部断面図である。
先ず、シリコン基板10の表面に高温酸化を行いSiO2膜
（シリコン酸化膜）11を形成する。次に、所定位置に厚
さ1000Åの多結晶シリコンで成る高抵抗層12を形成し、
前記SiO2膜11及び高抵抗層12の上にSiO2絶縁膜13を形成
する。さらに、その上に、減圧気相成長法を用いてSiN
膜14を形成する。
（シリコン酸化膜）11を形成する。次に、所定位置に厚
さ1000Åの多結晶シリコンで成る高抵抗層12を形成し、
前記SiO2膜11及び高抵抗層12の上にSiO2絶縁膜13を形成
する。さらに、その上に、減圧気相成長法を用いてSiN
膜14を形成する。
次に、SiN膜14の上にPSG（リンシリケートガス）膜16
を、CVD法を用いて形成する。
を、CVD法を用いて形成する。
さらに、第１図に示すように、写真蝕刻法を用いて、
コンタクトホールを形成すべき位置パターンを形成し、
フォトレジスト17をマスクにして、PSG膜16,SiN膜14,Si
O2絶縁膜13及びSiO2膜11をエッチングで除去してコンタ
クトホール18を形成する。
コンタクトホールを形成すべき位置パターンを形成し、
フォトレジスト17をマスクにして、PSG膜16,SiN膜14,Si
O2絶縁膜13及びSiO2膜11をエッチングで除去してコンタ
クトホール18を形成する。
このようにして形成されたコンタクトホール18内に
は、、下層側よりチタン（Ti），チタンナイトライド
（TiN），シリコンを含むアルミニウム（Al-Si）の順で
積層構造（水素拡散防止層）を持つコンタクト配線19を
形成する（第２図）。なお、ここでTiNの他のバリヤメ
タルとして、TaSi,TiSix,MoSix,WSix,TiW,TiONを用いて
も良い。
は、、下層側よりチタン（Ti），チタンナイトライド
（TiN），シリコンを含むアルミニウム（Al-Si）の順で
積層構造（水素拡散防止層）を持つコンタクト配線19を
形成する（第２図）。なお、ここでTiNの他のバリヤメ
タルとして、TaSi,TiSix,MoSix,WSix,TiW,TiONを用いて
も良い。
最後に、第３図に示すように、上面に絶縁膜としての
プラズマSiN膜20を形成した後、Alシンター工程を行っ
て主な製造工程は終了する。
プラズマSiN膜20を形成した後、Alシンター工程を行っ
て主な製造工程は終了する。
以上、実施例について述べたが、斯る構造の高抵抗負
荷型SRAMにおいて、上記したAlシンター工程（450℃、6
0分間）の前後の高抵抗層12の抵抗値を測定した結果、A
lシンター工程により2.1TΩ上昇した。これに対し、比
較例としてAl-Si配線のものが同条件で12TΩ上昇したの
に比して、本発明に依れば、その変動を著しく小さく抑
えることが可能であることが確認された。これは、Tiに
よる水素吸収効果を有効に奏し、バリヤメタルによって
水素拡散が防止されるためである。
荷型SRAMにおいて、上記したAlシンター工程（450℃、6
0分間）の前後の高抵抗層12の抵抗値を測定した結果、A
lシンター工程により2.1TΩ上昇した。これに対し、比
較例としてAl-Si配線のものが同条件で12TΩ上昇したの
に比して、本発明に依れば、その変動を著しく小さく抑
えることが可能であることが確認された。これは、Tiに
よる水素吸収効果を有効に奏し、バリヤメタルによって
水素拡散が防止されるためである。
なお、上記した実施例にあっては、高抵抗層12の周囲
としてコンタクト配線19にTiを含む水素拡散防止層を適
用したが、上記実施例におけるSiN膜に代えて、このよ
うなTiを含む水素拡散防止層を用いることにより、上方
並びに側方から水素が侵入するのを防止することも可能
である。
としてコンタクト配線19にTiを含む水素拡散防止層を適
用したが、上記実施例におけるSiN膜に代えて、このよ
うなTiを含む水素拡散防止層を用いることにより、上方
並びに側方から水素が侵入するのを防止することも可能
である。
さらに、高抵抗負荷型SRAMの周縁部、即ち基板（チッ
プ）を分割するスクライブ領域に上記した水素拡散防止
層を配設すれば、外部から水素が侵入することを更に防
止出来るものであり、斯る構成とすることも勿論本発明
が適用されることは言うまでもない。
プ）を分割するスクライブ領域に上記した水素拡散防止
層を配設すれば、外部から水素が侵入することを更に防
止出来るものであり、斯る構成とすることも勿論本発明
が適用されることは言うまでもない。
［発明の効果］ 以上の説明から明らかなように、本発明に依れば、高
抵抗層の抵抗値の変動を有効に抑制し、安定した素子性
能を確保出来る効果がある。
抵抗層の抵抗値の変動を有効に抑制し、安定した素子性
能を確保出来る効果がある。
第１図〜第３図は本発明に係る半導体装置の実施例製造
工程を示す断面図、第４図は従来例を示す断面図であ
る。 12…高抵抗層、13…SiO2絶縁膜、14…Si膜、16…PSG
膜、20…プラズマSiN膜。
工程を示す断面図、第４図は従来例を示す断面図であ
る。 12…高抵抗層、13…SiO2絶縁膜、14…Si膜、16…PSG
膜、20…プラズマSiN膜。
Claims (1)
- 【請求項１】半導体基板と、この半導体基板の上に形成
された多結晶シリコンからなる高抵抗層と、この高抵抗
層の上方に形成された層間絶縁膜と、この層間絶縁膜の
上に形成された水素を含むパッシベーション膜と、前記
層間絶縁膜に形成されたコンタクトホールと、このコン
タクトホール内および前記層間絶縁膜の上に形成された
配線とを備え、前記配線はチタンを含む水素拡散防止層
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069130A JP2681982B2 (ja) | 1988-03-23 | 1988-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069130A JP2681982B2 (ja) | 1988-03-23 | 1988-03-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01241860A JPH01241860A (ja) | 1989-09-26 |
| JP2681982B2 true JP2681982B2 (ja) | 1997-11-26 |
Family
ID=13393753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63069130A Expired - Fee Related JP2681982B2 (ja) | 1988-03-23 | 1988-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681982B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| JPH0955381A (ja) * | 1995-08-11 | 1997-02-25 | S I I R D Center:Kk | 半導体集積回路の製造方法 |
| TW531684B (en) | 1997-03-31 | 2003-05-11 | Seiko Epson Corporatoin | Display device and method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111573A (ja) * | 1984-11-06 | 1986-05-29 | Nec Corp | 半導体装置 |
| JPS6346736A (ja) * | 1986-08-15 | 1988-02-27 | Sony Corp | 半導体装置 |
-
1988
- 1988-03-23 JP JP63069130A patent/JP2681982B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01241860A (ja) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585662A (en) | Semiconductor integrated circuit device with breakable fuse element covered with exactly controlled insulating film | |
| JP3033979B2 (ja) | キャパシタの製法 | |
| JPH0231865B2 (ja) | ||
| JPS61214555A (ja) | 半導体装置 | |
| JP2769331B2 (ja) | 半導体集積回路の製造方法 | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| JPH0685187A (ja) | 半導体記憶装置 | |
| US6074943A (en) | Sidewalls for guiding the via etch | |
| JP2681982B2 (ja) | 半導体装置 | |
| US20020045310A1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| US6020641A (en) | Multilevel interconnection with low contact resistance in a semiconductor device | |
| JPH01265524A (ja) | 半導体装置 | |
| US6180530B1 (en) | Self-aligned contact structure | |
| JP3176422B2 (ja) | 半導体装置およびその製造方法 | |
| JP2554634B2 (ja) | 半導体装置の製造方法 | |
| KR19990018070A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
| JP2630403B2 (ja) | 半導体装置とその製造方法 | |
| JP3166153B2 (ja) | 半導体装置 | |
| JP2672181B2 (ja) | 半導体装置の製造方法 | |
| JP2611744B2 (ja) | 半導体装置の製造方法 | |
| JPH06132496A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH11238800A (ja) | 多層配線を有する素子の製造方法 | |
| KR100406547B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JPH0320898B2 (ja) | ||
| JPS6133257B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |