JPS6346736A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6346736A JPS6346736A JP61191229A JP19122986A JPS6346736A JP S6346736 A JPS6346736 A JP S6346736A JP 61191229 A JP61191229 A JP 61191229A JP 19122986 A JP19122986 A JP 19122986A JP S6346736 A JPS6346736 A JP S6346736A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- film
- protective film
- metal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 34
- 239000001257 hydrogen Substances 0.000 claims abstract description 34
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- 150000002431 hydrogen Chemical class 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、抵抗値変動の少ない抵抗素子を有する半導体
装置に関する。
装置に関する。
本発明は、半導体基１反に形成された抵抗体を有するＳ
ＲＡＭ （Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒい等の半導体装置に於いて、ｐｓｃ膜等の
水素を吸収するか、又はプラズマ窒化シリコン等の水素
を通さない膜が、半扉体チップを分割するスクライブ領
域上から前記抵抗素子上部に延在させて形成する事によ
って、水素の侵入によって抵抗値が変動しない半導体装
置を堤供するものである。
ＲＡＭ （Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒい等の半導体装置に於いて、ｐｓｃ膜等の
水素を吸収するか、又はプラズマ窒化シリコン等の水素
を通さない膜が、半扉体チップを分割するスクライブ領
域上から前記抵抗素子上部に延在させて形成する事によ
って、水素の侵入によって抵抗値が変動しない半導体装
置を堤供するものである。
高砥抗型ＳＲＡＭの抵抗体には多結晶Ｓｉが用いられて
いる。この多結晶Ｓｉによる高抵抗部が形成された後、
その上にはＳｉＯ□膜とかパッシベーション膜としての
プラズマＳｉ３Ｎ４膜等が形成されている。
いる。この多結晶Ｓｉによる高抵抗部が形成された後、
その上にはＳｉＯ□膜とかパッシベーション膜としての
プラズマＳｉ３Ｎ４膜等が形成されている。
ところが、プラズマＣＶＤ法で形成されたＳｉ３Ｎｇ膜
は水素を大量に含んでおり、電界とか熱等の外部エネル
ギーが加えられるとその水素は内部に拡散し高抵抗体に
侵入する。
は水素を大量に含んでおり、電界とか熱等の外部エネル
ギーが加えられるとその水素は内部に拡散し高抵抗体に
侵入する。
一方、電子ビーム又はスパッタ等の処理により発生する
ゲート酸化膜と半導体領域との界面に於けるダメソジを
除去するために、■２を含む雰囲気で熱処理を行う水素
アニールが行われるが、この水素アニールの際にも、水
素が高抵抗体に侵入する。
ゲート酸化膜と半導体領域との界面に於けるダメソジを
除去するために、■２を含む雰囲気で熱処理を行う水素
アニールが行われるが、この水素アニールの際にも、水
素が高抵抗体に侵入する。
この様な理由により、水素が多結晶Ｓｉからなる高抵抗
に侵入すると、高抵抗体の抵抗値が変動してしまう。そ
こで高抵抗体に水素が侵入するのを防止するために、本
出願人は昭和６０年１１月２６日に第２図に示される様
な構造の半導体装置に関する特許出願を行った。この構
造に於いては、多結晶Ｓｉ膜４をＰＳＧ膜１２と減圧気
相成長法により形成したＳｉ３Ｎ、膜６で被っている。
に侵入すると、高抵抗体の抵抗値が変動してしまう。そ
こで高抵抗体に水素が侵入するのを防止するために、本
出願人は昭和６０年１１月２６日に第２図に示される様
な構造の半導体装置に関する特許出願を行った。この構
造に於いては、多結晶Ｓｉ膜４をＰＳＧ膜１２と減圧気
相成長法により形成したＳｉ３Ｎ、膜６で被っている。
通常のＳｉＯ□膜とプラズマＣＶＤ法で形成した５ｉＪ
４膜は水素の通過を阻止することができないが、ＰＳＧ
膜、Ａｓ５Ｇ膜は水素を吸収し、減圧気相成長法により
形成した５ｉＪａｎ’ｉ＝は水素を通さない性質を有す
る。従って、ＰＳＧ膜やＡｓ５Ｇ膜又は減圧気相成長法
により形成された５ｉＪ−膜等の膜で被われた多結晶Ｓ
ｉ膜４には水素が侵入する事はない。
４膜は水素の通過を阻止することができないが、ＰＳＧ
膜、Ａｓ５Ｇ膜は水素を吸収し、減圧気相成長法により
形成した５ｉＪａｎ’ｉ＝は水素を通さない性質を有す
る。従って、ＰＳＧ膜やＡｓ５Ｇ膜又は減圧気相成長法
により形成された５ｉＪ−膜等の膜で被われた多結晶Ｓ
ｉ膜４には水素が侵入する事はない。
本出願人が特許出願を行った第２図の構造を採用しても
、なお高抵抗体の抵抗値が変動する事が判明した。本発
明者がその原因の究明に努めた結果、スクライブライン
の側壁から水素が侵入して高抵抗体に到達してその抵抗
値を変動させる事がつきとめられた。
、なお高抵抗体の抵抗値が変動する事が判明した。本発
明者がその原因の究明に努めた結果、スクライブライン
の側壁から水素が侵入して高抵抗体に到達してその抵抗
値を変動させる事がつきとめられた。
この点を第３図に基づいて説明する。半導体処理の一連
の工程が終了した後、スクライブラ・イン９に沿って半
導体ウェーハはスクライブされて個々のペレットに分■
される。半導体装置の表面はプラズマ５ｉＪ４膜８で被
われているが、水素はこの膜を通過してしまうので、図
の点線で示される経路を通って水素が高抵抗体である多
結晶Ｓｉ膜４にまで拡散してしまうと言う問題点がある
。
の工程が終了した後、スクライブラ・イン９に沿って半
導体ウェーハはスクライブされて個々のペレットに分■
される。半導体装置の表面はプラズマ５ｉＪ４膜８で被
われているが、水素はこの膜を通過してしまうので、図
の点線で示される経路を通って水素が高抵抗体である多
結晶Ｓｉ膜４にまで拡散してしまうと言う問題点がある
。
本発明は、半導体基板に形成された抵抗体を有するＳＲ
ＡＭ等の半導体装置に於いて、ＰＳＧ膜等の水素を吸収
する膜か、又はプラズマ窒化シリコン等の水素を通さな
い膜が、半導体チップを分割するスクライブ領域上から
前記砥抗素子上部に延在させて形成する事によって、水
素の侵入を防ぎ抵抗値が変動すると言う問題点を解決し
たものである。
ＡＭ等の半導体装置に於いて、ＰＳＧ膜等の水素を吸収
する膜か、又はプラズマ窒化シリコン等の水素を通さな
い膜が、半導体チップを分割するスクライブ領域上から
前記砥抗素子上部に延在させて形成する事によって、水
素の侵入を防ぎ抵抗値が変動すると言う問題点を解決し
たものである。
本発明の半導体装置の構造によれば、本体チップとスク
ライブラインの界面で、水素を透過する膜が露出しても
、その表面が水素を通さない又は水素を吸着する保護膜
で被われているので、外部から水素が本体チップの高抵
抗に拡散して高抵抗の抵抗値を変動させる事がない。
ライブラインの界面で、水素を透過する膜が露出しても
、その表面が水素を通さない又は水素を吸着する保護膜
で被われているので、外部から水素が本体チップの高抵
抗に拡散して高抵抗の抵抗値を変動させる事がない。
本発明に於いては、第３図に示された水素の侵入経路を
遮断するために、スクライブライン９と素子領域の界面
に保護膜１０を形成している。保護膜１０の材料には、
水素を吸着しうる材料か水素を通さない材料であればい
かなる材料をも採用し得る。
遮断するために、スクライブライン９と素子領域の界面
に保護膜１０を形成している。保護膜１０の材料には、
水素を吸着しうる材料か水素を通さない材料であればい
かなる材料をも採用し得る。
引田
この実施例については、第１図Ａにその断面図が、第１
図Ｃにその上面図が示されている。ＣＶＤ法によりＡｓ
５Ｇ膜７ 、Ｓｌ ３Ｎ４膜６を形成した後、へｌ金属
をスパッタリングして配線電極を形成する工程に入るが
、このＡｔ金属のスパッタリングのマスクに保護膜１０
形成用の部分を付加しておく。これにより、Ａｔ金属に
よる配線電極の形成と保護膜１０の形成が同時に行える
。この実施例に於いては、この保護膜１０は／Ｖ−１χ
Ｓｉ膜からなりその幅は２．６μｍである。この後、全
面にプラズマＣ１ＪＤ法によりＳｉ３Ｎ４膜８が形成さ
れる。
図Ｃにその上面図が示されている。ＣＶＤ法によりＡｓ
５Ｇ膜７ 、Ｓｌ ３Ｎ４膜６を形成した後、へｌ金属
をスパッタリングして配線電極を形成する工程に入るが
、このＡｔ金属のスパッタリングのマスクに保護膜１０
形成用の部分を付加しておく。これにより、Ａｔ金属に
よる配線電極の形成と保護膜１０の形成が同時に行える
。この実施例に於いては、この保護膜１０は／Ｖ−１χ
Ｓｉ膜からなりその幅は２．６μｍである。この後、全
面にプラズマＣ１ＪＤ法によりＳｉ３Ｎ４膜８が形成さ
れる。
スクライブは第１図Ｃで示される保ＩＷ膜１ｏの間で行
われる。
われる。
大旌貫ユ
この実施例は第１図Ｂに示されるが、Ａ ｓ Ｓ Ｇ膜
７を形成した後、全面に城圧気＋Ｈ成長によりＳｉＪ。
７を形成した後、全面に城圧気＋Ｈ成長によりＳｉＪ。
膜を保護膜１０として形成する。この後、Ａｔ金属のス
パッタリングを行って必要な配９５７電極を形成する。
パッタリングを行って必要な配９５７電極を形成する。
最後に、バンシベーション膜としてＳｉ３Ｎ４膜８をプ
ラズマＣＶＤ法により形成する。
ラズマＣＶＤ法により形成する。
本発明の構造の半導体装置により、外部から水素が侵入
して高抵抗体に到達しその抵抗値を変化させる事が無く
なった。
して高抵抗体に到達しその抵抗値を変化させる事が無く
なった。
保護膜にＡ！金金属使用する場合には、配線電極のマス
クパターンをわずかに修正するのみで本発明の構造の半
導体装置を得る事が出来、工程数が増えることはない。
クパターンをわずかに修正するのみで本発明の構造の半
導体装置を得る事が出来、工程数が増えることはない。
第１図Ａ、Ｂは本発明の半導体装置の断面図である。
第２図、第３図は従来の半導体装置の断面図である。
１・・・基板 ２・・・フィールド酸化膜
３．５・・・５ｉＯｚ膜 ４・・・多結晶Ｓｉ膜
６−５ｉ：＋Ｎ＜膜 ７−ＡｓＳＧ膜８・・・
プラズマＳｉ３Ｎ４膜 ９・・・スクライブライン領域
３．５・・・５ｉＯｚ膜 ４・・・多結晶Ｓｉ膜
６−５ｉ：＋Ｎ＜膜 ７−ＡｓＳＧ膜８・・・
プラズマＳｉ３Ｎ４膜 ９・・・スクライブライン領域
Claims (1)
- 半導体基板上に形成された抵抗素子を有する半導体装
置において、水素を吸収するか、または水素を通さない
膜が、半導体チップを分割するスクライブ領域上から前
記抵抗素子上部に延在して形成されたことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191229A JPS6346736A (ja) | 1986-08-15 | 1986-08-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191229A JPS6346736A (ja) | 1986-08-15 | 1986-08-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6346736A true JPS6346736A (ja) | 1988-02-27 |
Family
ID=16271044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191229A Pending JPS6346736A (ja) | 1986-08-15 | 1986-08-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6346736A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241860A (ja) * | 1988-03-23 | 1989-09-26 | Sony Corp | 半導体装置 |
| JPH07153921A (ja) * | 1993-07-23 | 1995-06-16 | Hyundai Electron Ind Co Ltd | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834359A (ja) * | 1971-09-06 | 1973-05-18 | ||
| JPS59228753A (ja) * | 1983-06-10 | 1984-12-22 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-08-15 JP JP61191229A patent/JPS6346736A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834359A (ja) * | 1971-09-06 | 1973-05-18 | ||
| JPS59228753A (ja) * | 1983-06-10 | 1984-12-22 | Hitachi Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241860A (ja) * | 1988-03-23 | 1989-09-26 | Sony Corp | 半導体装置 |
| JPH07153921A (ja) * | 1993-07-23 | 1995-06-16 | Hyundai Electron Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3477886A (en) | Controlled diffusions in semiconductive materials | |
| GB938181A (en) | Improvements in or relating to semiconductor devices | |
| US3837935A (en) | Semiconductor devices and method of manufacturing the same | |
| US4194934A (en) | Method of passivating a semiconductor device utilizing dual polycrystalline layers | |
| CA1052476A (en) | Method for manufacture of a semiconductor device | |
| JPS577959A (en) | Semiconductor device | |
| KR920020763A (ko) | 반도체장치 및 그 제조방법 | |
| US3431636A (en) | Method of making diffused semiconductor devices | |
| JPS6346736A (ja) | 半導体装置 | |
| US4380115A (en) | Method of making a semiconductor device with a seal | |
| JP2681982B2 (ja) | 半導体装置 | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| KR970003719A (ko) | 반도체소자의 제조방법 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPS63128733A (ja) | 半導体装置 | |
| JPS5568653A (en) | Manufacturing method of semiconductor device | |
| JPH0579184B2 (ja) | ||
| JP2515042B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JPS647550A (en) | Semiconductor device | |
| JPH03211734A (ja) | 半導体装置 | |
| JPS58197876A (ja) | 半導体装置 | |
| JPS59138338A (ja) | 半導体装置 | |
| JPS5683061A (en) | Semiconductor device | |
| JPH0324781B2 (ja) | ||
| JPS5867032A (ja) | 半導体装置 |