JP3033979B2 - キャパシタの製法 - Google Patents
キャパシタの製法Info
- Publication number
- JP3033979B2 JP3033979B2 JP2133725A JP13372590A JP3033979B2 JP 3033979 B2 JP3033979 B2 JP 3033979B2 JP 2133725 A JP2133725 A JP 2133725A JP 13372590 A JP13372590 A JP 13372590A JP 3033979 B2 JP3033979 B2 JP 3033979B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- dielectric
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 124
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 103
- 239000002184 metal Substances 0.000 claims description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910021332 silicide Inorganic materials 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910001080 W alloy Inorganic materials 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 150000002736 metal compounds Chemical class 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 100
- 238000009792 diffusion process Methods 0.000 description 24
- 238000000151 deposition Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 238000007667 floating Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は集積回路の分野、更に具体的に云えば、集
積回路にキャパシタを形成することに関する。
積回路にキャパシタを形成することに関する。
従来の技術及び課題 集積回路の分野では、集積回路の小さなチップ寸法の
中に高度の回路の複雑さを実現して、１つの機能当りの
コストを安くする為に、達成し得る最も小さい表面積の
中に回路素子を形成することが好ましい。アナログ・デ
ィジタル変換器（ADC）や、制御ゲート及び浮動ゲート
の間に容量結合を用いる不揮発性メモリの様なキャパシ
タを持つ回路では、大規模集積の目標を達成するには、
断面積が小さいが、静電容量の大きいキャパシタを設け
ることが必要である。特にADCの分野では、或る範囲の
印加電圧並びに所定の温度範囲に亘って静電容量の値が
安定していることが、速度が速くて正確な変換を行なう
上で更に重要なことである。
中に高度の回路の複雑さを実現して、１つの機能当りの
コストを安くする為に、達成し得る最も小さい表面積の
中に回路素子を形成することが好ましい。アナログ・デ
ィジタル変換器（ADC）や、制御ゲート及び浮動ゲート
の間に容量結合を用いる不揮発性メモリの様なキャパシ
タを持つ回路では、大規模集積の目標を達成するには、
断面積が小さいが、静電容量の大きいキャパシタを設け
ることが必要である。特にADCの分野では、或る範囲の
印加電圧並びに所定の温度範囲に亘って静電容量の値が
安定していることが、速度が速くて正確な変換を行なう
上で更に重要なことである。
集積回路を製造するコストについてもう１つ考えるべ
きことは、製造方法の複雑さである。相互接続レベルの
数を増やすことにより、表面積を節約しようとして、方
法を一層複雑にすることができる。例えば、その上に重
ねるメタライズ層の下に、１つのレベルではなく、２つ
のレベルのポリシリコン・ゲート及び相互接続部を使う
ことにより、所定の集積回路の表面積を縮小することが
できる。然し、余分のポリシリコン層のデポジッショ
ン、余分の誘電体層のデポジッション、並びにこの余分
のポリシリコン層とそれに対する接点のパターンぎめ及
びエッチングと云う方法に付け加えられる工程の為に、
この余分のポリシリコン層を含めることによって、方法
が複雑化する。
きことは、製造方法の複雑さである。相互接続レベルの
数を増やすことにより、表面積を節約しようとして、方
法を一層複雑にすることができる。例えば、その上に重
ねるメタライズ層の下に、１つのレベルではなく、２つ
のレベルのポリシリコン・ゲート及び相互接続部を使う
ことにより、所定の集積回路の表面積を縮小することが
できる。然し、余分のポリシリコン層のデポジッショ
ン、余分の誘電体層のデポジッション、並びにこの余分
のポリシリコン層とそれに対する接点のパターンぎめ及
びエッチングと云う方法に付け加えられる工程の為に、
この余分のポリシリコン層を含めることによって、方法
が複雑化する。
更に、拡散接合を形成した後に行なわれる追加の高温
の方法の工程は、集積回路にあるトランジスタの倍率調
整能力にとって有害である。これは、この追加の高温の
工程により、接合を形成するのに使われた拡散ドーパン
トが更に拡散し、接合が一層深くなると共に、横方向の
拡散が一層広くなるからである。
の方法の工程は、集積回路にあるトランジスタの倍率調
整能力にとって有害である。これは、この追加の高温の
工程により、接合を形成するのに使われた拡散ドーパン
トが更に拡散し、接合が一層深くなると共に、横方向の
拡散が一層広くなるからである。
更に、ADCの様な集積回路の製造に対する製造方法の
流れが、ディジタル論理回路の様な他の集積回路に対す
る製造方法の流れとできる限り両立性を持つことが望ま
しい。然し、ADCに必要とする静電容量が大きくて電圧
係数の小さいキャパシタは、一般的に今日のディジタル
論理回路では必要ではない。その方法のうちの早期にこ
の様なキャパシタを製造する為の方法の特別の流れを取
入れることは、ADCを製造する方法とディジタル論理回
路を製造する方法との両立性を低下させる傾向を持つ。
流れが、ディジタル論理回路の様な他の集積回路に対す
る製造方法の流れとできる限り両立性を持つことが望ま
しい。然し、ADCに必要とする静電容量が大きくて電圧
係数の小さいキャパシタは、一般的に今日のディジタル
論理回路では必要ではない。その方法のうちの早期にこ
の様なキャパシタを製造する為の方法の特別の流れを取
入れることは、ADCを製造する方法とディジタル論理回
路を製造する方法との両立性を低下させる傾向を持つ。
更に、キャパシタ・アレイを使うADCの精度は、この
アレイ内のキャパシタの間の静電容量の比の釣合いの如
何にかかっている。キャパシタの静電容量がその断面積
に比例することが基本である。従って、ADCでは、集積
回路のキャパシタの面積の管理を強めることが、直接的
にADCの精度を改善する。1988年12月９日に出願された
係属中の米国特許出願通し番号第282,173号及び1988年
５月３日に出願された同第198,930号では、例えば1000n
mと云う多重レベル誘電体の厚さの為、多重レベル誘電
体層を介してエッチングされた接点バイアの寸法によっ
て断面積が定められ、静電容量比の大きいキャパシタが
得られる。こう云うキャパシタは非常に正確に形成する
ことができるが、製造方法の中で、多重レベル誘電体に
あける接点バイアの寸法は変動し得る。
アレイ内のキャパシタの間の静電容量の比の釣合いの如
何にかかっている。キャパシタの静電容量がその断面積
に比例することが基本である。従って、ADCでは、集積
回路のキャパシタの面積の管理を強めることが、直接的
にADCの精度を改善する。1988年12月９日に出願された
係属中の米国特許出願通し番号第282,173号及び1988年
５月３日に出願された同第198,930号では、例えば1000n
mと云う多重レベル誘電体の厚さの為、多重レベル誘電
体層を介してエッチングされた接点バイアの寸法によっ
て断面積が定められ、静電容量比の大きいキャパシタが
得られる。こう云うキャパシタは非常に正確に形成する
ことができるが、製造方法の中で、多重レベル誘電体に
あける接点バイアの寸法は変動し得る。
従って、この発明の目的は、静電容量比が高く、製造
方法でその寸法を一層正確に制御することができる様な
キャパシタを提供することである。
方法でその寸法を一層正確に制御することができる様な
キャパシタを提供することである。
この発明の別の目的は、このキャパシタを形成する方
法を提供することである。
法を提供することである。
この発明の別の目的は、比較的低温の処理を必要とす
るこの様な方法を提供することである。
るこの様な方法を提供することである。
この発明の別の目的は、キャパシタを形成するのに単
一レベルのポリシリコンしか必要としない方法を提供す
ることである。
一レベルのポリシリコンしか必要としない方法を提供す
ることである。
この発明の別の目的は、静電容量の電圧係数が小さい
キャパシタを提供することである。
キャパシタを提供することである。
この発明の別の目的は、製造方法の後期に製造するこ
とができ、その為、キャパシタを形成する前の集積回路
の製造工程を、キャパシタを持たない集積回路に対する
製造工程と一緒に標準化することができる様なキャパシ
タを提供することである。
とができ、その為、キャパシタを形成する前の集積回路
の製造工程を、キャパシタを持たない集積回路に対する
製造工程と一緒に標準化することができる様なキャパシ
タを提供することである。
この発明の別の目的は、比較的簡単な接点エッチ処理
を用いて製造することができるこの様なキャパシタ提供
することである。
を用いて製造することができるこの様なキャパシタ提供
することである。
この発明のその他の目的並びに利点は、以下図面につ
いて説明するところから、当業者に明らかになろう。
いて説明するところから、当業者に明らかになろう。
課題を解決する為の手段及び作用 この発明は下側極板としてのポリシリコン電極と、上
側極板としての分割金属層とを有する集積回路のキャパ
シタに実施することができる。パターンぎめしたポリシ
リコン層は珪化物で被覆することが好ましいが、それを
形成した後、その上にキャパシタの誘電体をデポジット
する。耐高温金属（例えばMo,W又はTi）、合金（チタ
ン：タングステン）又は化合物（窒化チタン）で形成さ
れた第１の金属層をキャパシタ誘電体の上にデポジット
する。第１の金属層のパターンを定め、エッチングし
て、金属−ポリシリコン／珪化物キャパシタの寸法を定
める。PSG又はBPSGの様な多重レベル誘電体を第１の金
属層の上にデポジットし、その中に接点バイアを第１の
金属層に達するまでエッチングする。希望に応じて、こ
の時同時に、拡散部及びポリシリコン電極に対する接点
をエッチングする。その後、第２の金属層をデポジット
し、パターンを定めて、キャパシタ誘電体の上でキャパ
シタの上側極板と接触させ、希望に応じて拡散部とポリ
シリコンに対する接点をつける。
側極板としての分割金属層とを有する集積回路のキャパ
シタに実施することができる。パターンぎめしたポリシ
リコン層は珪化物で被覆することが好ましいが、それを
形成した後、その上にキャパシタの誘電体をデポジット
する。耐高温金属（例えばMo,W又はTi）、合金（チタ
ン：タングステン）又は化合物（窒化チタン）で形成さ
れた第１の金属層をキャパシタ誘電体の上にデポジット
する。第１の金属層のパターンを定め、エッチングし
て、金属−ポリシリコン／珪化物キャパシタの寸法を定
める。PSG又はBPSGの様な多重レベル誘電体を第１の金
属層の上にデポジットし、その中に接点バイアを第１の
金属層に達するまでエッチングする。希望に応じて、こ
の時同時に、拡散部及びポリシリコン電極に対する接点
をエッチングする。その後、第２の金属層をデポジット
し、パターンを定めて、キャパシタ誘電体の上でキャパ
シタの上側極板と接触させ、希望に応じて拡散部とポリ
シリコンに対する接点をつける。
実 施 例 第１図にはこの発明に従って構成された金属−ポリシ
リコン・キャパシタ２の断面図が示されている。キャパ
シタ２が、この実施例ではｐ形基板４の表面に配置され
たフィールド酸化物８の上に形成される。キャパシタ２
の下側極板は多結晶シリコンで形成され、この実施例で
は、それが耐高温金属珪化物14で被覆されている。珪化
物14はキャパシタ２を構成するのに不可欠ではないが、
後で説明する様に、キャパシタ２を持つ集積回路の他の
場所に、珪化物被覆を希望する場合、ポリシリコン10の
上に形成することができる。こう云う被覆があれば、キ
ャパシタ２の電圧係数が低くもなる。キャパシタ２に対
するキャパシタ誘電体21は、70nm程度の厚さを持つ二酸
化シリコン層で構成することが好ましい。この代りに、
窒化シリコンとか、二酸化シリコンと窒化シリコンの多
重層の様なこの他の公知の誘電体材料も集積回路キャパ
シタに使うことができる。分解能の高いADCではキャパ
シタ誘電体21として二酸化シリコンの単一層が好まし
い。これは、二酸化シリコンの単一層の誘電体の場合の
誘電体緩和が二酸化シリコン／窒化シリコンの積重ねの
場合より減少するからである。然し、処理の簡単さと云
う観点からは、誘電体緩和にそれ程の問題がなければ、
酸化物／窒化物の積重ねを使うことが好ましいことがあ
る。二酸化シリコン又はその代りのものを使うことによ
り、この発明に従って、大体1fF/平方ミクロンの比静電
容量を持つ様にキャパシタ２を作ることができる。
リコン・キャパシタ２の断面図が示されている。キャパ
シタ２が、この実施例ではｐ形基板４の表面に配置され
たフィールド酸化物８の上に形成される。キャパシタ２
の下側極板は多結晶シリコンで形成され、この実施例で
は、それが耐高温金属珪化物14で被覆されている。珪化
物14はキャパシタ２を構成するのに不可欠ではないが、
後で説明する様に、キャパシタ２を持つ集積回路の他の
場所に、珪化物被覆を希望する場合、ポリシリコン10の
上に形成することができる。こう云う被覆があれば、キ
ャパシタ２の電圧係数が低くもなる。キャパシタ２に対
するキャパシタ誘電体21は、70nm程度の厚さを持つ二酸
化シリコン層で構成することが好ましい。この代りに、
窒化シリコンとか、二酸化シリコンと窒化シリコンの多
重層の様なこの他の公知の誘電体材料も集積回路キャパ
シタに使うことができる。分解能の高いADCではキャパ
シタ誘電体21として二酸化シリコンの単一層が好まし
い。これは、二酸化シリコンの単一層の誘電体の場合の
誘電体緩和が二酸化シリコン／窒化シリコンの積重ねの
場合より減少するからである。然し、処理の簡単さと云
う観点からは、誘電体緩和にそれ程の問題がなければ、
酸化物／窒化物の積重ねを使うことが好ましいことがあ
る。二酸化シリコン又はその代りのものを使うことによ
り、この発明に従って、大体1fF/平方ミクロンの比静電
容量を持つ様にキャパシタ２を作ることができる。
キャパシタ２の上側極板は、多重レベル誘電体16の下
にある第１の金属層24で構成される。第１の金属層24
は、今日の集積回路製造技術に従って形成することがで
きる任意の金属層であってよい。多重レベル酸化物層16
の下と云う場所の為、第１の金属層24が、チタン、タン
グステン、白金又はその他の同様な材料の様な耐高温金
属を含むことが好ましい。耐高温金属合金（例えば1974
年９月３日に付与された米国特許第3,833,842号に記載
されている様なチタン・タングステン合金）又は導電性
金属化合物（例えば耐高温金属珪化物又は窒化チタンの
様な化合物）も使うことができる。好ましい実施例で
は、第１の金属層24はスパッタリングによる窒化チタン
で構成される。窒化チタンが第１の金属層24として好ま
しいのは、この後の熱処理工程でそれがその下にあるキ
ャパシタ誘電体21と反応しないからである。こう云う反
応が起こると、キャパシタ誘電体21の完全さが低下する
惧れがある。
にある第１の金属層24で構成される。第１の金属層24
は、今日の集積回路製造技術に従って形成することがで
きる任意の金属層であってよい。多重レベル酸化物層16
の下と云う場所の為、第１の金属層24が、チタン、タン
グステン、白金又はその他の同様な材料の様な耐高温金
属を含むことが好ましい。耐高温金属合金（例えば1974
年９月３日に付与された米国特許第3,833,842号に記載
されている様なチタン・タングステン合金）又は導電性
金属化合物（例えば耐高温金属珪化物又は窒化チタンの
様な化合物）も使うことができる。好ましい実施例で
は、第１の金属層24はスパッタリングによる窒化チタン
で構成される。窒化チタンが第１の金属層24として好ま
しいのは、この後の熱処理工程でそれがその下にあるキ
ャパシタ誘電体21と反応しないからである。こう云う反
応が起こると、キャパシタ誘電体21の完全さが低下する
惧れがある。
多重レベル誘電体16を通る接点バイアにより、第１の
金属24とアルミニウム又はアルミニウム合金の層30との
間の接続ができる。層30はこの代わりに、純粋なアルミ
ニウム、ドープされたアルミニウム（例えば銅でドープ
したアルミニウム及びシリコンでドープしたアルミニウ
ム）、或いは銅でドープしたアルミニウム層の下にある
チタン・タングステン合金層で構成される様な多層金属
系の様に、集積回路のメタライズに使われる多数の標準
的な金属のうちの任意の１つで形成することができる。
金属24とアルミニウム又はアルミニウム合金の層30との
間の接続ができる。層30はこの代わりに、純粋なアルミ
ニウム、ドープされたアルミニウム（例えば銅でドープ
したアルミニウム及びシリコンでドープしたアルミニウ
ム）、或いは銅でドープしたアルミニウム層の下にある
チタン・タングステン合金層で構成される様な多層金属
系の様に、集積回路のメタライズに使われる多数の標準
的な金属のうちの任意の１つで形成することができる。
第１図に示す様に金属の上側極板及びシリコンで被覆
されたポリシリコンの下側極板を持つキャパシタ２は、
同じ寸法のポリ・ポリ・キャパシタよりも、電圧に対す
る静電容量の係数が一層小さいことが分かった。下側極
板が珪化していないポリシリコンで構成されている場
合、印加電圧が増加するにつれて、キャパシタ誘電体に
隣接するポリシリコン結晶粒が空乏状態になる為、電圧
係数が一層高くなる。こう云う空乏状態が静電容量を減
少させ、キャパシタの電圧係数を増加する。キャパシタ
２を形成する方法について後で説明するところから明ら
かになるが、キャパシタ２の誘電体及び上側極板２の形
成は、今日のポリ・ポリ・キャパシタを形成する場合に
比べて、相対的に低い温度で行なうことができる。
されたポリシリコンの下側極板を持つキャパシタ２は、
同じ寸法のポリ・ポリ・キャパシタよりも、電圧に対す
る静電容量の係数が一層小さいことが分かった。下側極
板が珪化していないポリシリコンで構成されている場
合、印加電圧が増加するにつれて、キャパシタ誘電体に
隣接するポリシリコン結晶粒が空乏状態になる為、電圧
係数が一層高くなる。こう云う空乏状態が静電容量を減
少させ、キャパシタの電圧係数を増加する。キャパシタ
２を形成する方法について後で説明するところから明ら
かになるが、キャパシタ２の誘電体及び上側極板２の形
成は、今日のポリ・ポリ・キャパシタを形成する場合に
比べて、相対的に低い温度で行なうことができる。
第2a図乃至第2h図について、第１図のキャパシタ２を
形成する方法を説明する。第2a図は、ｐ形基板４に途中
まで作られた集積回路の断面図である。フィールド酸化
物構造８が周知の局部酸化（LOCOS）方法の様な周知の
方法で形成される。多結晶層が全体的にデポジットさ
れ、パターンを決めてエッチングして、ポリシリコン構
造10及び12を形成する。前に述べた様に、ポリシリコン
構造10がキャパシタ２の下側極板として作用する。ポリ
シリコン構造12はキャパシタ２には関係のない構造であ
るが、説明の便宜の為に図面に示した。構造10及び12を
形成するのに使われるポリシリコン層は、普通の集積回
路に於ける様に、比較的導電性を持つ様に強くドープす
ることが好ましい。一般的に、ポリシリコン層はｎ形に
ドープされるか、ｎ形ドーパントを打込むか、或いはデ
ポジッションの間にその場所でドープすることができ
る。ｎ形拡散部６が、ｐ形基板４の表面のうち、フィー
ルド酸化物８によって覆われていない場所にイオン打込
みとその後の拡散によって形成される。一般的に拡散部
６は、ポリシリコン・ゲート電極とセルフアラインでMO
Sトランジスタのソース及びドレイン領域を形成する為
の前述のポリシリコン層の形成及びパターンぎめの後に
形成される。
形成する方法を説明する。第2a図は、ｐ形基板４に途中
まで作られた集積回路の断面図である。フィールド酸化
物構造８が周知の局部酸化（LOCOS）方法の様な周知の
方法で形成される。多結晶層が全体的にデポジットさ
れ、パターンを決めてエッチングして、ポリシリコン構
造10及び12を形成する。前に述べた様に、ポリシリコン
構造10がキャパシタ２の下側極板として作用する。ポリ
シリコン構造12はキャパシタ２には関係のない構造であ
るが、説明の便宜の為に図面に示した。構造10及び12を
形成するのに使われるポリシリコン層は、普通の集積回
路に於ける様に、比較的導電性を持つ様に強くドープす
ることが好ましい。一般的に、ポリシリコン層はｎ形に
ドープされるか、ｎ形ドーパントを打込むか、或いはデ
ポジッションの間にその場所でドープすることができ
る。ｎ形拡散部６が、ｐ形基板４の表面のうち、フィー
ルド酸化物８によって覆われていない場所にイオン打込
みとその後の拡散によって形成される。一般的に拡散部
６は、ポリシリコン・ゲート電極とセルフアラインでMO
Sトランジスタのソース及びドレイン領域を形成する為
の前述のポリシリコン層の形成及びパターンぎめの後に
形成される。
第2a図の拡散部６及びポリシリコン構造10,12は、何
れも耐高温金属珪化物の被膜14で被覆された状態が示さ
れている。周知の様に、この後の珪化作用によってMOS
トランジスタのポリシリコンのゲート電極がソース及び
ドレイン拡散部に短絡しない様に、ポリシリコン構造1
0,12の側面に側壁酸化物フィラメント13を形成すること
が好ましい。珪化物被膜は、チタン、モリブデンの様な
耐高温金属又は珪化物被覆用に業界で使われている任意
の耐高温金属のデポジッションをした後、この耐高温金
属とその下にあるシリコンとの直接反応を行なわせて珪
化物被膜14を形成する為のアニーリングによって形成さ
れる。この直接反応による珪化作用は周知である。その
後、フィールド酸化物８に重なる未反応の耐高温金属又
は耐高温金属化合物が除去され、第2a図に示す構造が残
る。前に述べた様に、下側極板のポリシリコン10の珪化
作用は不可欠ではないが、電圧係数を小さくするには好
ましい。第１図及び第2a図に示す様に、下側極板10はポ
リシリコン構造12及び拡散部６と同時に珪化することが
できる。
れも耐高温金属珪化物の被膜14で被覆された状態が示さ
れている。周知の様に、この後の珪化作用によってMOS
トランジスタのポリシリコンのゲート電極がソース及び
ドレイン拡散部に短絡しない様に、ポリシリコン構造1
0,12の側面に側壁酸化物フィラメント13を形成すること
が好ましい。珪化物被膜は、チタン、モリブデンの様な
耐高温金属又は珪化物被覆用に業界で使われている任意
の耐高温金属のデポジッションをした後、この耐高温金
属とその下にあるシリコンとの直接反応を行なわせて珪
化物被膜14を形成する為のアニーリングによって形成さ
れる。この直接反応による珪化作用は周知である。その
後、フィールド酸化物８に重なる未反応の耐高温金属又
は耐高温金属化合物が除去され、第2a図に示す構造が残
る。前に述べた様に、下側極板のポリシリコン10の珪化
作用は不可欠ではないが、電圧係数を小さくするには好
ましい。第１図及び第2a図に示す様に、下側極板10はポ
リシリコン構造12及び拡散部６と同時に珪化することが
できる。
珪化の後、キャパシタ誘電体21を集積回路の表面にデ
ポジットし、第2b図に示す様に、キャパシタ２を形成し
ようとする場所で、珪化物被膜14と接触させる。この実
施例では、キャパシタ誘電体21は、図面では単一層とし
て示してあるが、厚さ70nmの二酸化シリコン層で構成す
ることが好ましい。二酸化シリコンのキャパシタ誘電体
は比較的低い温度（例えば800℃程度）で行なうことが
できる低圧化学反応気相成長によって形成することが好
ましい。CVDによるキャパシタ誘電体21のデポジッショ
ンの後、800℃程度の温度で、不活性又は酸素雰囲気内
での稠密化を行なうことができる。LPCVDによってキャ
パシタ誘電体を形成する温度が低いことにより、拡散部
６の余分の垂直方向及び横方向の拡散が少なくなる。
ポジットし、第2b図に示す様に、キャパシタ２を形成し
ようとする場所で、珪化物被膜14と接触させる。この実
施例では、キャパシタ誘電体21は、図面では単一層とし
て示してあるが、厚さ70nmの二酸化シリコン層で構成す
ることが好ましい。二酸化シリコンのキャパシタ誘電体
は比較的低い温度（例えば800℃程度）で行なうことが
できる低圧化学反応気相成長によって形成することが好
ましい。CVDによるキャパシタ誘電体21のデポジッショ
ンの後、800℃程度の温度で、不活性又は酸素雰囲気内
での稠密化を行なうことができる。LPCVDによってキャ
パシタ誘電体を形成する温度が低いことにより、拡散部
６の余分の垂直方向及び横方向の拡散が少なくなる。
熱二酸化シリコン、窒化シリコンの単一層又は酸化窒
化シリコン層の様な別の誘電体材料をキャパシタ２の誘
電体としてこの代わりに使うことができることを承知さ
れたい。やはりLPCVDを使って酸化物／窒化物キャパシ
タ誘電体21を形成する方法の一例が1987年10月６日に付
与された米国特許第4,697,330号に記載されている。こ
の代わりにキャパシタ誘電体として、酸化物／窒化物／
酸化物層状誘電体とか、1988年３月29日に出願された係
属中の米国特許出願通し番号第174,751号に記載されて
いる窒化物／酸化物／窒化物層状誘電体の様な余分な誘
電体材料の層も用いることができる。
化シリコン層の様な別の誘電体材料をキャパシタ２の誘
電体としてこの代わりに使うことができることを承知さ
れたい。やはりLPCVDを使って酸化物／窒化物キャパシ
タ誘電体21を形成する方法の一例が1987年10月６日に付
与された米国特許第4,697,330号に記載されている。こ
の代わりにキャパシタ誘電体として、酸化物／窒化物／
酸化物層状誘電体とか、1988年３月29日に出願された係
属中の米国特許出願通し番号第174,751号に記載されて
いる窒化物／酸化物／窒化物層状誘電体の様な余分な誘
電体材料の層も用いることができる。
この後、第2c図に示す様に、構造の表面の上に第１の
金属層24を形成する。前に述べた様に、第１の金属層24
は、集積回路の従来の製造に使われている公知の金属並
びに合金のうちの任意のもので構成することができる。
然し、第１の金属層24に窒化チタンのスパッタリングに
よる被膜を使うことが好ましいと考えられる。これは、
この被膜は、この後の熱処理の間、又は金属層24自体を
形成する間、その下にあるキャパシタ誘電体21の成分と
反応しない傾向があるからである。第１の金属層24の厚
さの例を挙げれば、100乃至200nm程度である。
金属層24を形成する。前に述べた様に、第１の金属層24
は、集積回路の従来の製造に使われている公知の金属並
びに合金のうちの任意のもので構成することができる。
然し、第１の金属層24に窒化チタンのスパッタリングに
よる被膜を使うことが好ましいと考えられる。これは、
この被膜は、この後の熱処理の間、又は金属層24自体を
形成する間、その下にあるキャパシタ誘電体21の成分と
反応しない傾向があるからである。第１の金属層24の厚
さの例を挙げれば、100乃至200nm程度である。
この代わりに、窒素雰囲気内で金属チタンの直性反応
の間に形成される窒化チタンを第１の金属層24に使って
もよい。1989年４月11日に付与された米国特許第4,821,
085号に記載されている様に、窒化チタンは、直接反応
の珪化作用の間、金属チタンがシリコンと接触していな
い場所に形成される。局部的な相互接続部が残る様に窒
化チタンをパターンぎめしてエッチングすることができ
る。キャパシタ２の上側極板は、所望の場所で窒化チタ
ンを残すことによって形成することができる。窒化チタ
ンをスパッタリングすることは、こうすると、金属チタ
ンとその下にあるキャパシタ誘電体21の間の反応の惧れ
が避けられるので、窒素雰囲気内での直接反応によって
窒化チタンを形成するよりも、キャパシタ２の上側極板
にとって好ましいと考えられる。
の間に形成される窒化チタンを第１の金属層24に使って
もよい。1989年４月11日に付与された米国特許第4,821,
085号に記載されている様に、窒化チタンは、直接反応
の珪化作用の間、金属チタンがシリコンと接触していな
い場所に形成される。局部的な相互接続部が残る様に窒
化チタンをパターンぎめしてエッチングすることができ
る。キャパシタ２の上側極板は、所望の場所で窒化チタ
ンを残すことによって形成することができる。窒化チタ
ンをスパッタリングすることは、こうすると、金属チタ
ンとその下にあるキャパシタ誘電体21の間の反応の惧れ
が避けられるので、窒素雰囲気内での直接反応によって
窒化チタンを形成するよりも、キャパシタ２の上側極板
にとって好ましいと考えられる。
その後、フォトレジストの様なマスク材料、又はその
代わりに酸化シリコンで形成された硬いマスクを第１の
金属層24の上に配置し、公知の写真製版に従ってパター
ンぎめして、キャパシタ２の上側極板の場所を定める。
その後、マスク材料を所定位置に残して、第１の金属層
24をエッチングし、キャパシタ２の下側極板や又はこの
金属層を利用し得る他の回路素子（図面に示してない）
に使わない部分を除去する。窒化チタン（スパッリング
によるものであっても直接反応によるものであっても）
で形成された第１の金属層24に対する好ましいエッチ
は、1988年12月27日に付与された米国特許第4,793,896
号に記載されているCCl4の様な塩素を基本としたエッチ
ャントを用いるプラズマ・エッチである。このエッチの
後にできる構造が第2d図に示されている。
代わりに酸化シリコンで形成された硬いマスクを第１の
金属層24の上に配置し、公知の写真製版に従ってパター
ンぎめして、キャパシタ２の上側極板の場所を定める。
その後、マスク材料を所定位置に残して、第１の金属層
24をエッチングし、キャパシタ２の下側極板や又はこの
金属層を利用し得る他の回路素子（図面に示してない）
に使わない部分を除去する。窒化チタン（スパッリング
によるものであっても直接反応によるものであっても）
で形成された第１の金属層24に対する好ましいエッチ
は、1988年12月27日に付与された米国特許第4,793,896
号に記載されているCCl4の様な塩素を基本としたエッチ
ャントを用いるプラズマ・エッチである。このエッチの
後にできる構造が第2d図に示されている。
キャパシタ２の断面積の寸法が、第１の金属層24のエ
ッチによって定められることに注意されたい。前に引用
した係属中の米国特許出願に記載される様な従来の方法
では、キャパシタ２の寸法は、多重レベル誘電体16を通
る接点バイアの寸法によって定められていた。然し、多
重レベル誘電体16の様な厚手の誘電体を通る接点バイア
の底部の寸法を制御する能力は、第１の金属層24の様な
金属層を定めてエッチングする能力よりもずっと低い。
第１の金属層24で形成された下側極板の寸法の管理が改
善される主な理由は、第１の金属層の厚さが100nm程度
であることである。これに対して、多重レベル誘電体16
の厚さは典形的には１ミクロン程度である。その為、被
膜の相対的な厚さの為に、キャパシタ極板の寸法を正確
に限定する能力が改善される。更に、構造の表面は、第
１の金属層24のデポジッションの後よりも、多重レベル
誘電体16をデポジットした後はより平面状でなくなるか
ら、第１の金属層24のエッチに比べて、多重レベル誘電
体16のエッチは制御するのが一層困難である。こう云う
理由で、キャパシタの寸法を定めるのに第１の金属層24
を使うことが、キャパシタの寸法の制御作用を改善し、
従って、こう云うキャパシタを使って製造されるADCの
制御をよくすると考えられる。
ッチによって定められることに注意されたい。前に引用
した係属中の米国特許出願に記載される様な従来の方法
では、キャパシタ２の寸法は、多重レベル誘電体16を通
る接点バイアの寸法によって定められていた。然し、多
重レベル誘電体16の様な厚手の誘電体を通る接点バイア
の底部の寸法を制御する能力は、第１の金属層24の様な
金属層を定めてエッチングする能力よりもずっと低い。
第１の金属層24で形成された下側極板の寸法の管理が改
善される主な理由は、第１の金属層の厚さが100nm程度
であることである。これに対して、多重レベル誘電体16
の厚さは典形的には１ミクロン程度である。その為、被
膜の相対的な厚さの為に、キャパシタ極板の寸法を正確
に限定する能力が改善される。更に、構造の表面は、第
１の金属層24のデポジッションの後よりも、多重レベル
誘電体16をデポジットした後はより平面状でなくなるか
ら、第１の金属層24のエッチに比べて、多重レベル誘電
体16のエッチは制御するのが一層困難である。こう云う
理由で、キャパシタの寸法を定めるのに第１の金属層24
を使うことが、キャパシタの寸法の制御作用を改善し、
従って、こう云うキャパシタを使って製造されるADCの
制御をよくすると考えられる。
その後、第2e図に示す様に、集積回路の表面の上に、
化学反応気相成長又はその他の普通の方法により、多重
レベル誘電体16をデポジットする。多重レベル誘電体16
は、それに重なるメタライズ部分から、ポリシリコン層
を絶縁する為に使われる普通の誘電体材料であってよ
い。普通の多重レベル誘電体16の一例は、燐でドープし
た二酸化シリコン（PSG）又は硼素及び燐でドープした
二酸化シリコン（BPSG）である。この様な多重レベル誘
電体は、ナトリウムの様な移動性イオン汚染物質に対す
るゲッタとなって、こう云う汚染物質がその下にある能
動的な構成部品に達しない様にする様にドープする。多
重レベル誘電体16のデポジッションにLPCVDを使って、
温度が高すぎる場合、それを通して第１の金属層24のス
パイク作用が生ずることによって起こり得るキャパシタ
誘電体21の損傷を防止することが好ましい。多重レベル
誘電体16に対する普通のLPCVDは、800℃程度で行なうこ
とができる。こう云う温度は、キャパシタ誘電体21の損
傷を最小限に抑える位に低いと考えられる。前に述べた
様に、多重レベル誘電体16の厚さは１ミクロン程度であ
る。
化学反応気相成長又はその他の普通の方法により、多重
レベル誘電体16をデポジットする。多重レベル誘電体16
は、それに重なるメタライズ部分から、ポリシリコン層
を絶縁する為に使われる普通の誘電体材料であってよ
い。普通の多重レベル誘電体16の一例は、燐でドープし
た二酸化シリコン（PSG）又は硼素及び燐でドープした
二酸化シリコン（BPSG）である。この様な多重レベル誘
電体は、ナトリウムの様な移動性イオン汚染物質に対す
るゲッタとなって、こう云う汚染物質がその下にある能
動的な構成部品に達しない様にする様にドープする。多
重レベル誘電体16のデポジッションにLPCVDを使って、
温度が高すぎる場合、それを通して第１の金属層24のス
パイク作用が生ずることによって起こり得るキャパシタ
誘電体21の損傷を防止することが好ましい。多重レベル
誘電体16に対する普通のLPCVDは、800℃程度で行なうこ
とができる。こう云う温度は、キャパシタ誘電体21の損
傷を最小限に抑える位に低いと考えられる。前に述べた
様に、多重レベル誘電体16の厚さは１ミクロン程度であ
る。
その後第2f図に示す様に、キャパシタ２を形成しよう
とする場所で、多重レベル誘電体16を通って上側極板24
に達するバイア18を形成する。希望によっては、同じ接
点エッチの間、珪化物被膜14（それがある場合、そうで
なければは、ポリシリコン構造12及び拡散部６）に対す
る接点18′も形成することができることに注意された
い。バイア18を普通の写真製版に従ってパターンぎめ
し、多重レベル誘電体16の特定の材料に対する普通の湿
式エッチ又はプラズマ・エッチによってエッチングす
る。第１の金属層24の厚さは、多重レベル誘電体16のエ
ッチに耐える位でなければならないから、第１の金属層
24の材料に対する酸化物エッチの選択性に関係すること
に注意されたい。
とする場所で、多重レベル誘電体16を通って上側極板24
に達するバイア18を形成する。希望によっては、同じ接
点エッチの間、珪化物被膜14（それがある場合、そうで
なければは、ポリシリコン構造12及び拡散部６）に対す
る接点18′も形成することができることに注意された
い。バイア18を普通の写真製版に従ってパターンぎめ
し、多重レベル誘電体16の特定の材料に対する普通の湿
式エッチ又はプラズマ・エッチによってエッチングす
る。第１の金属層24の厚さは、多重レベル誘電体16のエ
ッチに耐える位でなければならないから、第１の金属層
24の材料に対する酸化物エッチの選択性に関係すること
に注意されたい。
普通の半導体処理では、例えば接点バイアのエッチの
後、そしてメタライズ部分のデポジッションの前に、プ
ラズマ・スパッタ・エッチ又は弗化水素酸中でのウェー
ハの浸漬で構成された釉薬除去を行なうのが普通であ
る。この釉薬除去により、接点をつけようとする構造、
例えばポリシリコン12及び拡散部６から、接点エッチの
後、そしてメタライズ部のデポジッションの前に、形成
されるかも知れない天然の酸化物が除去される。勿論、
こう云う天然の酸化物が存在すると、接点が抵抗性にな
る。使う釉薬除去剤の種類は、第１の金属層24の材料に
関係する。或る釉薬除去剤は天然酸化物を除去すると共
に、第１の金属層24をも侵食することがあるからであ
る。第１の金属層24として窒化チタン又はチタン・タン
グステン合金を使う場合、弗化水素酸の湿式釉薬除去剤
又はプラズマ・スパッタ釉薬除去を使うことができる。
更に、第１の金属層24がアルミニウムか、或いはシリコ
ンをドープしたアルミニウムの様なドープされたアルミ
ニウム層で形成される場合、プラズマ・スパッタ釉薬除
去が好ましい。
後、そしてメタライズ部分のデポジッションの前に、プ
ラズマ・スパッタ・エッチ又は弗化水素酸中でのウェー
ハの浸漬で構成された釉薬除去を行なうのが普通であ
る。この釉薬除去により、接点をつけようとする構造、
例えばポリシリコン12及び拡散部６から、接点エッチの
後、そしてメタライズ部のデポジッションの前に、形成
されるかも知れない天然の酸化物が除去される。勿論、
こう云う天然の酸化物が存在すると、接点が抵抗性にな
る。使う釉薬除去剤の種類は、第１の金属層24の材料に
関係する。或る釉薬除去剤は天然酸化物を除去すると共
に、第１の金属層24をも侵食することがあるからであ
る。第１の金属層24として窒化チタン又はチタン・タン
グステン合金を使う場合、弗化水素酸の湿式釉薬除去剤
又はプラズマ・スパッタ釉薬除去を使うことができる。
更に、第１の金属層24がアルミニウムか、或いはシリコ
ンをドープしたアルミニウムの様なドープされたアルミ
ニウム層で形成される場合、プラズマ・スパッタ釉薬除
去が好ましい。
第１の構造は、ポリシリコン12及び拡散部16と共に、
第１の金属層24に対して接触する第２の金属層30が存在
することを示している。金属層30は、集積回路を形成す
るのに適した任意の公知の組成であってよい。金属層30
の一例は、厚さ300nm程度のチタン・タングステン合金
であって、750nm程度の厚さにスパッタリングされた銅
でドープされたアルミニウム層の下にあるものである。
第２の金属層30のスパッタリングも、一般的に（350℃
程度の）比較的低い温度で行なわれることに注意された
い。勿論、第２の金属層30の厚さは、キャパシタ２があ
る場所で、第１の金属層24と共に、ポリシリコン構造12
並びに拡散部６に接触するのに十分である。マスクを第
２の金属層30の上にパターンぎめして、集積回路の金属
線の場所を定め、その後公知の金属エッチによって第２
の金属層30をエッチングする。その結果、第１図に示す
構造ができる。
第１の金属層24に対して接触する第２の金属層30が存在
することを示している。金属層30は、集積回路を形成す
るのに適した任意の公知の組成であってよい。金属層30
の一例は、厚さ300nm程度のチタン・タングステン合金
であって、750nm程度の厚さにスパッタリングされた銅
でドープされたアルミニウム層の下にあるものである。
第２の金属層30のスパッタリングも、一般的に（350℃
程度の）比較的低い温度で行なわれることに注意された
い。勿論、第２の金属層30の厚さは、キャパシタ２があ
る場所で、第１の金属層24と共に、ポリシリコン構造12
並びに拡散部６に接触するのに十分である。マスクを第
２の金属層30の上にパターンぎめして、集積回路の金属
線の場所を定め、その後公知の金属エッチによって第２
の金属層30をエッチングする。その結果、第１図に示す
構造ができる。
第３図及び第４図には、大体上に述べた通りに形成さ
れたキャパシタ２を用いる浮動ゲート・トランジスタが
示している。第３図及び第４図のトランジスタは、前に
述べた珪化物被膜14を形成していない。勿論、第３図及
び第４図のトランジスタでも、希望によって珪化物被膜
14を使ってもよい。第３図及び第４図では、第１図及び
第2a図乃至第2h図と同じ参照数字を用いている。
れたキャパシタ２を用いる浮動ゲート・トランジスタが
示している。第３図及び第４図のトランジスタは、前に
述べた珪化物被膜14を形成していない。勿論、第３図及
び第４図のトランジスタでも、希望によって珪化物被膜
14を使ってもよい。第３図及び第４図では、第１図及び
第2a図乃至第2h図と同じ参照数字を用いている。
第３図について説明すると、キャパシタ２は大体第１
図に示す通りである。然し、ポリシリコン10が、モート
領域で薄いゲート酸化物層９に重なる様に、フィールド
酸化物８の縁から、キャパシタ２の下から伸びている。
第４図に平面図で示す様に、ポリシリコン10がｎ形拡散
領域40,42を分離する。拡散部40はMOSトランジスタのド
レインとして作用し、拡散部42はソースとして作用す
る。ポリシリコン10が、モート領域のキャパシタ２とは
反対側でフィールド酸化物８の上を伸び、電気的に隔離
されている。接点バイア18が第４図では破線で示されて
おり、第２の金属層30と第１の金属層24の間の接続部の
場所を示している。
図に示す通りである。然し、ポリシリコン10が、モート
領域で薄いゲート酸化物層９に重なる様に、フィールド
酸化物８の縁から、キャパシタ２の下から伸びている。
第４図に平面図で示す様に、ポリシリコン10がｎ形拡散
領域40,42を分離する。拡散部40はMOSトランジスタのド
レインとして作用し、拡散部42はソースとして作用す
る。ポリシリコン10が、モート領域のキャパシタ２とは
反対側でフィールド酸化物８の上を伸び、電気的に隔離
されている。接点バイア18が第４図では破線で示されて
おり、第２の金属層30と第１の金属層24の間の接続部の
場所を示している。
この為、第３図及び第４図の浮動ゲート・トランジス
タのポリシリコン10は浮動ゲートであり、第１の金属層
24（即ち、キャパシタ２の上側極板）が制御ゲートであ
る。キャパシタ２が金属層30に加えられた信号をポリシ
リコン10に容量結合し、電気的にプログラム可能な固定
メモリ（EPROM）装置並びに電気的に消去可能なプログ
ラム可能な固定メモリ（EEPROM）装置で普通行なわれる
様に、第３図及び第４図の浮動ゲート・トランジスタの
プログラミング及び読取ができる様にしている。
タのポリシリコン10は浮動ゲートであり、第１の金属層
24（即ち、キャパシタ２の上側極板）が制御ゲートであ
る。キャパシタ２が金属層30に加えられた信号をポリシ
リコン10に容量結合し、電気的にプログラム可能な固定
メモリ（EPROM）装置並びに電気的に消去可能なプログ
ラム可能な固定メモリ（EEPROM）装置で普通行なわれる
様に、第３図及び第４図の浮動ゲート・トランジスタの
プログラミング及び読取ができる様にしている。
第５図にはこの発明に従って形成された別の実施例の
キャパシタが示されている。この実施例では、キャパシ
タ２の下側極板が、前に述べた様に、耐高温金属珪化物
14で被覆された拡散領域６によって形成されている。キ
ャパシタ誘電体21が珪化物で被覆された拡散部６の上に
形成され、第１の金属層24が、これまでの実施例と同じ
様にその上に形成されて、キャパシタの下側極板を構成
する。その後、多重レベル誘電体16のデポジッション、
第１の金属層24に接触する為のその中を通るバイアのエ
ッチング、及び第２の金属層30のデポジッションとパタ
ーンぎめとにより、前に述べた様にしてキャパシタ２が
完成する。従って、第１の金属層２のエッチングによっ
てキャパシタ２の寸法を定めると云う利点は、金属と拡
散部とで構成されるキャパシタにも、金属とポリシリコ
ンとで構成されるキャパシタの場合と同様に適用し得
る。
キャパシタが示されている。この実施例では、キャパシ
タ２の下側極板が、前に述べた様に、耐高温金属珪化物
14で被覆された拡散領域６によって形成されている。キ
ャパシタ誘電体21が珪化物で被覆された拡散部６の上に
形成され、第１の金属層24が、これまでの実施例と同じ
様にその上に形成されて、キャパシタの下側極板を構成
する。その後、多重レベル誘電体16のデポジッション、
第１の金属層24に接触する為のその中を通るバイアのエ
ッチング、及び第２の金属層30のデポジッションとパタ
ーンぎめとにより、前に述べた様にしてキャパシタ２が
完成する。従って、第１の金属層２のエッチングによっ
てキャパシタ２の寸法を定めると云う利点は、金属と拡
散部とで構成されるキャパシタにも、金属とポリシリコ
ンとで構成されるキャパシタの場合と同様に適用し得
る。
前に述べた珪化物で被覆されたポリシリコン及び拡散
領域の他に、キャパシタの下側極板にこの他の材料を使
うことができることを承知されたい。例えば、耐高温金
属の様な他の材料がトランジスタのゲート電極を形成す
るのに使われる場合、この様な別のゲート材料はキャパ
シタの下側極板を形成する為にも使うことができる。
領域の他に、キャパシタの下側極板にこの他の材料を使
うことができることを承知されたい。例えば、耐高温金
属の様な他の材料がトランジスタのゲート電極を形成す
るのに使われる場合、この様な別のゲート材料はキャパ
シタの下側極板を形成する為にも使うことができる。
以上説明したキャパシタを完成した後、チップの縁近
くで第２の金属層30で形成されたボンド・パッド、又は
別の金属層で形成されたボンド・パッドに対する接続を
普通の方法に従って行なうことができる。その後、個別
のチップを基板４の各部分から分離し、周知の様にワイ
ヤ・ボンディング、直接盛り上げ接続等によって、それ
に対する外部接続を施こすことができる。その後、個別
の回路を二重インランイン・パッケージ、チップ支持体
又は別の種類のパッケージに包装することができる。こ
の様なパッケージの例が、1985年１月22日に付与された
米国特許第4,495,376号に記載されている。
くで第２の金属層30で形成されたボンド・パッド、又は
別の金属層で形成されたボンド・パッドに対する接続を
普通の方法に従って行なうことができる。その後、個別
のチップを基板４の各部分から分離し、周知の様にワイ
ヤ・ボンディング、直接盛り上げ接続等によって、それ
に対する外部接続を施こすことができる。その後、個別
の回路を二重インランイン・パッケージ、チップ支持体
又は別の種類のパッケージに包装することができる。こ
の様なパッケージの例が、1985年１月22日に付与された
米国特許第4,495,376号に記載されている。
この発明を好ましい実施例について詳しく説明した
が、この説明が例に過ぎず、この発明を制約するものと
解してはならないことを承知されたい。更に、この発明
の実施例の細部に種々の変更を加えることも、或いはこ
の発明のこの他の実施例も、当業者には、以上の説明か
ら容易に考えられるであろうことを承知されたい。従っ
て、この様な変更及び追加の実施例も、この発明の範囲
内であることを承知されたい。
が、この説明が例に過ぎず、この発明を制約するものと
解してはならないことを承知されたい。更に、この発明
の実施例の細部に種々の変更を加えることも、或いはこ
の発明のこの他の実施例も、当業者には、以上の説明か
ら容易に考えられるであろうことを承知されたい。従っ
て、この様な変更及び追加の実施例も、この発明の範囲
内であることを承知されたい。
以上の説明に関連して更に下記の項を開示する。
（１）半導体本体の表面に形成されたキャパシタに於い
て、該表面の近くに形成されたシリコンからなる下側極
板と、該下側極板と接触してその上に配置されたキャパ
シタ誘電体層と、前記下側極板と重なる場所で前記キャ
パシタ誘電体層と接触してその上に配置された、金属か
らなる上側極板と、該上側極板の上に配置された厚手の
絶縁体層と、該厚手の絶縁体層にエッチングされた接点
バイアを介して、前記上側極板と接触する様に前記厚手
の絶縁体層の上に配置された金属線とを有するキャパシ
タ。
て、該表面の近くに形成されたシリコンからなる下側極
板と、該下側極板と接触してその上に配置されたキャパ
シタ誘電体層と、前記下側極板と重なる場所で前記キャ
パシタ誘電体層と接触してその上に配置された、金属か
らなる上側極板と、該上側極板の上に配置された厚手の
絶縁体層と、該厚手の絶縁体層にエッチングされた接点
バイアを介して、前記上側極板と接触する様に前記厚手
の絶縁体層の上に配置された金属線とを有するキャパシ
タ。
（２）（１）項に記載したキャパシタに於いて、下側極
板が金属珪化物で被覆されているキャパシタ。
板が金属珪化物で被覆されているキャパシタ。
（３）（１）項に記載したキャパシタに於いて、下側極
板が多結晶シリコンで構成され、多結晶シリコンが表面
からフィールド酸化物層によって絶縁されているキャパ
シタ。
板が多結晶シリコンで構成され、多結晶シリコンが表面
からフィールド酸化物層によって絶縁されているキャパ
シタ。
（４）（３）項に記載したキャパシタに於いて、多結晶
シリコンが金属珪化物で被覆されているキャパシタ。
シリコンが金属珪化物で被覆されているキャパシタ。
（５）（１）項に記載したキャパシタに於いて、下側極
板が前記表面のドープされた領域であるキャパシタ。
板が前記表面のドープされた領域であるキャパシタ。
（６）（５）項に記載したキャパシタに於いて、ドープ
された領域が金属珪化物で被覆されているキャパシタ。
された領域が金属珪化物で被覆されているキャパシタ。
（７）（１）項に記載したキャパシタに於いて、上側極
板がチタン及びタングステンの合金で構成されるキャパ
シタ。
板がチタン及びタングステンの合金で構成されるキャパ
シタ。
（８）（１）項に記載したキャパシタに於いて、上側極
板が導電性耐高温金属化合物で構成されるキャパシタ。
板が導電性耐高温金属化合物で構成されるキャパシタ。
（９）（８）項に記載したキャパシタに於いて、導電性
耐高温金属化合物が窒化チタンであるキャパシタ。
耐高温金属化合物が窒化チタンであるキャパシタ。
（10）半導体本体の表面にキャパシタを製造する方法に
於いて、前記表面の近くにシリコンからなる下側極板を
形成し、該下側極板の上にキャパシタ誘電体を形成し、
該キャパシタ誘電体に重なる第１の金属層を形成し、該
第１の金属層の選ばれた部分を除去して、前記キャパシ
タ誘電体及び下側極板に重なる上側極板を限定し、全体
的に多重レベル誘電体層を形成し、該多重レベル誘電体
層のうち、前記上側極板の上にある一部分を除去して、
その一部分を露出し、前記上側極板と接触して、第２の
金属層を形成する工程を含む方法。
於いて、前記表面の近くにシリコンからなる下側極板を
形成し、該下側極板の上にキャパシタ誘電体を形成し、
該キャパシタ誘電体に重なる第１の金属層を形成し、該
第１の金属層の選ばれた部分を除去して、前記キャパシ
タ誘電体及び下側極板に重なる上側極板を限定し、全体
的に多重レベル誘電体層を形成し、該多重レベル誘電体
層のうち、前記上側極板の上にある一部分を除去して、
その一部分を露出し、前記上側極板と接触して、第２の
金属層を形成する工程を含む方法。
（11）（10）項に記載した方法に於いて、表面にフィー
ルド誘電体構造を形成し、下側極板を形成する工程が、
フィールド誘電体構造の上に多結晶シリコン層を形成す
ることを含む方法。
ルド誘電体構造を形成し、下側極板を形成する工程が、
フィールド誘電体構造の上に多結晶シリコン層を形成す
ることを含む方法。
（12）（11）項に記載した方法に於いて、下側極板の上
に金属珪化物被膜を形成する工程を含む方法。
に金属珪化物被膜を形成する工程を含む方法。
（13）（10）項に記載した方法に於いて、下側極板の上
に金属珪化物被膜を形成する工程を含む方法。
に金属珪化物被膜を形成する工程を含む方法。
（14）（10）項に記載した方法に於いて、第１の金属層
を形成する工程が、キャパシタ誘電体の上に窒化チタン
をスパッタリングすることを含む方法。
を形成する工程が、キャパシタ誘電体の上に窒化チタン
をスパッタリングすることを含む方法。
（15）（10）項に記載した方法に於いて、第１の金属層
を形成する工程が全体的にチタン層を形成し、この構造
を窒素雰囲気内で加熱して、チタンが窒素と反応して窒
化チタンを形成することを含む方法。
を形成する工程が全体的にチタン層を形成し、この構造
を窒素雰囲気内で加熱して、チタンが窒素と反応して窒
化チタンを形成することを含む方法。
（16）（10）項に記載した方法に於いて、第１の金属が
チタン及びタングステンの合金で構成される方法。
チタン及びタングステンの合金で構成される方法。
（17）金属とポリシリコンからなるキャパシタ（２）、
このキャパシタを用いる浮動ゲート・トランジスタ、及
びその製法を説明した。キャパシタの下側極板がフィー
ルド酸化物構造の上に形成され、その上にキャパシタ誘
電体をデポジットする。窒化チタン又はチタン・タング
ステン合金の様な第１の金属層（24）がキャパシタ誘電
体の上に形成され、パターンぎめされ、エッチングされ
て、キャパシタの上側極板、従ってキャパシタの寸法を
定める。その上に多重レベル誘電体（16）を形成し、そ
の中に上側極板に達する接点バイアをエッチングする。
全体的にメタライズ部をスパッタリングし、上側極板及
び回路内の他の場所に対する接点をつける。
このキャパシタを用いる浮動ゲート・トランジスタ、及
びその製法を説明した。キャパシタの下側極板がフィー
ルド酸化物構造の上に形成され、その上にキャパシタ誘
電体をデポジットする。窒化チタン又はチタン・タング
ステン合金の様な第１の金属層（24）がキャパシタ誘電
体の上に形成され、パターンぎめされ、エッチングされ
て、キャパシタの上側極板、従ってキャパシタの寸法を
定める。その上に多重レベル誘電体（16）を形成し、そ
の中に上側極板に達する接点バイアをエッチングする。
全体的にメタライズ部をスパッタリングし、上側極板及
び回路内の他の場所に対する接点をつける。
第１図はこの発明の好ましい実施例に従って構成された
完成キャパシタの断面図、第2a図乃至第2f図は第１図の
キャパシタを形成する種々の工程を示す断面図、第３図
はこの発明に従って構成された浮動ゲート・トランジス
タの断面図、第４図は第３図の浮動ゲート・トランジス
タの平面図、第５図はこの発明の別の実施例のキャパシ
タの断面図である。 主な符号の説明 4:基板 10:ポリシリコン（下側極板） 16:絶縁体層 18:接点バイア 21:キャパシタ誘電体 24:第１の金属層（上側極板） 30:金属層
完成キャパシタの断面図、第2a図乃至第2f図は第１図の
キャパシタを形成する種々の工程を示す断面図、第３図
はこの発明に従って構成された浮動ゲート・トランジス
タの断面図、第４図は第３図の浮動ゲート・トランジス
タの平面図、第５図はこの発明の別の実施例のキャパシ
タの断面図である。 主な符号の説明 4:基板 10:ポリシリコン（下側極板） 16:絶縁体層 18:接点バイア 21:キャパシタ誘電体 24:第１の金属層（上側極板） 30:金属層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−124239（ＪＰ，Ａ) 特開 平１−146355（ＪＰ，Ａ) 特開 平１−296655（ＪＰ，Ａ) 特開 平２−47862（ＪＰ，Ａ) 特開 平２−232961（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04,21/822
Claims (9)
- 【請求項１】半導体本体の表面にキャパシタを製造する
方法に於いて、 前記表面にシリコンからなる下側極板を形成し、 前記下側極板の上にキャパシタ誘電体を形成し、 前記キャパシタ誘電体の上に重なる第１の層を形成し、
ここで、前記第１の層は、金属層、金属化合物層及び合
金層のグループより選択されており、 前記第１の層の選ばれた部分を除去して、前記キャパシ
タ誘電体及び下側極板の上に重なる上側極板を限定す
る、各工程を有し、 上記工程の後、全体的に多重レベル誘電体層を形成し、
この際、その多重レベル誘電体層は前記第１の層と比較
して約10対１の相対的厚さを有し、 前記多重レベル誘電体層のうち、前記上側極板の上にあ
る一部分を除去して、その一部分を露出し、 前記上側極板と接触して、第２の金属層を形成し、その
際、前記多重レベル誘電体が前記第２の金属層を前記下
側電極から隔離する、各工程を有する前記キャパシタを
製造する方法。 - 【請求項２】第１項に記載した方法に於いて、表面にフ
ィールド誘電体構造を形成し、下側極板を形成する工程
が、フィールド誘電体構造の上に多結晶シリコン層を形
成することを含む方法。 - 【請求項３】第１項に記載した方法に於いて、下側極板
の上に金属珪化物被膜を形成する工程を含む方法。 - 【請求項４】第１項に記載した方法に於いて、下側極板
の上に金属珪化物被膜を形成する工程を含む方法。 - 【請求項５】第１項に記載した方法に於いて、第１の金
属層を形成する工程が、キャパシタ誘電体の上に窒化チ
タンをスパッタリングすることを含む方法。 - 【請求項６】第１項に記載した方法に於いて、第１の金
属層を形成する工程が全体的にチタン層を形成し、この
構造を窒素雰囲気内で加熱して、チタンが窒素と反応し
て窒化チタンを形成することを含む方法。 - 【請求項７】第１項に記載した方法に於いて、第１の金
属がチタン及びタングステンの合金で構成される方法。 - 【請求項８】第１項に記載した方法に於いて、前記多重
レベル誘電体層が燐のドープされた二酸化シリコンで構
成される方法。 - 【請求項９】第１項に記載した方法に於いて、前記多重
レベル誘電体層が硼素と燐のドープされた二酸化シリコ
ンで構成される方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35594189A | 1989-05-23 | 1989-05-23 | |
| US355941 | 1989-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0374868A JPH0374868A (ja) | 1991-03-29 |
| JP3033979B2 true JP3033979B2 (ja) | 2000-04-17 |
Family
ID=23399425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133725A Expired - Fee Related JP3033979B2 (ja) | 1989-05-23 | 1990-05-23 | キャパシタの製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5130267A (ja) |
| JP (1) | JP3033979B2 (ja) |
| KR (1) | KR0185375B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2601022B2 (ja) * | 1990-11-30 | 1997-04-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5262662A (en) * | 1991-10-31 | 1993-11-16 | Micron Technology, Inc. | Storage node capacitor having tungsten and etched tin storage node capacitor plate |
| US5674771A (en) * | 1992-04-20 | 1997-10-07 | Nippon Telegraph And Telephone Corporation | Capacitor and method of manufacturing the same |
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5304506A (en) * | 1993-03-10 | 1994-04-19 | Micron Semiconductor, Inc. | On chip decoupling capacitor |
| US5421974A (en) * | 1993-04-01 | 1995-06-06 | Advanced Micro Devices, Inc. | Integrated circuit having silicide-nitride based multi-layer metallization |
| US5393691A (en) * | 1993-07-28 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Fabrication of w-polycide-to-poly capacitors with high linearity |
| US5773368A (en) * | 1996-01-22 | 1998-06-30 | Motorola, Inc. | Method of etching adjacent layers |
| US5624868A (en) | 1994-04-15 | 1997-04-29 | Micron Technology, Inc. | Techniques for improving adhesion of silicon dioxide to titanium |
| EP0715345A1 (en) * | 1994-11-30 | 1996-06-05 | AT&T Corp. | Integrated circuit capacitor fabrication |
| US5804488A (en) * | 1995-08-24 | 1998-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a tungsten silicide capacitor having a high breakdown voltage |
| US5589416A (en) * | 1995-12-06 | 1996-12-31 | Lucent Technologies Inc. | Process for forming integrated capacitors |
| US5969382A (en) | 1997-11-03 | 1999-10-19 | Delco Electronics Corporation | EPROM in high density CMOS having added substrate diffusion |
| US5972804A (en) * | 1997-08-05 | 1999-10-26 | Motorola, Inc. | Process for forming a semiconductor device |
| US6051475A (en) * | 1998-06-03 | 2000-04-18 | Taiwan Semiconductor Manufacturing Company | Method for manufacturing a silicide to silicide capacitor |
| US6146939A (en) | 1998-09-18 | 2000-11-14 | Tritech Microelectronics, Ltd. | Metal-polycrystalline silicon-N-well multiple layered capacitor |
| TW503568B (en) * | 1999-04-07 | 2002-09-21 | Taiwan Semiconductor Mfg | Manufacture method of capacitor with low voltage coefficient |
| US6124199A (en) | 1999-04-28 | 2000-09-26 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
| US6239006B1 (en) * | 1999-07-09 | 2001-05-29 | Advanced Micro Devices, Inc. | Native oxide removal with fluorinated chemistry before cobalt silicide formation |
| US6380609B1 (en) * | 1999-10-28 | 2002-04-30 | Texas Instruments Incorporated | Silicided undoped polysilicon for capacitor bottom plate |
| DE10210044A1 (de) * | 2002-03-07 | 2003-09-18 | Philips Intellectual Property | Integrierte monolithische SOI-Schaltung mit Kondensator |
| US6998670B2 (en) * | 2003-04-25 | 2006-02-14 | Atmel Corporation | Twin EEPROM memory transistors with subsurface stepped floating gates |
| US6999298B2 (en) * | 2003-09-18 | 2006-02-14 | American Semiconductor, Inc. | MIM multilayer capacitor |
| US8916435B2 (en) | 2011-09-09 | 2014-12-23 | International Business Machines Corporation | Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory |
| US9525020B2 (en) * | 2014-04-10 | 2016-12-20 | Vanguard International Semiconductor Corporation | Semiconductor device and method for forming the same |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4410867A (en) * | 1978-12-28 | 1983-10-18 | Western Electric Company, Inc. | Alpha tantalum thin film circuit device |
| JPS57159055A (en) * | 1981-03-25 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor device |
| US4372034B1 (en) * | 1981-03-26 | 1998-07-21 | Intel Corp | Process for forming contact openings through oxide layers |
| US4472726A (en) * | 1981-05-06 | 1984-09-18 | The United States Of America As Represented By The Secretary Of The Air Force | Two carrier dual injector apparatus |
| US4419812A (en) * | 1982-08-23 | 1983-12-13 | Ncr Corporation | Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor |
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| US4443930A (en) * | 1982-11-30 | 1984-04-24 | Ncr Corporation | Manufacturing method of silicide gates and interconnects for integrated circuits |
| US4577390A (en) * | 1983-02-23 | 1986-03-25 | Texas Instruments Incorporated | Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer |
| JPS59214239A (ja) * | 1983-05-16 | 1984-12-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6010644A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| US4466177A (en) * | 1983-06-30 | 1984-08-21 | International Business Machines Corporation | Storage capacitor optimization for one device FET dynamic RAM cell |
| US4505026A (en) * | 1983-07-14 | 1985-03-19 | Intel Corporation | CMOS Process for fabricating integrated circuits, particularly dynamic memory cells |
| JPS60148168A (ja) * | 1984-01-13 | 1985-08-05 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ |
| US4582745A (en) * | 1984-01-17 | 1986-04-15 | Rca Corporation | Dielectric layers in multilayer refractory metallization structure |
| US4581815A (en) * | 1984-03-01 | 1986-04-15 | Advanced Micro Devices, Inc. | Integrated circuit structure having intermediate metal silicide layer and method of making same |
| US4560436A (en) * | 1984-07-02 | 1985-12-24 | Motorola, Inc. | Process for etching tapered polyimide vias |
| US4589056A (en) * | 1984-10-15 | 1986-05-13 | National Semiconductor Corporation | Tantalum silicide capacitor |
| JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
| US4614666A (en) * | 1985-02-07 | 1986-09-30 | Sperry Corporation | Semi-conductor device with sandwich passivation coating |
| DD235751A1 (de) * | 1985-03-29 | 1986-05-14 | Erfurt Mikroelektronik | Verfahren zum herstellen spannungsunabhaengiger kondensatoren in integrierten mos-schaltungen |
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| US4676866A (en) * | 1985-05-01 | 1987-06-30 | Texas Instruments Incorporated | Process to increase tin thickness |
| US4931411A (en) * | 1985-05-01 | 1990-06-05 | Texas Instruments Incorporated | Integrated circuit process with TiN-gate transistor |
| US4628405A (en) * | 1985-08-19 | 1986-12-09 | National Semiconductor Corporation | Integrated circuit precision capacitor |
| US4638400A (en) * | 1985-10-24 | 1987-01-20 | General Electric Company | Refractory metal capacitor structures, particularly for analog integrated circuit devices |
| JPS6394664A (ja) * | 1986-10-08 | 1988-04-25 | Sony Corp | 半導体装置 |
| US4721548A (en) * | 1987-05-13 | 1988-01-26 | Intel Corporation | Semiconductor planarization process |
| NL8701357A (nl) * | 1987-06-11 | 1989-01-02 | Philips Nv | Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag. |
| US4760034A (en) * | 1987-06-15 | 1988-07-26 | Motorola, Inc. | Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer |
| US5006480A (en) * | 1988-08-08 | 1991-04-09 | Hughes Aircraft Company | Metal gate capacitor fabricated with a silicon gate MOS process |
-
1990
- 1990-05-22 KR KR1019900007335A patent/KR0185375B1/ko not_active IP Right Cessation
- 1990-05-23 JP JP2133725A patent/JP3033979B2/ja not_active Expired - Fee Related
-
1991
- 1991-10-28 US US07/784,097 patent/US5130267A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5130267A (en) | 1992-07-14 |
| JPH0374868A (ja) | 1991-03-29 |
| KR900019264A (ko) | 1990-12-24 |
| KR0185375B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033979B2 (ja) | キャパシタの製法 | |
| KR100208846B1 (ko) | 폴리게이트 프로세스용규화물/금속캐패시터 및 그 제조방법 | |
| KR0157044B1 (ko) | 금속판 캐패시터 및 이의 제조 방법 | |
| US5108941A (en) | Method of making metal-to-polysilicon capacitor | |
| US4971924A (en) | Metal plate capacitor and method for making the same | |
| US6188098B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR0168346B1 (ko) | 고유전율 재료를 이용한 커패시터 및 그 제조방법 | |
| US5079670A (en) | Metal plate capacitor and method for making the same | |
| KR20010072659A (ko) | 반도체 부품 제조 방법 | |
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| GB2077993A (en) | Low sheet resistivity composite conductor gate MOS device | |
| US4933297A (en) | Method for etching windows having different depths | |
| KR100575180B1 (ko) | 반도체집적회로장치의제조방법 | |
| EP0305055B1 (en) | Method of manufacturing a semiconductor device | |
| EP1148543B1 (en) | Semiconductor device and process of manufacturing the same | |
| JPH06177324A (ja) | 電圧係数の小さいキャパシタを含むｉｃチップとその製造法 | |
| US7157761B2 (en) | Capacitor with noble metal pattern | |
| JP4148615B2 (ja) | 半導体装置の製造方法 | |
| US6040616A (en) | Device and method of forming a metal to metal capacitor within an integrated circuit | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| US6054360A (en) | Method of manufacturing a semiconductor memory device with a stacked capacitor wherein an electrode of the capacitor is shaped using a high melting point metal film | |
| JP3120983B2 (ja) | 集積回路中のキャパシタ | |
| KR100308369B1 (ko) | 집적회로용 캐패시터구조 및 그 제조 방법 | |
| KR0176162B1 (ko) | 반도체 메모리 소자 및 그 저항층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |