JP3369716B2 - 接続構造の形成方法 - Google Patents
接続構造の形成方法Info
- Publication number
- JP3369716B2 JP3369716B2 JP08972294A JP8972294A JP3369716B2 JP 3369716 B2 JP3369716 B2 JP 3369716B2 JP 08972294 A JP08972294 A JP 08972294A JP 8972294 A JP8972294 A JP 8972294A JP 3369716 B2 JP3369716 B2 JP 3369716B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- refractory metal
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における接
続構造を形成する方法、すなわち半導体基板の表面の拡
散層に対する電気接続を行ったり、多層金属配線構造に
おいて、層間絶縁膜を介して上下に存在する金属配線間
の電気接続を行なうために、半導体基板上に形成された
絶縁膜または層間絶縁膜に開けた接続孔にプラグを埋め
込んで行なうようにした接続構造の形成方法に関するも
のであり、特にプラグ内に選択CVD-Alで形成されるアル
ミプラグを埋め込んで接続を行なうようにした接続構造
の形成方法に関するものである。
続構造を形成する方法、すなわち半導体基板の表面の拡
散層に対する電気接続を行ったり、多層金属配線構造に
おいて、層間絶縁膜を介して上下に存在する金属配線間
の電気接続を行なうために、半導体基板上に形成された
絶縁膜または層間絶縁膜に開けた接続孔にプラグを埋め
込んで行なうようにした接続構造の形成方法に関するも
のであり、特にプラグ内に選択CVD-Alで形成されるアル
ミプラグを埋め込んで接続を行なうようにした接続構造
の形成方法に関するものである。
【０００２】
【従来の技術】シリコン基板表面に形成された拡散層上
への電気接続を行なうために、拡散層上に形成された絶
縁膜に形成された接続孔内に選択的に CVD−Alを成長さ
せる方法が提案されている。このような方法は、Kouich
i Tani and Satoshi Nishikawa(OKI):Extended Abstrac
ts 1993 Intl. Conf.SSDM, pp.543(1993) に記載されて
いる。
への電気接続を行なうために、拡散層上に形成された絶
縁膜に形成された接続孔内に選択的に CVD−Alを成長さ
せる方法が提案されている。このような方法は、Kouich
i Tani and Satoshi Nishikawa(OKI):Extended Abstrac
ts 1993 Intl. Conf.SSDM, pp.543(1993) に記載されて
いる。
【０００３】
【発明が解決しようとする課題】上述した従来の接続構
造の形成方法においては、Alの堆積中にシリコン基板表
面が浸食されるので、浅い拡散層上に接続構造を形成す
るのには適用できない欠点がある。また、サリサイドを
用いた素子ではTiSi2 上にAlプラグを形成することが必
要となるが、文献に見られるようにTiSi2 が拡散された
Alによるスパイクが発生し、接合リークの原因となる欠
点がある。
造の形成方法においては、Alの堆積中にシリコン基板表
面が浸食されるので、浅い拡散層上に接続構造を形成す
るのには適用できない欠点がある。また、サリサイドを
用いた素子ではTiSi2 上にAlプラグを形成することが必
要となるが、文献に見られるようにTiSi2 が拡散された
Alによるスパイクが発生し、接合リークの原因となる欠
点がある。
【０００４】CVD-Alによる選択成長の最大の課題は、層
間絶縁膜上にはAlを成長をさせないで、かつ、接続部に
のみ成長させることにある。しかしながら、層間絶縁膜
や接続孔の側面部でのダングリングボンドなどにより、
Alが核成長しやすい。このため、接続孔の底部のみなら
ず側面部でも成長が起こり、接続孔内部にボイドが発生
する欠点がある。また、層間絶縁膜上でのAlの成長によ
って配線間にショートが発生する欠点がある。また、コ
ンタクト部では拡散層へのAlの拡散によるスパイクが生
成しやすいために、拡散防止層があることが望ましい。
間絶縁膜上にはAlを成長をさせないで、かつ、接続部に
のみ成長させることにある。しかしながら、層間絶縁膜
や接続孔の側面部でのダングリングボンドなどにより、
Alが核成長しやすい。このため、接続孔の底部のみなら
ず側面部でも成長が起こり、接続孔内部にボイドが発生
する欠点がある。また、層間絶縁膜上でのAlの成長によ
って配線間にショートが発生する欠点がある。また、コ
ンタクト部では拡散層へのAlの拡散によるスパイクが生
成しやすいために、拡散防止層があることが望ましい。
【０００５】したがって本発明の目的は上述したように
CVD-Alの選択成長によって接続孔内にAlプラグを形成す
る際の従来の欠点を解消または軽減し、接続孔内にのみ
選択的にプラグを形成することができ、したがって信頼
性の高い接続構造を形成することができる方法を提供し
ようとするものである。
CVD-Alの選択成長によって接続孔内にAlプラグを形成す
る際の従来の欠点を解消または軽減し、接続孔内にのみ
選択的にプラグを形成することができ、したがって信頼
性の高い接続構造を形成することができる方法を提供し
ようとするものである。
【０００６】
【課題を解決するための手段】本発明による接続構造の
形成方法は、半導体基板表面の一部の領域に形成された
拡散層に、金属配線を電気的に接続する接続構造を形成
するに当たり、前記拡散層表面の少なくとも一部の領域
に高融点金属シリサイド膜を形成する工程と、この高融
点金属シリサイド膜上に絶縁膜を形成する工程と、この
絶縁膜を選択的に除去して接続孔を形成し、その底部に
前記高融点金属シリサイドを露出させる工程と、前記絶
縁膜表面および前記金属シリサイド表面を、酸素量が１
ppm以下のメチルヒドラジン雰囲気で 700℃の温度で窒
化処理する工程と、前記接続孔内に、化学気相成長法を
用いてアルミを含む金属膜を選択的に堆積することによ
って埋め込みプラグを形成する工程とを具えることを特
徴とするものである。
形成方法は、半導体基板表面の一部の領域に形成された
拡散層に、金属配線を電気的に接続する接続構造を形成
するに当たり、前記拡散層表面の少なくとも一部の領域
に高融点金属シリサイド膜を形成する工程と、この高融
点金属シリサイド膜上に絶縁膜を形成する工程と、この
絶縁膜を選択的に除去して接続孔を形成し、その底部に
前記高融点金属シリサイドを露出させる工程と、前記絶
縁膜表面および前記金属シリサイド表面を、酸素量が１
ppm以下のメチルヒドラジン雰囲気で 700℃の温度で窒
化処理する工程と、前記接続孔内に、化学気相成長法を
用いてアルミを含む金属膜を選択的に堆積することによ
って埋め込みプラグを形成する工程とを具えることを特
徴とするものである。
【０００７】さらに本発明による接続構造の形成方法
は、半導体基板表面の一部の領域に形成された拡散層
に、金属配線を電気的に接続する接続構造を形成するに
当たり、前記拡散層表面の少なくとも一部の領域に高融
点金属シリサイド膜を形成する工程と、この高融点金属
シリサイド膜上に絶縁膜を形成する工程と、この絶縁膜
を選択的に除去して接続孔を形成し、その底部に前記高
融点金属シリサイドを露出させる工程と、前記絶縁膜表
面および前記金属シリサイド表面を、酸素量が１ppm以
下の窒素もしくはアンモニアにより高周波プラズマを生
成し、300℃から450℃の温度範囲で窒化処理する工程
と、前記接続孔内に、化学気相成長法を用いてアルミを
含む金属膜を選択的に堆積することによって埋め込みプ
ラグを形成する工程とを具えることを特徴とするもので
ある。
は、半導体基板表面の一部の領域に形成された拡散層
に、金属配線を電気的に接続する接続構造を形成するに
当たり、前記拡散層表面の少なくとも一部の領域に高融
点金属シリサイド膜を形成する工程と、この高融点金属
シリサイド膜上に絶縁膜を形成する工程と、この絶縁膜
を選択的に除去して接続孔を形成し、その底部に前記高
融点金属シリサイドを露出させる工程と、前記絶縁膜表
面および前記金属シリサイド表面を、酸素量が１ppm以
下の窒素もしくはアンモニアにより高周波プラズマを生
成し、300℃から450℃の温度範囲で窒化処理する工程
と、前記接続孔内に、化学気相成長法を用いてアルミを
含む金属膜を選択的に堆積することによって埋め込みプ
ラグを形成する工程とを具えることを特徴とするもので
ある。
【０００８】さらに、本発明による接続構造の形成方法
は、半導体基板表面の一部の領域に形成された拡散層
に、金属配線を電気的に接続する接続構造を形成するに
当たり、前記拡散層表面の少なくとも一部の領域に高融
点金属シリサイド膜を形成する工程と、この高融点金属
シリサイド膜上に絶縁膜を形成する工程と、この絶縁膜
を選択的に除去して接続孔を形成し、その底部に前記高
融点金属シリサイドを露出させる工程と、前記絶縁膜お
よび前記金属シリサイド表面を、酸素量が1ppm以下のア
ンモニアガス雰囲気で 800℃以上 900℃以下の温度で60
秒以内の時間に亘って窒化処理する工程と、前記接続内
に、化学気相成長法を用いてアルミを含む金属膜を選択
的に堆積することによって埋め込みプラグを形成する工
程とを具えることを特徴とするものである。
は、半導体基板表面の一部の領域に形成された拡散層
に、金属配線を電気的に接続する接続構造を形成するに
当たり、前記拡散層表面の少なくとも一部の領域に高融
点金属シリサイド膜を形成する工程と、この高融点金属
シリサイド膜上に絶縁膜を形成する工程と、この絶縁膜
を選択的に除去して接続孔を形成し、その底部に前記高
融点金属シリサイドを露出させる工程と、前記絶縁膜お
よび前記金属シリサイド表面を、酸素量が1ppm以下のア
ンモニアガス雰囲気で 800℃以上 900℃以下の温度で60
秒以内の時間に亘って窒化処理する工程と、前記接続内
に、化学気相成長法を用いてアルミを含む金属膜を選択
的に堆積することによって埋め込みプラグを形成する工
程とを具えることを特徴とするものである。
【０００９】
【作用】接続孔内にプラグを形成する際にCVD-Alの選択
性を向上させる方法について検討した結果、アンモニア
雰囲気での熱処理により、層間絶縁膜や、接続孔側面部
での核形成が抑制され、接続部の底部から選択的に成長
させることができることを確かめた。このため、接続部
の底部が窒化しても良い構造となっていることが必要で
ある。このため、予め高融点金属シリサイドや高融点金
属、高融点金属窒化膜を形成しておくことが有効であ
る。半導体基板の表面に形成した拡散層に対する接続構
造であるコンタクト部では、選択性向上のための処理と
拡散防止層の形成とを同時に行うことができる。この際
は、単に選択性を向上させるという場合に比較して十分
な厚さの拡散防止層を形成することが必要である。上述
したようにCVD-Alの選択性向上のためには層間絶縁膜表
面を窒化雰囲気で処理することが有効であるが、窒化の
程度はプロセス条件により大きく異なる。半導体基板表
面に形成された拡散層に対する電気接続を行なうコンタ
クト部では高温処理が可能であるが、拡散防止層を十分
な膜厚を形成するには活性ガスを用いることが必要であ
り、アンモニア、ヒドラジン、活性化された窒素を含む
ガスなどを有効に利用することができる。一方、層間絶
縁膜に形成されたビアホール内に接続用の埋め込みプラ
グを形成するビア部では、 450℃以下の温度に制限さ
れ、この温度で十分に層間絶縁膜表面を改質するには低
温でも十分な窒化を可能とする必要がある。このため、
高周波などにより窒素を含む分子を活性化させたもので
処理することができる。
性を向上させる方法について検討した結果、アンモニア
雰囲気での熱処理により、層間絶縁膜や、接続孔側面部
での核形成が抑制され、接続部の底部から選択的に成長
させることができることを確かめた。このため、接続部
の底部が窒化しても良い構造となっていることが必要で
ある。このため、予め高融点金属シリサイドや高融点金
属、高融点金属窒化膜を形成しておくことが有効であ
る。半導体基板の表面に形成した拡散層に対する接続構
造であるコンタクト部では、選択性向上のための処理と
拡散防止層の形成とを同時に行うことができる。この際
は、単に選択性を向上させるという場合に比較して十分
な厚さの拡散防止層を形成することが必要である。上述
したようにCVD-Alの選択性向上のためには層間絶縁膜表
面を窒化雰囲気で処理することが有効であるが、窒化の
程度はプロセス条件により大きく異なる。半導体基板表
面に形成された拡散層に対する電気接続を行なうコンタ
クト部では高温処理が可能であるが、拡散防止層を十分
な膜厚を形成するには活性ガスを用いることが必要であ
り、アンモニア、ヒドラジン、活性化された窒素を含む
ガスなどを有効に利用することができる。一方、層間絶
縁膜に形成されたビアホール内に接続用の埋め込みプラ
グを形成するビア部では、 450℃以下の温度に制限さ
れ、この温度で十分に層間絶縁膜表面を改質するには低
温でも十分な窒化を可能とする必要がある。このため、
高周波などにより窒素を含む分子を活性化させたもので
処理することができる。
【００１０】拡散層上と金属配線の接続孔であるコンタ
クトと、金属配線間の接続孔であるビアホールでは、異
なる処理が必要である。つまり、選択性向上のため、い
ずれも絶縁膜の表面はアンモニア活性な窒素などの雰囲
気で処理されるが、コンタクト底部では拡散防止層を十
分な膜厚だけ形成しながら処理を行う。一方、ビアホー
ル底部は、予め窒化物を形成しておくか、窒化されても
構わない構造となっていることが必要であるが、窒化物
が形成されなくてもよい。従って、コンタクト部では拡
散防止用窒化膜を形成するために、より窒化が進みやす
い条件が必要である。一方、拡散層のプロファイルを維
持するには、プロセス温度、プロセス時間に上限があ
る。これらの制約を考慮すると、コンタクト底部に予め
金属シリサイドを形成しておき、これを窒素ではなく活
性なアンモニアなどにより窒化するのが好適である。拡
散プロファイル、金属シリサイドの抵抗を維持するため
にはプロセス温度と時間はある限られた範囲で行うこと
が必要である。反応性の良いヒドラジンや活性化された
窒素ガスを用いれば、低温における処理を行いながら、
拡散防止層の厚みを十分なものとすることができる。ま
た、ビアホールではこれらの処理が可能な構造とするこ
とにより選択性を向上させることができる。
クトと、金属配線間の接続孔であるビアホールでは、異
なる処理が必要である。つまり、選択性向上のため、い
ずれも絶縁膜の表面はアンモニア活性な窒素などの雰囲
気で処理されるが、コンタクト底部では拡散防止層を十
分な膜厚だけ形成しながら処理を行う。一方、ビアホー
ル底部は、予め窒化物を形成しておくか、窒化されても
構わない構造となっていることが必要であるが、窒化物
が形成されなくてもよい。従って、コンタクト部では拡
散防止用窒化膜を形成するために、より窒化が進みやす
い条件が必要である。一方、拡散層のプロファイルを維
持するには、プロセス温度、プロセス時間に上限があ
る。これらの制約を考慮すると、コンタクト底部に予め
金属シリサイドを形成しておき、これを窒素ではなく活
性なアンモニアなどにより窒化するのが好適である。拡
散プロファイル、金属シリサイドの抵抗を維持するため
にはプロセス温度と時間はある限られた範囲で行うこと
が必要である。反応性の良いヒドラジンや活性化された
窒素ガスを用いれば、低温における処理を行いながら、
拡散防止層の厚みを十分なものとすることができる。ま
た、ビアホールではこれらの処理が可能な構造とするこ
とにより選択性を向上させることができる。
【００１１】
（実施例１）図１は本発明による接続構造の形成方法の
一実施例の順次の工程を示す断面図である。本例では半
導体基板の表面に形成された拡散層に対する接続構造、
すなわちコンタクト部を形成するものである。ｐ- 型Si
基板１の表面にｐ+ 型ウェル２を形成し、さらにこのウ
ェルの表面にはフィールド酸化膜３を形成して素子間を
絶縁分離するようにする。次に、SiO2からなるゲート酸
化膜４、ポリシリコンよりなるゲート電極５を順次に形
成し、さらにSiO2からなるサイドウォール６を形成した
後、ｐ+ 型ウェル２に砒素（As）を拡散してｎ+ 拡散層
であるドレイン領域７およびソース領域８を形成する。
接合深さは約0.15μｍである。この状態を図１Ａに示
す。次に、公知のチタンサリサイド形成プロセスによ
り、チタンシリサイド膜９をポリシリコン層５、ドレイ
ン領域７、ソース領域８上に形成した状態を図１Ｂに示
す。チタンサリサイドの膜厚は約75nmである。
一実施例の順次の工程を示す断面図である。本例では半
導体基板の表面に形成された拡散層に対する接続構造、
すなわちコンタクト部を形成するものである。ｐ- 型Si
基板１の表面にｐ+ 型ウェル２を形成し、さらにこのウ
ェルの表面にはフィールド酸化膜３を形成して素子間を
絶縁分離するようにする。次に、SiO2からなるゲート酸
化膜４、ポリシリコンよりなるゲート電極５を順次に形
成し、さらにSiO2からなるサイドウォール６を形成した
後、ｐ+ 型ウェル２に砒素（As）を拡散してｎ+ 拡散層
であるドレイン領域７およびソース領域８を形成する。
接合深さは約0.15μｍである。この状態を図１Ａに示
す。次に、公知のチタンサリサイド形成プロセスによ
り、チタンシリサイド膜９をポリシリコン層５、ドレイ
ン領域７、ソース領域８上に形成した状態を図１Ｂに示
す。チタンサリサイドの膜厚は約75nmである。
【００１２】次に、図１Ｃに示すように基板表面にSiO2
からなる絶縁膜10を 1.2μｍの膜厚に形成し、この絶縁
膜10上にホトレジストを形成し、露光、現像してパター
ニングした後、SiO2絶縁膜10にコンタクト孔11を開口し
た状態を図１Ｄに示す。このコンタクト孔11の底部には
チタンサリサイド膜９が露出している。次に、ホトレジ
ストを除去した後、基板を真空装置に導入し、絶縁膜10
の表面およびコンタクト孔11を介して露出しているチタ
ンサリサイド膜９の表面をメチルヒドラジン雰囲気にお
いて急速加熱処理することにより、チタンシリサイド膜
９の表面は窒化され、 TiN膜12が形成される。この窒化
処理は真空度を10torrとし、 700℃ の温度で１分間行
った。 TiN膜12は５nm以上の膜厚に形成されており、チ
タンシリサイドとAlとの反応抑制層としては十分な厚さ
である。
からなる絶縁膜10を 1.2μｍの膜厚に形成し、この絶縁
膜10上にホトレジストを形成し、露光、現像してパター
ニングした後、SiO2絶縁膜10にコンタクト孔11を開口し
た状態を図１Ｄに示す。このコンタクト孔11の底部には
チタンサリサイド膜９が露出している。次に、ホトレジ
ストを除去した後、基板を真空装置に導入し、絶縁膜10
の表面およびコンタクト孔11を介して露出しているチタ
ンサリサイド膜９の表面をメチルヒドラジン雰囲気にお
いて急速加熱処理することにより、チタンシリサイド膜
９の表面は窒化され、 TiN膜12が形成される。この窒化
処理は真空度を10torrとし、 700℃ の温度で１分間行
った。 TiN膜12は５nm以上の膜厚に形成されており、チ
タンシリサイドとAlとの反応抑制層としては十分な厚さ
である。
【００１３】上述した窒化処理を行った後、Al膜形成用
の真空装置に導入し、基板表面にジメチルアルミニウム
ハイドライド(DMAH)を流し、選択CVD 法によりコンタク
ト孔11内にAl金属膜13を選択堆積される。このような選
択CVD によってコンタクト孔11に埋め込みプラグ13を選
択形成した状態を図１F に示す。この埋め込みプラグ13
が形成された基板上にAl−Cu合金膜を 0.9μｍの厚さに
堆積した後、パターニングを行って配線14を形成した状
態を図１G に示す。さらに、450 ℃の温度で30分間に亘
って水素熱処理を行った後、コンタクト特性の測定を行
った。
の真空装置に導入し、基板表面にジメチルアルミニウム
ハイドライド(DMAH)を流し、選択CVD 法によりコンタク
ト孔11内にAl金属膜13を選択堆積される。このような選
択CVD によってコンタクト孔11に埋め込みプラグ13を選
択形成した状態を図１F に示す。この埋め込みプラグ13
が形成された基板上にAl−Cu合金膜を 0.9μｍの厚さに
堆積した後、パターニングを行って配線14を形成した状
態を図１G に示す。さらに、450 ℃の温度で30分間に亘
って水素熱処理を行った後、コンタクト特性の測定を行
った。
【００１４】本実施例では窒化処理としてモノメチルヒ
ドラジンを用いた例を示したが、アンモニアを用いた場
合にも同様にチタンシリサイドの窒化が可能である。こ
の場合には、 800から900 ℃の温度領域において真空中
８torrで60秒以内の急速加熱処理を行うことによって良
好な結果が得られた。チタンシリサイドとAlの反応は、
850℃以上であれば良好な反応防止膜として効果がある
窒化膜が形成できるために防止できることが確認でき
た。また、窒素、もしくはアンモニアにより高周波プラ
ズマを生成し、基板を 300℃から 450℃の範囲の温度で
熱処理することにより同様な効果があることが確認でき
た。この際の真空度は10torr以下で行った。温度、時間
の設定により、TiN 膜の膜厚は少なくとも２nm以上、特
に５nm以上では十分な反応防止効果があることがわかっ
だ。この場合には、チタンシリサイドの膜厚は25nm以上
あれば十分なバリア性があることが確認できた。その理
由は、 CVD−Alの結晶性が良好であり、コンタクト孔内
は殆ど単結晶となるためである。したがって、上記の膜
厚でも十分にAlの拡散を抑制することができた。
ドラジンを用いた例を示したが、アンモニアを用いた場
合にも同様にチタンシリサイドの窒化が可能である。こ
の場合には、 800から900 ℃の温度領域において真空中
８torrで60秒以内の急速加熱処理を行うことによって良
好な結果が得られた。チタンシリサイドとAlの反応は、
850℃以上であれば良好な反応防止膜として効果がある
窒化膜が形成できるために防止できることが確認でき
た。また、窒素、もしくはアンモニアにより高周波プラ
ズマを生成し、基板を 300℃から 450℃の範囲の温度で
熱処理することにより同様な効果があることが確認でき
た。この際の真空度は10torr以下で行った。温度、時間
の設定により、TiN 膜の膜厚は少なくとも２nm以上、特
に５nm以上では十分な反応防止効果があることがわかっ
だ。この場合には、チタンシリサイドの膜厚は25nm以上
あれば十分なバリア性があることが確認できた。その理
由は、 CVD−Alの結晶性が良好であり、コンタクト孔内
は殆ど単結晶となるためである。したがって、上記の膜
厚でも十分にAlの拡散を抑制することができた。
【００１５】図２は TiN膜およびチタンシリサイド膜の
膜厚と、接合リーク電流との関係を示すグラフである。
TiN 膜厚とチタンシリサイド膜厚によって接合リーク電
流が大きく変化することがわかる。この結果、 CVD−Al
プラグが形成されている場合には、比較的TiN 、チタン
シリサイド膜厚が薄くても接合リーク電流は大幅に抑制
することができる。しかしながら、TiN とチタンシリサ
イドが両方存在しないと、接合リーク電流の増大を抑制
することはできない。図３は、窒化処理の有無による、
絶縁膜上の選択破れによる CVD−Alの核成長の個数を示
している。窒化処理としてはヒドラジン処理、アンモニ
ア処理およびプラズマアンモニア処理を採用している。
このような窒化処理を行うことにより、選択破れはほぼ
完全に防止することができることが確認できた。ただ
し、窒化雰囲気での酸素量を１ppm 以下とする必要があ
る。その理由は、酸素量が100ppmよりも多くなると核成
長が増加することが確認できているためである。
膜厚と、接合リーク電流との関係を示すグラフである。
TiN 膜厚とチタンシリサイド膜厚によって接合リーク電
流が大きく変化することがわかる。この結果、 CVD−Al
プラグが形成されている場合には、比較的TiN 、チタン
シリサイド膜厚が薄くても接合リーク電流は大幅に抑制
することができる。しかしながら、TiN とチタンシリサ
イドが両方存在しないと、接合リーク電流の増大を抑制
することはできない。図３は、窒化処理の有無による、
絶縁膜上の選択破れによる CVD−Alの核成長の個数を示
している。窒化処理としてはヒドラジン処理、アンモニ
ア処理およびプラズマアンモニア処理を採用している。
このような窒化処理を行うことにより、選択破れはほぼ
完全に防止することができることが確認できた。ただ
し、窒化雰囲気での酸素量を１ppm 以下とする必要があ
る。その理由は、酸素量が100ppmよりも多くなると核成
長が増加することが確認できているためである。
【００１６】（実施例２）図４は上述した実施例と同様
のコンタクト部を形成する本発明による接続構造の形成
方法の第２の実施例での順次のプロセスを示している。
ｐ- 型Si基板21にｐ+ 型ウェル22を形成し、その上にフ
ィールド酸化膜23を形成して素子間を絶縁分離するよう
する。次に、SiO2からなるゲート酸化膜24、ポリシリコ
ンよりなるゲート電極25を形成し、このゲート電極の側
面にSiO2からなるサイドウォール26を形成した後、ｐ+
型ウェル22に砒素を拡散してｎ+ 拡散層よりなるドレイ
ン領域27およびソース領域28を形成した状態を図４Ａに
示す。これらドレイン領域27およびソース領域28の接合
深さは約0.15μｍである。
のコンタクト部を形成する本発明による接続構造の形成
方法の第２の実施例での順次のプロセスを示している。
ｐ- 型Si基板21にｐ+ 型ウェル22を形成し、その上にフ
ィールド酸化膜23を形成して素子間を絶縁分離するよう
する。次に、SiO2からなるゲート酸化膜24、ポリシリコ
ンよりなるゲート電極25を形成し、このゲート電極の側
面にSiO2からなるサイドウォール26を形成した後、ｐ+
型ウェル22に砒素を拡散してｎ+ 拡散層よりなるドレイ
ン領域27およびソース領域28を形成した状態を図４Ａに
示す。これらドレイン領域27およびソース領域28の接合
深さは約0.15μｍである。
【００１７】次に、基板表面にSiO2からなる絶縁膜29を
1.2μｍの膜厚に形成し、この絶縁膜29上にホトレジス
トを形成し、パターニングした後、絶縁膜29にコンタク
ト孔30を開孔した状態を図４B に示す。このコンタクト
孔30の底部にはｎ＋拡散層で形成されたドレイン領域27
およびソース領域28の表面が露出している。次に、ホト
レジストを除去した後、真空装置に導入し、Ti膜31をコ
リメータスパッタ法により 100nmの膜厚に堆積した状態
を図４C に示す。次に窒素雰囲気において 800度、30秒
間の熱処理を行った後、硫酸／過酸化水素混合液により
未反応のチタンを除去する。このようにしてコンタクト
孔30の底部にのみチタンシリサイド32を形成した状態を
図４D に示す。この後、真空装置に導入して、10torrの
条件で表面をメチルヒドラジン雰囲気において急速加熱
処理する。この熱処理によってチタンシリサイド膜32の
表面は窒化され、TiN 膜33が形成された状態を図４E に
示す。この窒化処理は真空度を10torrとし、700 ℃の温
度で１分間行った。TiN 膜33は５nm以上形成されてお
り、チタンシリサイドとAlとの反応抑制膜として十分な
ものである。
1.2μｍの膜厚に形成し、この絶縁膜29上にホトレジス
トを形成し、パターニングした後、絶縁膜29にコンタク
ト孔30を開孔した状態を図４B に示す。このコンタクト
孔30の底部にはｎ＋拡散層で形成されたドレイン領域27
およびソース領域28の表面が露出している。次に、ホト
レジストを除去した後、真空装置に導入し、Ti膜31をコ
リメータスパッタ法により 100nmの膜厚に堆積した状態
を図４C に示す。次に窒素雰囲気において 800度、30秒
間の熱処理を行った後、硫酸／過酸化水素混合液により
未反応のチタンを除去する。このようにしてコンタクト
孔30の底部にのみチタンシリサイド32を形成した状態を
図４D に示す。この後、真空装置に導入して、10torrの
条件で表面をメチルヒドラジン雰囲気において急速加熱
処理する。この熱処理によってチタンシリサイド膜32の
表面は窒化され、TiN 膜33が形成された状態を図４E に
示す。この窒化処理は真空度を10torrとし、700 ℃の温
度で１分間行った。TiN 膜33は５nm以上形成されてお
り、チタンシリサイドとAlとの反応抑制膜として十分な
ものである。
【００１８】この窒化処理を行った後、Al膜形成用の真
空装置に導入し、基板表面にジメチルアルミニウムハイ
ドライド(DMAH)を流し、選択CVD 法によりコンタクト孔
30内にAl金属層34を選択的に堆積した状態を図４F に示
す。この選択CVD によってコンタクト孔30に埋め込みプ
ラグが選択形成される。この埋め込みプラグが形成され
た基板上にAl−Cu合金膜35を 0.9μｍの厚さに堆積した
後、パターニングを行い配線を形成した状態を図４G に
示す。さらに、450 ℃の温度で30分間に亘って水素熱処
理を行った後、コンタクト特性の測定を行ったところ上
述した第１の実施例と同様に優れた特性を有する接続構
造が形成されていることが確認された。
空装置に導入し、基板表面にジメチルアルミニウムハイ
ドライド(DMAH)を流し、選択CVD 法によりコンタクト孔
30内にAl金属層34を選択的に堆積した状態を図４F に示
す。この選択CVD によってコンタクト孔30に埋め込みプ
ラグが選択形成される。この埋め込みプラグが形成され
た基板上にAl−Cu合金膜35を 0.9μｍの厚さに堆積した
後、パターニングを行い配線を形成した状態を図４G に
示す。さらに、450 ℃の温度で30分間に亘って水素熱処
理を行った後、コンタクト特性の測定を行ったところ上
述した第１の実施例と同様に優れた特性を有する接続構
造が形成されていることが確認された。
【００１９】（実施例３）
図５は層間絶縁膜の上下の金属配線間を電気的に接続す
るビア部を形成する本発明の一実施例の順次のプロセス
を示す断面図である。TiN(50nm)51／Al−Cu(800nm)52
の積層配線53上に層間絶縁膜54を形成し、パターニング
してビアパターンを形成し、層間絶縁膜53を選択的に開
口して、ビア孔55を形成した様子を図５A に示す。次に
ホトレジストを除去して、クリーニングした後、基板を
真空装置に導入して、アンモニアプラズマ中において表
面処理を行った。真空度は 0.5torr、基板温度 350℃、
高周波13.56MHzにより 300W で活性化した。
るビア部を形成する本発明の一実施例の順次のプロセス
を示す断面図である。TiN(50nm)51／Al−Cu(800nm)52
の積層配線53上に層間絶縁膜54を形成し、パターニング
してビアパターンを形成し、層間絶縁膜53を選択的に開
口して、ビア孔55を形成した様子を図５A に示す。次に
ホトレジストを除去して、クリーニングした後、基板を
真空装置に導入して、アンモニアプラズマ中において表
面処理を行った。真空度は 0.5torr、基板温度 350℃、
高周波13.56MHzにより 300W で活性化した。
【００２０】このような窒化処理を行った後、Al膜形成
用の真空装置に導入し、基板表面にジメチルアルミニウ
ムハイドライド(DMAH)を流し、選択CVD 法によりビア孔
55内にAl金属膜を選択的に堆積した状態を図５B に示
す。このようにして選択CVD-Alによりビア孔55に埋め込
みプラグ56を選択形成する。この埋め込みプラグ56が形
成された基板上にAl−Cu合金膜57を 0.9μｍの厚さに堆
積した状態を図５C に示す。その後、Al−Cu合金膜57の
パターニングを行い配線を形成した。更に、450℃の温
度で30分間の水素熱処理を行った後、コンタクト特性の
測定を行ったが、上述した実施例と同様に優れた特性を
有する接続構造が形成されていることが確認された。
用の真空装置に導入し、基板表面にジメチルアルミニウ
ムハイドライド(DMAH)を流し、選択CVD 法によりビア孔
55内にAl金属膜を選択的に堆積した状態を図５B に示
す。このようにして選択CVD-Alによりビア孔55に埋め込
みプラグ56を選択形成する。この埋め込みプラグ56が形
成された基板上にAl−Cu合金膜57を 0.9μｍの厚さに堆
積した状態を図５C に示す。その後、Al−Cu合金膜57の
パターニングを行い配線を形成した。更に、450℃の温
度で30分間の水素熱処理を行った後、コンタクト特性の
測定を行ったが、上述した実施例と同様に優れた特性を
有する接続構造が形成されていることが確認された。
【００２１】本実施例では活性化したアンモニアプラズ
マを用いて窒化処理を行ったが、モノメチルヒドラジン
雰囲気での 400℃での窒化処理によっても同様の結果が
得られることを確かめた。この場合、ビア孔55の底部に
露出している TiN膜51は窒化されることはないが、層間
絶縁膜54の表面、特に、ビア孔55の側面が窒化雰囲気に
曝されることにより、CVD-Alの選択性が著しく改善され
ることがわかった。このような窒化処理を行わないでア
ルミプラグを形成した場合には、層間絶縁膜54の表面に
は 図６に示すようにCVD −Al膜の核成長58が認められ
た。
マを用いて窒化処理を行ったが、モノメチルヒドラジン
雰囲気での 400℃での窒化処理によっても同様の結果が
得られることを確かめた。この場合、ビア孔55の底部に
露出している TiN膜51は窒化されることはないが、層間
絶縁膜54の表面、特に、ビア孔55の側面が窒化雰囲気に
曝されることにより、CVD-Alの選択性が著しく改善され
ることがわかった。このような窒化処理を行わないでア
ルミプラグを形成した場合には、層間絶縁膜54の表面に
は 図６に示すようにCVD −Al膜の核成長58が認められ
た。
【００２２】
【発明の効果】本発明によれば、コンタクト孔の底に形
成されているチタンシリサイドの表面を窒化するととも
に、層間膜表面を窒化性雰囲気に曝すことにより拡散防
止層となる十分な膜厚の TiN膜をチタンシリサイドの表
面に形成しながら、 CVD−Alの選択性を大幅に改善する
ことができる。また、活性な窒化雰囲気とすることによ
りチタンシリサイド層が高抵抗化することはない温度、
時間内で目的を達成することができる。したがって、本
発明の方法は次世代の微細な素子の配線形成方法として
きわめて有望である。
成されているチタンシリサイドの表面を窒化するととも
に、層間膜表面を窒化性雰囲気に曝すことにより拡散防
止層となる十分な膜厚の TiN膜をチタンシリサイドの表
面に形成しながら、 CVD−Alの選択性を大幅に改善する
ことができる。また、活性な窒化雰囲気とすることによ
りチタンシリサイド層が高抵抗化することはない温度、
時間内で目的を達成することができる。したがって、本
発明の方法は次世代の微細な素子の配線形成方法として
きわめて有望である。
【図１】図１A 〜1Gは本発明による接続構造の形成方法
の第１の実施例の順次の工程を示す断面図である。
の第１の実施例の順次の工程を示す断面図である。
【図２】接合リーク電流の TiN膜、TiSi2 膜の膜厚依存
性を示すグラフである。
性を示すグラフである。
【図３】層間膜上の CVD−Al核成長密度と窒化前処理と
の関係を示すグラフである。
の関係を示すグラフである。
【図４】図４Ａ〜４Ｇは本発明による接続構造の形成方
法の第２の実施例の順次の工程を示す断面図である。
法の第２の実施例の順次の工程を示す断面図である。
【図５】図５Ａ〜５Ｃは本発明による接続構造の形成方
法の第３の実施例の順次の工程を示す断面図である。
法の第３の実施例の順次の工程を示す断面図である。
【図６】図６は窒化処置を行わない従来の方法において
現れるCVD −Al膜の核成長を示す断面図である。
現れるCVD −Al膜の核成長を示す断面図である。
１ Ｐ型Si基板
２ Ｐ型ウェル
３ フィールド酸化膜
４ ゲート酸化膜
５ ゲート電極
６ サイドウォール
７ ｎ+ ドレイン領域
８ ｎ+ ソース領域
９ チタンシリサイド膜
10 絶縁膜
11 コンタクト孔
12 TiN 膜
13 Al金属膜
14 Al−Cu合金膜
21 Ｐ型Si基板
22 Ｐ型ウェル
23 フィールド酸化膜
24 ゲート酸化膜
25 ゲート電極
26 サイドウォール
27 ｎ+ ドレイン領域
28 ｎ+ ソース領域
29 絶縁膜
30 コンタクト孔
31 Ti膜
32 チタンシリサイド膜
33 TiN 膜
34 Al金属膜
35 Al−Cu合金膜
51 TiN 膜
52 Al−Cu膜
53 積層配線
54 層間絶縁膜
55 ビア孔
56 Al金属膜
57 Al−Cu合金
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭64−41241（ＪＰ，Ａ)
特開 昭62−169412（ＪＰ，Ａ)
特開 昭64−25571（ＪＰ，Ａ)
特開 平２−1943（ＪＰ，Ａ)
特開 平２−231713（ＪＰ，Ａ)
特開 平４−288825（ＪＰ，Ａ)
特開 平４−61323（ＪＰ，Ａ)
特開 平２−38568（ＪＰ，Ａ)
特開 平１−204429（ＪＰ，Ａ)
特開 平１−298725（ＪＰ，Ａ)
特開 平５−13319（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/28 301
H01L 21/28
H01L 21/768
H01L 29/78
H01L 21/336
H01L 21/3205
Claims (4)
- 【請求項１】 半導体基板表面の一部の領域に形成され
た拡散層に、金属配線を電気的に接続する接続構造を形
成するに当たり、 前記拡散層表面の少なくとも一部の領域に高融点金属シ
リサイド膜を形成する工程と、 この高融点金属シリサイド膜上に絶縁膜を形成する工程
と、 この絶縁膜を選択的に除去して接続孔を形成し、その底
部に前記高融点金属シリサイドを露出させる工程と、 前記絶縁膜表面および前記金属シリサイド表面を、酸素
量が１ppm以下のメチルヒドラジン雰囲気で 700℃の温
度で窒化処理する工程と、 前記接続孔内に、化学気相成長法を用いてアルミを含む
金属膜を選択的に堆積することによって埋め込みプラグ
を形成する工程とを具えることを特徴とする接続構造の
形成方法。 - 【請求項２】 半導体基板表面の一部の領域に形成され
た拡散層に、金属配線を電気的に接続する接続構造を形
成するに当たり、 前記拡散層表面の少なくとも一部の領域に高融点金属シ
リサイド膜を形成する工程と、 この高融点金属シリサイド膜上に絶縁膜を形成する工程
と、 この絶縁膜を選択的に除去して接続孔を形成し、その底
部に前記高融点金属シリサイドを露出させる工程と、 前記絶縁膜表面および前記金属シリサイド表面を、酸素
量が１ppm以下の窒素もしくはアンモニアにより高周波
プラズマを生成し、300℃から450℃の温度範囲で窒化処
理する工程と、 前記接続孔内に、化学気相成長法を用いてアルミを含む
金属膜を選択的に堆積することによって埋め込みプラグ
を形成する工程とを具えることを特徴とする接続構造の
形成方法。 - 【請求項３】 半導体基板表面の一部の領域に形成され
た拡散層に、金属配線を電気的に接続する接続構造を形
成するに当たり、 前記拡散層表面の少なくとも一部の領域に高融点金属シ
リサイド膜を形成する工程と、 この高融点金属シリサイド膜上に絶縁膜を形成する工程
と、 この絶縁膜を選択的に除去して接続孔を形成し、その底
部に前記高融点金属シリサイドを露出させる工程と、 前記絶縁膜および前記金属シリサイド表面を、酸素量が
1ppm以下のアンモニアガス雰囲気で 800℃以上 900℃以
下の温度で60秒以内の時間に亘って窒化処理する工程
と、 前記接続内に、化学気相成長法を用いてアルミを含む金
属膜を選択的に堆積することによって埋め込みプラグを
形成する工程とを具えることを特徴とする接続構造の形
成方法。 - 【請求項４】 請求項１〜３項に記載された接続構造の
製造方法において、前記高融点金属シリサイド層表面を
窒化処理して形成される窒化膜の膜厚が２nm以上とな
り、前記高融点シリサイド層の膜厚が25nm以上となるよ
うにそれぞれの形成条件を設定したことを特徴とする接
続構造の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08972294A JP3369716B2 (ja) | 1994-04-27 | 1994-04-27 | 接続構造の形成方法 |
| US08/264,928 US5652180A (en) | 1993-06-28 | 1994-06-24 | Method of manufacturing semiconductor device with contact structure |
| CN94109012.4A CN1110007A (zh) | 1993-06-28 | 1994-06-27 | 具有接触结构的半导体器件及其制造方法 |
| EP94304660A EP0631309A3 (en) | 1993-06-28 | 1994-06-27 | Semiconductor device with contact structure and its manufacturing process. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08972294A JP3369716B2 (ja) | 1994-04-27 | 1994-04-27 | 接続構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297147A JPH07297147A (ja) | 1995-11-10 |
| JP3369716B2 true JP3369716B2 (ja) | 2003-01-20 |
Family
ID=13978666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08972294A Expired - Fee Related JP3369716B2 (ja) | 1993-06-28 | 1994-04-27 | 接続構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369716B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW531684B (en) | 1997-03-31 | 2003-05-11 | Seiko Epson Corporatoin | Display device and method for manufacturing the same |
| KR100548596B1 (ko) * | 1999-03-30 | 2006-02-02 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
-
1994
- 1994-04-27 JP JP08972294A patent/JP3369716B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297147A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP3042857B2 (ja) | ケイ素集積回路に高導電率領域を形成する方法 | |
| JP2004525510A (ja) | 拡散バリアを有する銅の配線構造 | |
| US20060246714A1 (en) | Method of forming a conductive contact | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| JPH09237838A (ja) | 金属配線構造及びその形成方法 | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP2760490B2 (ja) | 半導体素子の金属配線製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| EP0665589B1 (en) | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit | |
| JP3369716B2 (ja) | 接続構造の形成方法 | |
| KR100402428B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| KR20010008523A (ko) | 반도체장치의 금속 콘택 형성 방법 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 | |
| JPH09260376A (ja) | 半導体装置およびその製造方法 | |
| TWI255004B (en) | Method for forming interlayer insulation film | |
| JPH08191070A (ja) | 半導体装置の接続構造の形成方法 | |
| KR100607756B1 (ko) | 반도체 소자의 텅스텐 콘택 전극 제조 방법 | |
| JPH04320029A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |